JPS58121854A - 分岐回線制御方式 - Google Patents

分岐回線制御方式

Info

Publication number
JPS58121854A
JPS58121854A JP413582A JP413582A JPS58121854A JP S58121854 A JPS58121854 A JP S58121854A JP 413582 A JP413582 A JP 413582A JP 413582 A JP413582 A JP 413582A JP S58121854 A JPS58121854 A JP S58121854A
Authority
JP
Japan
Prior art keywords
frame
branch
circuit
terminal
branch line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP413582A
Other languages
English (en)
Inventor
Koichi Takeuchi
孝一 竹内
Toshiaki Doi
土井 利昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP413582A priority Critical patent/JPS58121854A/ja
Publication of JPS58121854A publication Critical patent/JPS58121854A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、端末を分岐回線により交換網へ収容する場合
の制御方式に関するものである。
従来、トラヒックの低い端末を経済的に交換網へ収容す
る方法として分岐回線が用いられている。
この分岐回線で端末を収容する場合、各端末から送信す
るフレームが回線上で衝突しないよう、交換網から端末
に対しポーリング・セレクティングを行なうのが一般的
である。このため、単一加入者線で収容する端末インタ
フェースと分岐回線で収容する端末インタフェースとが
異なり、交換網ではそれぞれ2種類のインタフェース機
能を用意する必要があり、交換網コストが高くなると\
もに、端末も2種類用意する必要がある等の欠点があっ
た。また、フレームの送受信において、端末側で送るフ
レームがない場合、無効のポーリング・セレクテイング
処理が生じ、回線使用効率が低下する欠点があった。
本発明の目的は、複数の端末を交換網(二収容する場合
、加入者線が単一加入者線でも分岐回線でも同一の端末
インタフェースとするような加入者系の構成を提供する
ことにある。
しかして本発明の特徴は、分岐回線に収容する端末のリ
ンク制御を、従来使用されているHDLC不平衡モード
(NRM)でなく、フレームのアドレスパートを活用し
てHDLC平衡モード(ABM)で行うことにより、送
受するフレーム数を減じ、単一加入者収容と同一な端末
インタフェースとするものである。
以下、図面にもとづいて本発明の内容を詳細に説明する
第1図乃至第3図に端末を分岐回線により交換網へ収容
する場合の構成例を示す。第1図はバス状分岐回線を用
いた構成例で、1は4線双方向伝送可能なバス状分岐回
線、23〜2dは分岐回線1に収容される端末、3は交
換11L(F、 X ) 、 4a 〜4dは分岐ユニ
ッ) (BU)、5は分岐回線1上の同期維持を受持つ
終端ユニット、6は分岐回線1とEX3との間で信号お
よび情報を中継する分岐制御装置である。第2図は2線
一方向伝送可能なループ状分岐回線1を用いた構成例、
第3図は端末2a〜2dと分岐回線1がともに情報チャ
ネル(1と1a〜1dの実線部分)および信号チャネル
(1と1a〜1dの破線部分)を有する場合の構成例で
、この第2図と第3図の各要素の機能は第1図と同様で
ある。
第1図、第2図および第3図とも端末のリンク制御方法
は同じであるので、以下では第1図の構成例にもとづい
て本発明の制御方式を説明する。
第4図は本発明によって端末2cからEX3に通信要求
する場合のBU−EX間のフレームシーゲンス例である
。、″各B U 4a〜4dに対しては、端末の加入時
にそれぞれna−wndの分岐番号が付与されている。
7−7′〜n −o’は基本的な1コールスルを実現す
るフレームジ−ケンステアリ、シーケンス7.7′、1
1,1丁のフレームは、アドレス(A)パート、フレー
ム種別、ボール(P)またはフラグ(F)ビットの°1
”の順に表示し、シーケンス8.8’。
9.9′のフレームは、Aパート、クレーム種別、送信
ノーケンス番号(Ns )、受信シーケンス番号(NR
)、PまたはFの11”の順に表示し、シーケンス10
.10’のフレームは、Aパート、フレーム種別、NR
%PまたはFの11#の順に表示する。端末からEXへ
向かうフレームは、BUでAパートのアドレスをEX方
向を示す“1″から当該分岐番号に変更され、分岐回線
(二送出される。またEXから端末へ向かうフレームは
、EX内にある端末の加入者番号と分岐番号との対応表
に従い、Aパートに端末を収容しているBUの分岐蕾号
が設定され、分岐回線上を伝送されてくる。各BUはE
Xからのフレーム中のAバートを監視し、p、バー4が
自己分岐番号と一致したフレームを取り込み、Aバート
のアドレスをゝ「端末方向」を示す13”(=変更して
端末に送出する。第4図に示すフレームシルケンスを順
に説明する。
まず、端末2cが5AI3′Mフレームで起動をかけ、
シーケンス7−7′によりABMモードをセットしたの
う、シーケンス8−8′の1フレーム中のレベル”3#
信号によって呼のリンクを設定し、通信する。切断時に
は、シーケンス9−9′により呼のリンクを解放し、シ
ーケンス10−10’でR,NRフレーム中のNRを利
用して送受フレーム数を確認したのち、シーケンス11
−11’でDISCフレームにより切断モードに移行す
る。
EXの側から端末2Cへ通信要求・切断要求する場合は
、各シーケンスの発着を上記説明と全く逆にすればよい
。、また、2C以外の端末についても同様なシーケンス
を用いてリンク制御が可能である。
ところで、HDLC−ABMに従えば、端末はEXから
のポーリングなしに独立に任意時刻にフレーム送出が可
能となるため、分岐回線1上で各端末の送出するフレー
ムが衝突することがある。このフレームの衝突を回避す
る方法を以下に説明する。
第5図にBUにおけるフレーム衝突回避機能を示す。1
2,13.14はフレーム蓄積を行なうシフトレジスタ
であり、その長さは伝送遅延を最小とするため1フレ一
ム分である。15.16はフレームの伝送方向を切替え
るスイッチであり、通常、それぞれ15a 、 16a
の接点に接続されている。
端末からのフレームCは−Hシフトレジスタ14へ蓄積
される。その時点で分岐回線1上のシフトレジスタ12
が空であれば、スイッチ16の接点を16bに切替え、
シフトレジスタ14がら分岐回線1上にフレームを送出
する。
もし他BUからフレームA、Bが伝送されてきたとき、
フレームAがシフトレジスタ12を通過し終らない時点
でフレームBがシフトレジスタ12に到着し、そのとき
シフトレジスタ14に端末からのフレームDがある場合
は次のようにする。まず、フレームAがシフトレジスタ
12がら送出され終った時点でスイッチ15を15゛b
に、スイッチ16を16bに切替える。この結果、フレ
ームBはシフトレジ・1スタ12から13へ順次転送さ
れるが、それと同期してシフトレジスタ14がらフレー
ムDが順次分岐回線1上に送出される。送出終了と同時
にスイッチ16ヲ16cに切替え、シフトレジスタ13
に待避すせたフレームBを分岐回線1上に送出する。フ
レムBを送出後、スイッチ16を16aに復帰させる。
またシフトレジスタ12に引き続きフレームが到着しな
ければ、スイッチ15も15aに復帰させる。
上記の方法において、フレームが分岐回線上を1フレー
ム以下の間隔で転送されてくる場合は、各シフトレジス
タが1フレーム伎しかないので1回しか衝突回避できず
、しかも待避用のシフトレジスタ13が使用されたま\
となるので、シフトレジスタ14中のイレームは送出で
きない。このような場合、端末からのフレームを抑制す
る必要がある。以下にその方法を説明する。
フレームには番号制のI、Sフォーマットと非番号制の
Uフォーマットがあり、両者別個に抑制する。I、Sフ
ォーマットの場合は受信シーケンス番号を利用する。フ
レームがシフトレジスタ14に蓄積されたま\のとき、
さらにフレームが透孔されると、BUはR,NRフレー
ムの受信シーケンス番号NRに送出されたフレームのシ
ーケンス番号を設定し、端末へ返送して以降のフレーム
送出を中断させる。分岐回線上にフレームがなくなると
、IIIから端末(=FLRフレームを送出し、中断以
降のフレーム送出を許可する。Uフォーマットの場合は
再送を利用する。フレームが既にシフトレジスタ14に
あり、端末がさらにフレームを送出した場合、BUはD
Mフレームを返送し不受理を通知する。端末は一定時間
の\ら不受理であったフレームを再送する。そのときシ
フトレジスタ14にあったフレームがEXへ送出後であ
れば、再送フレームはB Uに受理される。
以上説明した衝突回避方法およびフレーム送出抑制)j
法を適用したBUの一実施例を第6図に示す。17はB
U内に各種クロックを供給するクロック生成回路、18
a〜18fはBUに伝送されてきた・情報と信号の分離
、または両者の統合およびBU外への送出を行なう分離
統合回路、198〜19eは情報または信号の伝送方向
の制御本しくは伝送めON、101” Fの制御をする
ゲート回路、20a、 20bはフレームの有無または
フレーム中のAパートを監視する監視レジスタ、21は
Aパートと分岐番号の一致、不一致を識別する判定回路
、22はB tJに付与されている分岐番号を保持する
分岐番号レジスタ、乙は端末へのフレーム抑制用のフレ
ーム等を生成するフレーム構成回路、24は端末がらE
XへのフレームのAパートを「EX方向」を示す“l”
から分岐番号に再設定し、前述の衝突回避方法によりフ
レームを分岐回線1上へ送出するフレーム挿入回路、5
は端末あてのフレームのAパートラ「端末方向」を示す
3”に再設定し、端末へ分岐させるフレーへ分岐回路、
26は監視レジスタ20a。
20bや判定回路21等の出力等をもとじゲート回路1
9a〜19eヤフレーム挿入回路屓、フレーム分岐回路
5等を操作してBUの機能を制御する制御回路である。
第6図の構成をとるBUにおいて、第4図の信号シーケ
ンス例の動作を以下に説明する。端末2cからのSAB
Mフレームは分離統合回路18fを経て監視レジスタ2
0aに入る。分岐回線1が輻棲していなければ、制御回
路かによりゲニト回路19eが開き、フレーム挿入回路
別の動作によりフレーノ・のAバートが「EX方向」を
示す”1”から分岐番号に再設定される。その後、SA
BMフレームは分離統合回路18b、分岐回線1を経由
してEXへ到着する(第4図のシーケンス7)。一方、
EXからのUAフレームは分離統合回路18a(=よっ
て監視レジスタ20bへ蓄積される。このU Aフレー
ムのA バー)が判定回路21で分岐番号レジスタ22
の自己分岐番号と比較され、両者が等しいと、制御回路
26はフレーム分岐回路5を動作させて、IJ Aフレ
ームを分岐せしめる。その結果、UAフレームはゲート
回路19d1分離統合回路18eを経て端末2cへ到着
する(第4図のシーケンス7′)。
同様にして、シーケンス8−8′を送受完了すると、1
IIII御回路26はゲート回路19a、19cを端末
側に開き、これにより2cmEX間に呼のリンクが設定
される。他のシーケンス9−9′〜1l−xfも上記説
輯と同様に送受される。
以上説明したように、本発明の適用により、低トラヒツ
クの端末を経済的に収容する分岐回線を用いても、単一
加入者線で収容する場合と同一の端末インタフェースと
することが可能であり、交換網および端末の経済化を図
ることができる。
【図面の簡単な説明】
第1図乃至第3図は分岐回線の構成例を示す図、第4図
は本発明によるフレームシーケンス1ull ヲ示す図
、第5図は分岐ユニットにおけるフレーム衝突回避手段
を示す図、第6図は本発明を用いた分岐ユニットの一実
施例を示す図である。 1・・・分岐回線、2a〜2d・・・端末、3・・・交
換機、4a〜4d・・・fi岐ユニツl−,12,13
,14・・・フレーム蓄積用シフトレジスタ、 15 
、16・・・スイッチ、17・・・クロック生成回路、
18a〜18f・・・分離統合回路、19a 〜19e
 −ゲート回路、20a 、 20b ・−フレーム監
視レジスタ、21・・・判定回路、n・・・分岐番号レ
ジスタ、ハ・・・フレーム構成回路、24・・・フレー
ム挿入回路、5・・・フレーム分岐回路、謳・・・制御
回路。 代理人 弁理士 鈴 木   誠 1 3.゛

Claims (1)

    【特許請求の範囲】
  1. 】 複数の端末をそれぞれ分岐ユニットを介して分岐回
    線(′−より交換網へ収容する加入者系において、交換
    機内に各分岐ユニット位置情報(分岐番号)と各分岐ユ
    ニットに収容されている端末の加入者番号との対応表を
    設け、該対応表に従いハイレベルデータリンク制御手順
    (HDLC)のフレームのアドレス(A)ハート(ユ分
    岐ユニットの分岐番号を設定して分岐回線に伝送すると
    共に、各分岐ユニットには、網からのフレームに対し、
    自己分岐番号とAパート(二設定されている分岐番号と
    が一致したフレームだけを端末に分岐し、端末からのフ
    レームのAバート)二自己分岐査号を設定して分岐回線
    上に送出する手段と、各端末から送出されるフレームが
    分岐回線上で衝突することを避けるため、フレームを蓄
    積する手段および分岐回線上のトラヒック輻晴を検出し
    端末からの信号送出を抑制する手段を設け、分岐回線(
    二収容する各端末を単一加入者線収容と同一の端末イン
    タフェースとすることを特徴とする分岐回線制御方式。
JP413582A 1982-01-14 1982-01-14 分岐回線制御方式 Pending JPS58121854A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP413582A JPS58121854A (ja) 1982-01-14 1982-01-14 分岐回線制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP413582A JPS58121854A (ja) 1982-01-14 1982-01-14 分岐回線制御方式

Publications (1)

Publication Number Publication Date
JPS58121854A true JPS58121854A (ja) 1983-07-20

Family

ID=11576332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP413582A Pending JPS58121854A (ja) 1982-01-14 1982-01-14 分岐回線制御方式

Country Status (1)

Country Link
JP (1) JPS58121854A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952907A (ja) * 1972-07-04 1974-05-23
JPS5129002A (ja) * 1974-09-05 1976-03-11 Fujitsu Ltd Ruupushikikokanmonoadoresuhoshiki

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4952907A (ja) * 1972-07-04 1974-05-23
JPS5129002A (ja) * 1974-09-05 1976-03-11 Fujitsu Ltd Ruupushikikokanmonoadoresuhoshiki

Similar Documents

Publication Publication Date Title
CA1136284A (en) Digital loop switch for controlling data information having differing transmission characteristics
EP0124590B1 (en) Duplicated network arrays and control facilities for packet switching
US4625306A (en) Data signal switching systems
JPH021665A (ja) 輻輳制御装置
JPH05204804A (ja) 高速伝送ライン・インターフェース
JPH0628361B2 (ja) パケツト交換方式
JPH0821944B2 (ja) 多重アクセス・デイジタル伝送システム
JPS6324742A (ja) パケツト交換輻輳抑止方式
JPS58121854A (ja) 分岐回線制御方式
US5991840A (en) Computer expansion unit with circuitry for reliable communication on auxiliary bus
KR19990061460A (ko) 전전자 교환기에서의 통합 공통선 신호 장치
US5475678A (en) Signalling processing system for circuit mode systems of a telecommunications installation
JP3633550B2 (ja) データ通信方式、データ通信方法及び局
US7206881B2 (en) Arrangement and method for controlling dataflow on a data bus
KR100251782B1 (ko) 자체 진단 기능을 가지는 종합정보통신망 가입자 인터페이스회로 및 그 진단방법
JPS6370637A (ja) スロツトリングネツトワ−クシステム
SU798777A1 (ru) Система дл обмена информацией
JPH063925B2 (ja) 共用チヤネルアクセス制御回路
JP2756565B2 (ja) 情報パケットヘッダ変換方式
JP3484817B2 (ja) ファックスサーバ装置
JP2000183939A (ja) データ転送装置
JPS6159577B2 (ja)
JPS63219295A (ja) デイジタルバス伝送における交換方式
JPS60152150A (ja) 回線交換方式
JPH03192937A (ja) フレーム中継方法