JPS58119222A - 多バンド受信装置 - Google Patents

多バンド受信装置

Info

Publication number
JPS58119222A
JPS58119222A JP89682A JP89682A JPS58119222A JP S58119222 A JPS58119222 A JP S58119222A JP 89682 A JP89682 A JP 89682A JP 89682 A JP89682 A JP 89682A JP S58119222 A JPS58119222 A JP S58119222A
Authority
JP
Japan
Prior art keywords
signal
circuit
reception
reception band
sweep
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP89682A
Other languages
English (en)
Inventor
Shunichi Ito
俊一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP89682A priority Critical patent/JPS58119222A/ja
Publication of JPS58119222A publication Critical patent/JPS58119222A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はPLLシンセサイザ方式の放送受信装置に関し
、特に自動的に受信帯域を切換ることができる多バンド
受信装置に関するものである。
電圧可変容量ダイオードを局部発振回路及び高周波選択
増幅回路に持つスーパヘテロダインH」、シンセサイザ
方式の放送受信装置は、自動選局機能などを有するため
、近年広く簀及するようになってきている。しかしなが
ら、当該放送受信装置が複数の受信帯域を有する場合、
各受信帯域内での自動選局は可能であっても受信帯域の
切換は機械的あるいは電気的なスイッチを用いて手動で
行なわなければならないという欠点があった。
本発明の目的は、上記した従来の放送受信装置の欠点を
なくし、複数の受信帯域を有する放送受信装置であつ工
も、操作する看にとってはあたかも単一の受信帯域のみ
が存在するかのようにみえる放送受信装置を提供するに
ある。
本発明の特徴は、複数の受信帯域を有し、各受信帯域内
で周波数を自動的に掃引する機能を有するPLLシンセ
サイザ方式の放送受信装置において、各受信帯域の上限
および下限の少なくとも−方で受信帯域切換信号とPL
L制御信号を出力する制御回路、骸受信帯域切換信号に
より制御される受信帯域切換回路、および該PLL制御
信号を入力とし、チューニング電圧を出力するPLL回
路を具備し、該受信帯域切換信号により電子的に受信帯
域を切り換えるようにした煮にある。
以下に本発明を実施例によって説明する。第1図は本発
明の一実施例を示す。図において、1は第1のフロント
エンド、2は第2のフロントエンド、3は第3のフロン
トエンド、4は受信帯域切換回路、5は中間周波増幅、
検波及び出力回路、6はPLL回路、7は制御回路、8
は制御入力、9はPLL制御信号、10は電圧可変ダイ
オード。
用チューニング電圧、11は受信帯域切換信号、12は
オートストップ信号を示す。
本実施例Cζおいて、自動選局用信号8が制御回路7に
加えられると、制御回wI7.からPLL、回路6内の
プロゲラiブルカワンタヘ分開比決定用信号9が出力さ
れる。この信号9は連続的に変化する信号である。この
連続的に変化する信号9がPLL回路61こ印加される
と、PL、L回路6から連続的に変化する電圧可変ダイ
オード用チューニング電圧10が出力される。チューニ
ング電圧10は第1.第2あるいは第3のフロントエン
ド1゜2あるいは3内の電圧可変ダイオードに印加され
る。これ(こよって、第1.第2および第3のフロント
エンド1,2詔よび312、現在受浦操作中の受信帯域
内を掃引する。
この掃引によってもしこの受gi帝域内に放送が見つか
れば、中間周波増幅回路5よりオートストップ信号12
が制御回路7に印加される。そして、掃引が停止される
。一方、もし放送が見つからなければ、受信帯域の上V
&または下限まで掃引された時点で、制御回路7は受信
帯域切換回路信号11を受信帯域切換回路4に供給する
。そして、該信号11により受信帯域の切換が行なわれ
る。
本実施例では、第1のフロントエンド1で第1の受信帯
域の掃引が終わると、引I!!絖舎第2のフロントエン
ド2で第2の受信帯域が掃引される。
第2の受信帯域の掃引が終わると、さらi(第3のフロ
ントエンド3で第3の受信帯域が掃引される。
さらに、第3の受信帯域の掃引が終わると、再び第1の
フロントエンド1で第1の受信帯域が掃引されるように
構成されている。
第2図に本実施例の一具体例を示す。この回路ttFM
放fi、MW&送(aM中a放fi)、LW放送(AM
M波放送)を連続的に掃引、受信する回路である。図に
おいて、13は制御入カキー1101T1FMjii3
11!i振出力、1102GIFプリスケーラ出力、2
01はLWSMW局部発振出力、401はAM、rMt
61M換園路、402はLW、MWバンド切換回路、5
01はFM中間周波増帳、検[fl路、502はAM中
中間局波幅幅検波回路、50341FM −MPXIi
m路、50441FM出力制御回路、505はAMM力
制御回路、1s06は低岡波増51wAs、7011t
AM、FM切換(1号、702はLw、 Mw切換信号
、〕03はAM、FMM源切換信号、704はFMオー
夙トップ信号、フ05はAMオートストップ信号を示す
。なお、これら以外の符号は第1図と同じものを示す。
また、FMフロントエンド1tAMフロントエンド2 
、PLL回路6.制御回路フで構成されるPLL制御ル
ープは周知の技術なので説明を省略する。
第3図、第4図は前記制御回路7としてマイクロコンピ
ュータを用いた場合の制御のフローチャートの一例を示
す。ここに、第3図はメインルーチンを、第4図はサブ
ルーチンであるスイープルーチンを示す。また、第5図
は第2図の主畳部の信号のタイムチャートを示す。
以下に、第2t3p4+5図を用いて、本実施例の動作
を説明する。
先ず、第5図に示されているように、時刻ぢに電源が投
入されると、第3図のステップS1のイニシャライズの
部分で以下の動作が行なわれる。
すなわち、AM、FMM換信号701がLレベルにされ
、FMM力制御回路504.AMM力制御回路505内
の回路が開かれる。これによって、FMM力制御回路5
04およびAMM力制御回路505から出力が出ないよ
うにされる。またミューティング出力14がHレベル6
ζされ、ミューテイングがセットされる。
次に、ステップ82へ移り、7Mセットが行なわれる。
このステップではAM、FM電源切換償号703がHレ
ベルにされ、FM回路に電源が接続される。これによっ
て、FM回路が動作する。
またマイクロコンピュータ内のROM(リードオンリー
メモリ)からFMのカバリングの下限に相幽する数値(
これを仮にFM−MINとする)が呼び出され、この数
値が同じくマイク筒コンピュータ内のRAM(ランダム
アクセスメモリ)の−S(これを仮にCとする)に格納
される。すなわち、 C冨FM−MIN である。
同様に、ROMからFMのカバリングの上限に相轟する
数値(これを仮にFM−MAXとする)が呼び出され、
RAMの一部(これを仮にPとする)に格納される。す
なわち P−FM−MAX である。
またAM、FMM換信号701によりPLL回路6の基
準信号はFM用局周波数セットされる。
またPLL回路6内のプログラマブルカワンタはPLL
制御信号9によってFMM信帯域の下限の周波数に対応
する値、すなわちC−FM−MINに設定される。また
、FMM力制御回路504内の回路が閉じられ、FMの
みの出力が出るようにされる。
7Mセットは、第5図では時刻t1に行なわれる。
この時、電圧可変ダイオード用チューニング電圧10、
AM、FM’[源切換信号703 、 LW/MW切換
信号702.ミューティング出力14および制御人力8
は第5図に示すようになる。
次にスイープルーチン(ステップS3)に移る。
スイープルーチンは第4図に示されている通りであり、
先ず放送の有無がテストされる(ステップR1)。放送
が有る場合はFMオートストップ信号704がHレベル
となり、このと舎はミューティングは解除される(ステ
ップR2)。そして、低周波増幅回路506を通して音
声が出力される。
一方、放送が無い場合はFMオートストップ信号70・
4はLレベルであり、この状態では音声は出力されない
。次に、オートスイープ信号である制御入力8の有無が
テストされる(ステップR3)。
テスYの結果、オートスイープ信号が無ければ、オート
スイープ信号が入力されるまでこの状態が保持される。
オートスイープ信号が時刻tmに入力されると、ステッ
プR4へ進み、ぽニーティングがセットされる。な詔、
本実施例に詔いては、前記のステップS1のイニシャラ
イズの所でミューティングのセットが行なわれているの
で、ステップR1で放送無しの場合は、再度ミューティ
ングのセットの行為が行なわれるにすぎない。
次にCの値を1だけ増し周波数が1ステップ上げられる
(ステップR5)。
次に1ステップ上った周波数に詔いてオートストップ信
号があるか、すなわち放送があるかどうかがテストされ
る(ステップR6)。ここで、オートストップ信号があ
ればミューティングが解除され(ステップR7)、音声
が出力される。一方。
オートストップ信号がなければC≧Pかどうか、すなわ
ち周波数がFMのカバリングの上@FM−MAXに達し
たかどうかがテストされる(ステップR8)。もし、F
Mのカバリングの上11jtFM−MAXに達していな
ければ、Cの値が再び1だけ増やされ、オートストップ
信号の有無がテストされる。もし周波数がFMのカバリ
ングの上@FM−MAXに達していれば、スイープルー
チンを抜けて第3図に示されているMW上セツトステッ
プS4に入る。
この時の電圧可変ダイオード用チェー二ング電圧lOの
変化は、第5図の時刻t!〜tsに示されているように
なる。
MW上セツトステップS4では、第5図の時刻taに示
されているようにAM、FMII源切換信号703がL
レベルとなる。これによってAM70Mトエンド2に電
源が接続されると同時にFM回路から電源が切り[れる
。またLW/MW切換信号702はLレベルに維持され
、バンドはMWにされる。またマイクロコンピュータ内
のROMからMWのカバリングの下限に相当する数値(
これを仮にMW−MINとする)が呼び出され、同じく
マイクロコンピュータ内のRAMの一部Cに格納される
。すなわち C−MW−M I N とする。
同様にROMからMWのカバリングの上限に相当する数
値(これを仮にMW−MAXとする)が呼び出されRA
Mの一部Pに格納される。すなわち P日MW−MAX である。またAM、FM切換信号701によりL回路6
の基準信号はMW用局周波数セットされる。
また、PLL回路6内のプログラマブルカワンタはPL
L制御信号9によってMWW信帯域の下限のjla数に
対応ず6値、すなわちMY、WINに設定される。さら
に、AM出力制御@w1505内の回路は閉じられ、A
Mのみ出力が出るようにされる。
次にFMの場合と同様スイープルーチンに入り、FMの
場合と同様の動作がなされる(ステップS5)。
このスイープルーチン中に放送が見つけられAMネオ−
ストップ信号705が制御回路7に入力すると、ミュー
ティング出力14がLレベルになりミューティングが解
除される。そして、制御入カキ−13から再びオートス
イープ信号が入力されるまで、上記の放送が受信される
一方、前記MWのオートスイープ中に放送が見つからな
いと、LW上セツト部分に入る(ステップ86)。LW
上セツト部分に入ると、第5図の時刻t4に示されてい
るようにLW/MW切換餠702はHレベルにされる。
前記MWの場合と同様ζdWのセットが行なわれ、この
セットが終ると、再びスイープルーチン(ステップS7
)に入る。LWのスイープルーチンがMWの場合と同様
に行なわれ、これが終ると再びFM上セツト部分に入る
このようlこして、制御回路7のプログラムはループを
形成する。
上記の説明から明らかなように、本実施例では一度オー
トスイープ信号を制御入カキ−から入力すると、複数の
受信帯域にわたって放送が受信されるまでスイープする
ことができる。
以上のように、本発明によれば、PLLシンセサイザ方
式の放送受信装置の操作性を大幅に改善することができ
るという効果がある。すなわち、複数の受信帯域を手動
で切り換える必要がなくなったため、一般家庭用放送受
信装置?)ほか、運転しながら操作することの多い車載
用の放送受信装置などの操作性向上に役立つことは明ら
かである。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
第1図の詳細なブロック図、第3図および第4図は第1
図および第2図中の制御回路の70−チャート、′a5
図は第2図のブロック図中の主要信号のタイムチャート
を示す。 1・・・第1のフロントエンド、2・・・第2のフロン
トエンド、3・・・第3のフロントエンド、4・・・受
信帯域切換回路、5・・・中間周波増幅、検波及び出力
回路、6・・・PLL回路、7・・・制御回路、8・・
・制御入力、9・・・PLL制御信号、10・・・電圧
可変ダイオード用チューニング電圧、11・・・受信帯
域切換信号、12・・・オートストップ信号代理人弁瑞
士 平 木 道 人 第3図 メインルーチノ 4図 スイープルーチン

Claims (1)

    【特許請求の範囲】
  1. (1)  複数の受信帯域を有し、各受信帯域内で周波
    数を自動的に掃引する機能を有するPLLシンセサイザ
    方式の放送受信装置において、各受信帯域の上限および
    下限の少くとも一方で受信帯域切換信号とPLL制御信
    号を出力する制御a路、皺受信帯域切換信号に、より制
    御される受(14If域切換回路、および誼PLL制御
    信号を入力とし、チューニング電圧を出力するPLL1
    回路を具備し、該受信帯域切換信号により電子的に受信
    帯域を切り換えるようにしたことを特徴とする多バンド
    受信装置。
JP89682A 1982-01-08 1982-01-08 多バンド受信装置 Pending JPS58119222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP89682A JPS58119222A (ja) 1982-01-08 1982-01-08 多バンド受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP89682A JPS58119222A (ja) 1982-01-08 1982-01-08 多バンド受信装置

Publications (1)

Publication Number Publication Date
JPS58119222A true JPS58119222A (ja) 1983-07-15

Family

ID=11486440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP89682A Pending JPS58119222A (ja) 1982-01-08 1982-01-08 多バンド受信装置

Country Status (1)

Country Link
JP (1) JPS58119222A (ja)

Similar Documents

Publication Publication Date Title
US3824475A (en) Scanning radio receiver
US6731349B1 (en) Tuner with at least a first and a second frequency band
US4387469A (en) Tuner control system
JPS5866412A (ja) 電子同調方式採用ラジオ受信機
US4291414A (en) Radio receiver operable in station search mode or station select mode
US4527281A (en) Auto-scan changeover system for two-band radio receiver employing PLL frequency synthesizers
US4561112A (en) Broadcast receiver with automatic broadcast station storage
US2654832A (en) Highly selective and stable wide range frequency converting circuits
JPS58119222A (ja) 多バンド受信装置
US3801914A (en) Priority-frequency system for a signal-seeking receiver
JPS5995720A (ja) 受信装置
JPS5446415A (en) Automatic channel selector
JPH0362048B2 (ja)
JPH06188765A (ja) 隣接チャネルの妨害の検出および抑圧回路装置
KR970007477B1 (ko) 방송수신기의 자동 채널 선국 기억 방법
KR960014669B1 (ko) 라디오 수신기
JPS593616Y2 (ja) 掃引形選局装置
KR830000285B1 (ko) 선국 동조회로를 가진 수신기
JP2512528B2 (ja) シンセサイザチュ―ナを有する受信機
KR100397245B1 (ko) 무선수신기
JPS6148225A (ja) 電子同調型ラジオ受信機のオ−トプリセツト方式
JPS601973B2 (ja) 電子同調チユーナの自動選局装置
JPS6228098Y2 (ja)
JPH07183768A (ja) オートプリセット機能付受信機
JPS60100817A (ja) ラジオ受信機