JPS58119070A - 複合電子計算機の制御方法 - Google Patents
複合電子計算機の制御方法Info
- Publication number
- JPS58119070A JPS58119070A JP57000291A JP29182A JPS58119070A JP S58119070 A JPS58119070 A JP S58119070A JP 57000291 A JP57000291 A JP 57000291A JP 29182 A JP29182 A JP 29182A JP S58119070 A JPS58119070 A JP S58119070A
- Authority
- JP
- Japan
- Prior art keywords
- time
- computer
- computers
- highway
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は複数台の電子計算機がハイウェイを介して結合
された複合電子計算機の制御方法（ユかか勤、特に各計
算機関の時刻の整合（＝関するものである。
された複合電子計算機の制御方法（ユかか勤、特に各計
算機関の時刻の整合（＝関するものである。
発明の技術的背景とその問題点
複数台の電子計算機をハイウェイで結合した複合電子計
算機システムの一般的な構成を第１図に示す。
算機システムの一般的な構成を第１図に示す。
第１１ｉｔ（：おいて、電子計算機１はコンソール入出
力装置２（以下コンソールと呼ぶ）を介してオペレータ
とインターフェースされると共にハイウェイ３を介して
他の電子計算ａ４−１〜４−０に結合され、各電子計算
機４−１〜４−ｎはそれぞれプロセス入出力装置５−１
〜５−ｎ（以下プロセスＩ１０と呼ぶ）を介して各プロ
セスとインターフェースサｔするＯ さらに電子計算機１１；は出力装置＆６が結合され、必
要なデータをＣＲＴやタイプライタなどを介して出力す
る。
力装置２（以下コンソールと呼ぶ）を介してオペレータ
とインターフェースされると共にハイウェイ３を介して
他の電子計算ａ４−１〜４−０に結合され、各電子計算
機４−１〜４−ｎはそれぞれプロセス入出力装置５−１
〜５−ｎ（以下プロセスＩ１０と呼ぶ）を介して各プロ
セスとインターフェースサｔするＯ さらに電子計算機１１；は出力装置＆６が結合され、必
要なデータをＣＲＴやタイプライタなどを介して出力す
る。
この場合出力装置６（二出力される各プロセスデ−夕は
一般（二その発生時刻も問題になるので、各電子計算機
４−１〜４−ｎから）・イウエイ３を介して出力装置６
にプロセスデータを出力すると歯は、それぞれの時刻情
報も同時（：出力している０しかしながら従来は各電子
計算機１および４−１〜４−ｎは別々Ｉ：時刻を管理し
ているので、各プロセスデータと時刻とが出力装置６（
二出力されても、データ間の発生時刻の前後関係を正確
に知ることが困離であった。
一般（二その発生時刻も問題になるので、各電子計算機
４−１〜４−ｎから）・イウエイ３を介して出力装置６
にプロセスデータを出力すると歯は、それぞれの時刻情
報も同時（：出力している０しかしながら従来は各電子
計算機１および４−１〜４−ｎは別々Ｉ：時刻を管理し
ているので、各プロセスデータと時刻とが出力装置６（
二出力されても、データ間の発生時刻の前後関係を正確
に知ることが困離であった。
発明の目的
本発明は上記の問題を解決するため醒二なされ丸もので
、複数台の電子計算機が／％イウエイで結合された複合
電子計算機システム：二おいて、各電子計算機から送ら
れたプロセスデータを正しい時間関係で出力する複合電
子計算機の制御方法を提供することを目的としている。
、複数台の電子計算機が／％イウエイで結合された複合
電子計算機システム：二おいて、各電子計算機から送ら
れたプロセスデータを正しい時間関係で出力する複合電
子計算機の制御方法を提供することを目的としている。
発明の概要
本発明は複数の電子計算機が〕・イウエイを介して結合
された複合電子計算機システムの１台の電子計算機（二
基準時刻を設定すると共にこの基準時設定され九基準時
刻をその管理時刻の初期値とすると共に、上記他の電子
計算機（二はそれぞれ上記送信された時刻をその管理時
刻の初期値とすることを特徴とする複合電子計算機の制
御方法であや、さらＣ；一定の時間間隔でタイミング信
号を発生するタイミング信号発生装置を設け、このタイ
ミ／ダ信号１＝同期させて各電子計算機の管理時刻を補
正すること一考慮されている。
された複合電子計算機システムの１台の電子計算機（二
基準時刻を設定すると共にこの基準時設定され九基準時
刻をその管理時刻の初期値とすると共に、上記他の電子
計算機（二はそれぞれ上記送信された時刻をその管理時
刻の初期値とすることを特徴とする複合電子計算機の制
御方法であや、さらＣ；一定の時間間隔でタイミング信
号を発生するタイミング信号発生装置を設け、このタイ
ミ／ダ信号１＝同期させて各電子計算機の管理時刻を補
正すること一考慮されている。
発明の実施例
本発明を第１図の複合電子計算機システムに適用した場
合の一実施例を第２図および第３図のフローチャートＣ
二示す。
合の一実施例を第２図および第３図のフローチャートＣ
二示す。
先ず第２図（二示すようにオペレータがコンソール２を
介して基準時刻を設定する。
介して基準時刻を設定する。
電子計算機１はこの基準時刻を自分の時刻の初期値ｌ：
すると共（二ノ・イウエイ３を介して順次他の電子計算
機４−１〜４−ｎに送信する。
すると共（二ノ・イウエイ３を介して順次他の電子計算
機４−１〜４−ｎに送信する。
各電子計算機４−１〜４−ｎはｗｃ３図に示すよう（＝
、それぞれ上記電子計算機１より順次送信された基準時
刻信号を受信して自身の管理する時刻の初期値とする。
、それぞれ上記電子計算機１より順次送信された基準時
刻信号を受信して自身の管理する時刻の初期値とする。
これによって各電子計算機関の時刻の整合が行なわれる
。
。
その動作タイずングを第４図のタイムチャートに示す。
時点１．１＝オペレータがコンソール２を介して時刻を
設定すると、時間Ｔｉ後のその時刻が電子計算機１の管
理時刻の初期値として設定される。
設定すると、時間Ｔｉ後のその時刻が電子計算機１の管
理時刻の初期値として設定される。
次（二時間Ｔ、後に先ず電子計算機４−１にその時刻を
活値し、さら（＝順次時間Ｔ、ごとＩ：電子計算機４−
２〜４−ｎに対してその時刻を送信する。
活値し、さら（＝順次時間Ｔ、ごとＩ：電子計算機４−
２〜４−ｎに対してその時刻を送信する。
各電子計算＠ ４−１〜４−ｎはそれぞれ時点ｔ、−１
ｍに上記時刻信号を受信すると、それぞれ時間テ寓後に
自分の管理する時刻の初期値として設定する。
ｍに上記時刻信号を受信すると、それぞれ時間テ寓後に
自分の管理する時刻の初期値として設定する。
従って電子計算機１と電子計算機４−ｎとの間の時刻の
ずれΔＴは ΔＴ＝ｎＸＴ１＋Ｔ。
ずれΔＴは ΔＴ＝ｎＸＴ１＋Ｔ。
であたえられる。
Ｔ、およびＴ１の値は電子計算機のａｔ類およびノ・イ
ウエイ交信方式（二よって異なるが大体数ｍ８〜数１０
ｍ８である・従って電子計算機の台数を１０台としても
１大体数１００ｍ５の時間差で時刻の整合を行なうこと
ができる。
ウエイ交信方式（二よって異なるが大体数ｍ８〜数１０
ｍ８である・従って電子計算機の台数を１０台としても
１大体数１００ｍ５の時間差で時刻の整合を行なうこと
ができる。
本発明の他の実施例を第５図口示す。
第５ＷＡは第１図の構成に比べて電子計算機１のプロセ
スＩ／Ｄ ５とタイミング信号発生装置７が追加されて
お９、これを用いて上記第２図および第３ＷＡのフロー
チャートに示した動作が完了した後に所定の時間間隔Ｔ
ｃ で各電子計算機の管理時刻のずれを補正するもので
ある。
スＩ／Ｄ ５とタイミング信号発生装置７が追加されて
お９、これを用いて上記第２図および第３ＷＡのフロー
チャートに示した動作が完了した後に所定の時間間隔Ｔ
ｃ で各電子計算機の管理時刻のずれを補正するもので
ある。
以下その動作を第６図のタイムチャートを用いて説明す
る。
る。
コンソール２から起動指令をあたえるとタイ建ンダ信号
発生装［７が起動する。またコンソール２からの基準・
時刻の設定（＝より電子計算機ｌを時刻基準とする電子
計算機４−１〜４−ｎの時刻整合が前記第２図および第
３図の７０−チャートに示す手順で行なわれる。
発生装［７が起動する。またコンソール２からの基準・
時刻の設定（＝より電子計算機ｌを時刻基準とする電子
計算機４−１〜４−ｎの時刻整合が前記第２図および第
３図の７０−チャートに示す手順で行なわれる。
タイ（ング信号発生装置）は前述したずれ時間△Ｔより
充分長い周期Ｔｃで各電子計算１ａ１および４−１〜４
−ｎに対して割込信号を発生してそれぞれの管理時刻を
補正する。
充分長い周期Ｔｃで各電子計算１ａ１および４−１〜４
−ｎに対して割込信号を発生してそれぞれの管理時刻を
補正する。
第７図に時刻補正の手順の一例を示す・第７図はＴｃが
１時間の場合であや、上記割込信号発生時の各電子計算
機の時刻の分の桁が３０分以上の時は正時に切上げ、３
０分未満の時は正時に切下げる。
１時間の場合であや、上記割込信号発生時の各電子計算
機の時刻の分の桁が３０分以上の時は正時に切上げ、３
０分未満の時は正時に切下げる。
このようにすればタイ電ング信号発生装置の起動の１時
間後からは各電子計算機の管理時刻が完全（：揃うので
出力データの時間整合が容重（＝なる尚上記説明では基
準時刻が設定される電子計算＠１を他の電子計算機４−
１〜４−ｎと別：二表示したが、電子計算機４−１〜４
−ｎの１台をコンソール１：結合して基準時間を設定す
ることも可能である。
間後からは各電子計算機の管理時刻が完全（：揃うので
出力データの時間整合が容重（＝なる尚上記説明では基
準時刻が設定される電子計算＠１を他の電子計算機４−
１〜４−ｎと別：二表示したが、電子計算機４−１〜４
−ｎの１台をコンソール１：結合して基準時間を設定す
ることも可能である。
発明の詳細
な説明しえように本発明Ｃ；よれば、複数の電子計算機
がハイウェイを介して結合され九複合電子計算機システ
ムの各計算機の管理時刻を互に整合し、これ（＝よって
各プロセスデータを正確な時間関係で出力できる複合電
子計算機の制帆方法が得られる・
がハイウェイを介して結合され九複合電子計算機システ
ムの各計算機の管理時刻を互に整合し、これ（＝よって
各プロセスデータを正確な時間関係で出力できる複合電
子計算機の制帆方法が得られる・
第１図は複合電子計算機システムの一般的構成を示す系
統図、第２図および第３区は本発明（＝よる複合電子計
算機の制御方法の一実施例を示すフローチャート、第４
図はその動作を示すタイムチャート、第５図は本発明の
他の実施例を示す系統１．４−１〜４−ｎ・・・電子計
算機 ２・・・・・・・・・・・・・・・・・・・・・コンソ
ール入出力装置３・・・・・・・・・・・・・・・・・
・・・・ハイウェイ５ 、５−１〜５−ｎ・・・プロセ
ス入出力装置６・・・・・・・・・・・・・・・・・・
・・・出力装置７・・・・・・・・・・・・・・・・・
・・・・タイミング信号発生装置（８７３３） 代理
人 弁理士 猪 股 祥 晃 （ほか１名）第１図 第４図 第７図 −３９２−
統図、第２図および第３区は本発明（＝よる複合電子計
算機の制御方法の一実施例を示すフローチャート、第４
図はその動作を示すタイムチャート、第５図は本発明の
他の実施例を示す系統１．４−１〜４−ｎ・・・電子計
算機 ２・・・・・・・・・・・・・・・・・・・・・コンソ
ール入出力装置３・・・・・・・・・・・・・・・・・
・・・・ハイウェイ５ 、５−１〜５−ｎ・・・プロセ
ス入出力装置６・・・・・・・・・・・・・・・・・・
・・・出力装置７・・・・・・・・・・・・・・・・・
・・・・タイミング信号発生装置（８７３３） 代理
人 弁理士 猪 股 祥 晃 （ほか１名）第１図 第４図 第７図 −３９２−
Claims (2)
- （１） 複数台の電子計算機がハイウェイを介して結
合された複合電算機システムの１台の電子計算機（二基
率時刻を設定すると共にこの基準時刻を所定の時間間隔
で順次他の電子計算機Ｃ；ハイウェイを介して送信し、
上記１台の電子計算機Ｃ二は上記設定された基準時刻を
その管理時刻の初期値とすると共に、上記他の電子計算
機）；はそれぞれ上記送信された時刻をその管理時刻の
初期値とすることを特徴とする複合電子計算機の制御方
法。 - （２）一定の時間間隔でタイミング信号を発生するタイ
ミング信号発生装置を設け、このタイミング信号に同期
させて各電子計算機の管理時刻を補正するよう（＝した
特許請求の範囲第１項記載の複合電子計算機の制御方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57000291A JPS58119070A (ja) | 1982-01-06 | 1982-01-06 | 複合電子計算機の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57000291A JPS58119070A (ja) | 1982-01-06 | 1982-01-06 | 複合電子計算機の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58119070A true JPS58119070A (ja) | 1983-07-15 |
Family
ID=11469799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57000291A Pending JPS58119070A (ja) | 1982-01-06 | 1982-01-06 | 複合電子計算機の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119070A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120567A (ja) * | 1985-11-18 | 1987-06-01 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 分散処理システムのクロツク同期方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599630A (en) * | 1979-01-25 | 1980-07-29 | Toshiba Corp | Time correction method |
| JPS5628592A (en) * | 1979-08-16 | 1981-03-20 | Oki Electric Ind Co Ltd | Time control system |
-
1982
- 1982-01-06 JP JP57000291A patent/JPS58119070A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599630A (en) * | 1979-01-25 | 1980-07-29 | Toshiba Corp | Time correction method |
| JPS5628592A (en) * | 1979-08-16 | 1981-03-20 | Oki Electric Ind Co Ltd | Time control system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62120567A (ja) * | 1985-11-18 | 1987-06-01 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 分散処理システムのクロツク同期方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07311721A (ja) | ネットワークの時間同期方法および装置 | |
| CN109947030A (zh) | 伺服内部控制周期动态跟随EtherCat总线同步周期的方法 | |
| CN110377106A (zh) | 一种时统卡虚拟化方法、系统及介质 | |
| JPS648374B2 (ja) | ||
| WO2024001754A1 (zh) | 版本控制方法、装置、电子设备及存储介质 | |
| JPS58119070A (ja) | 複合電子計算機の制御方法 | |
| CN111736655B (zh) | 一种应用于时钟芯片的配置方法 | |
| CN106294260B (zh) | 数据从异步总线输出到同步总线的方法 | |
| EP0218955B1 (de) | Verfahren zur bit- und bytesynchronen Datenübertragung über eine serielle Schnittstelle | |
| WO2004031926A1 (ja) | 同期制御装置および同期制御方法 | |
| JPS59116873A (ja) | 複合電子計算機システムの時刻補正方法 | |
| JP2725419B2 (ja) | 計数回路 | |
| JPH0352068B2 (ja) | ||
| JPS58166424A (ja) | インタフエ−ス部タイミング制御方式 | |
| US7724854B2 (en) | Synchronization methodology for systems employing data pull flow control | |
| JP2024074460A (ja) | 半導体チップ、デバッグシステム、および同期方法 | |
| JP2733569B2 (ja) | シリアル同期式通信方式 | |
| JPH02135934A (ja) | 並列データ伝送の同期信号インターフェース方式 | |
| JPH02212911A (ja) | 時刻装置の時刻合わせ方法 | |
| JPS62115548A (ja) | 計測値模擬情報発生方式 | |
| JPS59139458A (ja) | 電子計算機の入出力制御方式 | |
| JPH02192315A (ja) | パルス発生装置 | |
| JPS5868131A (ja) | 計算機システムへのクロツク供給制御方法 | |
| SU1005114A1 (ru) | Устройство дл определени времени начала проведени внепланового обслуживани издели | |
| JPS62226289A (ja) | デ−タ収集処理装置 |