JPS58117469A - プリント基板検査装置 - Google Patents

プリント基板検査装置

Info

Publication number
JPS58117469A
JPS58117469A JP57000177A JP17782A JPS58117469A JP S58117469 A JPS58117469 A JP S58117469A JP 57000177 A JP57000177 A JP 57000177A JP 17782 A JP17782 A JP 17782A JP S58117469 A JPS58117469 A JP S58117469A
Authority
JP
Japan
Prior art keywords
identification
printed circuit
boards
board
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57000177A
Other languages
English (en)
Other versions
JPH0436350B2 (ja
Inventor
Yoshio Ooyama
義男 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Automob Antipollut & Saf Res Center
Hitachi Automotive Systems Engineering Co Ltd
Automobile Appliance Anti Pollution and Safety Research Center
Original Assignee
Automob Antipollut & Saf Res Center
Hitachi Automotive Engineering Co Ltd
Automobile Appliance Anti Pollution and Safety Research Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Automob Antipollut & Saf Res Center, Hitachi Automotive Engineering Co Ltd, Automobile Appliance Anti Pollution and Safety Research Center filed Critical Automob Antipollut & Saf Res Center
Priority to JP57000177A priority Critical patent/JPS58117469A/ja
Publication of JPS58117469A publication Critical patent/JPS58117469A/ja
Publication of JPH0436350B2 publication Critical patent/JPH0436350B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、プリント基板検査装置に係わシ、特に多種類
のプリント基板を検査するのに好適なプリントi板検査
装置に関する。
プリント基板は絶縁材などからなる平板面に、例えばデ
ジタル回路、アナログ回路或は記憶回路などから形成さ
れる電子回路をプリント配線により組み込んだものであ
シ、ユニット化された各種の機能を有する電子回路が形
成されたプリント基板が広く利用されている。このよう
な、プリント基板は例えば同一形状・同一寸法に形成さ
れ、外部接続端子は現格標準化されたものとなっている
従来、上述のように形成されたプリント基板の性能検査
を行うものとして′、キーボード及び表示・記録装置な
どが関連して設けられるマイクロプロセッサなどからな
る検査制御部に、インタフェース回路を介して被検プリ
ント基板(以下、被検ボードと称する)の外部接続端子
を接続し、前記検査制御部を作動させて検査を行うプリ
ント基板検査装置が知られている。このような従来のプ
リント基板検査装置によシ、多種類のプリント基板の性
能検査を行う場合の操作は、まず被検ボードを1枚ずつ
この検査装置に接続し、その被検ボードの電子回路の機
能種類を人為的に判断し、前記キゴボードを操作してそ
の種類に応じた検査内容の検査指令を入力させる。この
検査指令釦より制輝部から検査内容に応じた検査信号が
出力され被検ボードに入力される。この検査信号が入力
されることにより被検ボードから出力される応答信号を
制御部において判定し、被検ボードの電子回路の性能の
良否などの結果が表示・記録装置に出力されるものであ
る。
しかしながら、量産化された多種類のプリント基板の検
査を行おうとする場合において、その都度種類に応じた
検査内容の検査指令を入力させて検査を行う従来のプリ
ント基板検査装置では、操作が煩雑となって誤操作など
が発生することがあるという欠点を有していた。
また、上述した従来のプリント基板検査装置は、被検ボ
ードの検査を1枚ずつ前記検査装置に接続して行ってい
ることから、連続して大量のプリンl板を検査しなけれ
ばならない場合には、作業性が悪く非能率的であるとい
う欠点を有していた。
本発明の目的は、多種類でかつ複数枚のプリント基板の
性能検査を自動的に連続して行わせ、操作性及び作業能
率を向上させることができるプリント基板検査装置を提
供することにある。
本発明は、プリント基板の種類に応じた識別信号を出力
する識別部が備えられた複数枚の被検プリント基板が任
意に挿入される複数のコネクタと、前′記被検プリント
基板の種類ごとに定められた検査プログラムを格納し前
記コネクタを介して順次入力される識別信号により当該
被検プリント基板の種類を識別し前記検査プログラムか
ら当該種類に対応する検査プログラムを選択し該プログ
ラムの手順にもとづいて被検プリント基板の検査を実行
する制御部と、を備えて構成されるプリント基板検査装
置とすることにより、多種類でかつ複数枚のプリント基
板の性能検査を自動的に連続して行わせ、操作性及び作
業能率を向上させようとするものである。
以下、本発明の図示実施例を用いて説明する。
第1図及び第2図に本発明の一実施例が示されており、
第1図には全体構成図が示され、第2図には主要部の詳
細構成図が示されている。
第1図において、制御部1は図示されてカー、1イク口
プロセッサ、信号処理及び信号変換などを行うインタフ
ェース回路、及び記憶装置などが関連して設けられたも
のから形成されている。複数の被検ボード2A、2B、
2C(図示には3枚しか示されていないがこれに限定さ
れるものではない)がそれぞれ図示してないコネクタC
Nを介しテアトレスバス3、データバス4 及ヒ=77
 ) 0−ルバス25により前記制御部1のインタフェ
ース回路に接続されている。被検ボード2A〜2Cに設
けられた識別部6八〜6Cは、それぞれ図示してない前
記コネクタCNを介して識別バス7により、識別インタ
フェース回路8に接続されている。
さらにこの識別インタフェース回路8は前記制御部1に
接続されており、この制御部1には入出力装置9が接続
されている。
前記被検ボードの識別部6八〜6Cは第2図に図示され
たように、当該被検ボードの種類に応じて形成されてい
る。識別部6Aは、端子D I−D aからなる入力端
子24Aの端子D1がデコーダ25Aの入力端子に接続
され、このデコーダ25Aの出力端子はトランジスタ2
8Aのベースに接続され、このトランジスタ28Aのエ
ミッタは接地されコレクタには直列接続される抵抗26
A。
27Aを介して制御電圧Vcが印加され、前記抵抗26
Aと抵抗27Aの接続点は出力端子23Aに接続されて
形成されている。他の識別部6B。
6Cは、上記した識別部6Aと同様に形成されたもので
あるが、入力端子D1〜D4とデコーダ25B、25C
との接続がそれぞれ被検ボードの種類に応じて異なった
ものとなっている。
前記の識別部6八〜6Cの出力端子23A〜23Cは図
示してないコネクタCNを介して識別バス7によシ識別
インタフェース回路8のセレクタ29にそれぞれ接続さ
れ、このセレクタ29は受信部30に接続されている。
また、入力端子24A〜24Cの各端子は上記と同様に
図示してないコネクタCNを介して識別バス7により、
識別インタフェース回路8の信号変換部31を介して識
別検知部32に接続されている。識別インタフェース回
路8は信号バスによシ制輝部1と接続されておシ、制御
部1は前述したように記憶装置33とマイクロプロセッ
サ34とが関連して備えられている。この記憶装置33
には被検ボードの種類に対応させて定められた検査プロ
グラムが格納されている。
以上のように構成される実施例の動作について図を用い
て説明する。
第3図に、N個のコネクタCN!〜CN Nに挿入され
る複数枚の異なる種類を含む被検ボードの検量制御プロ
グラムの手順が示されている。
第3図に示されたように、ステップ11にて行うスター
ト指令は入出力装置9のキーボードにより検査開始指令
を入力することによシ与えられる。
スタート指令が与えられると、次ステツプ12に移行し
、制御部1にてコネクタCNの順番を計数するCNカウ
ンタの数値は+1が加算され(N+1)になる。ステッ
プ13で前記CNカウンタの数値は−1が加算されて(
N)となシ、ステップ14に移行される。このステップ
14においては最初のコネクタCNIに被検ボードが挿
入されているか否かが確認される。この確認は、例えば
コネクタCN1に被検ボード2人が挿入されているとす
れば、当初は識別部6Aのトランジスタ28Aが遮断さ
れているので外部端子23Aには抵抗26Aを介して制
御電圧Vcに保持されている。
これによシセレクタ29の入力端子CN lに論理゛1
”の信号が入力される。この論理1゛1″′の信号はセ
レクタ29によシ4ビット信号に変換され”0001”
として受信部30に入力される。被検ボードが挿入され
ていなければ受信部30には”oooo″′の信号が入
力される。これらの信号入力に同期して制御部1が駆動
され、スキャンニングによシ受信部30の入力信号を取
シ込みマイクロプロセッサ34にて、被検ボードの挿入
の有無を判定し確認している。なお、コネクタCN 1
に被検ボードが挿入されてなければ、このステップ14
から前段のステップ13に戻され、再び゛ステップ14
に移行して次のコネクタCN2について同様に被検ボー
ドの挿入の有無を確認するように動作される。このよう
にして、被検ボードが挿入されていることを確認した後
、次のステップ15において、当該被検ボードの種類の
識別が行われる。
識別動作は次のように行われる。
例えば、前述したようにコネクタCNlに被検ボード2
Aが挿入されていることが確認されると、続いて制御部
1から識別インタフェース回路8の識別検知部32に指
令が与えられる。これにより識別検知部32から信号変
侠部31を介して、当該被検ボード2人の識別部6Aに
識別検知信号が発信される。この識別検知信号は被検ボ
ードの種類に対応させて定められる4ビツトの2進信号
系列からなっており、例えば’0001”。
” 0010”、”0100” というような識別検知
信号が順次発進される。今、被検ボード2Aに対応する
識別検知信号が’0001”と定義されていれば、識別
部6Aの入力端子24Aに、この’0001”信号が入
力されたときに、デコーダ25Aから信号が出力されト
ランジスタ28Aが導通されて、出力端子23Aの電圧
が低レベルに引き下げられる。このように、識別検知信
号に一致したときに識別部26Aが作動されて識別信号
として論理パ0”信号がセレクタ29に出力される。こ
れにより、セレクタ29からは4ビツトの識別信号”o
ooo”が受信部30に入力される。制御部1はスキャ
ンニ/グによシ受信部30の入力信号力;’oooo”
に変化したことを検知して、当該被検ボードの種類が識
別検知信号”0001”に対応したものであることを識
別している。識別が完了すると検査制御プログラムはス
テップ16に移行される。
ステップ16において、制御部1のマイクロプロセッサ
34は前記識別された被検ボード2人の種類に対応した
検査プログラムを記憶装置33から選択して取り込み、
この検査プログラムの手順に応じて当該被検ボード2人
の性能検査を実行す′ る。即ち、制御部1のマイクロ
プロセッサ34からは検査プログラムに定められた検査
信号をインタフェース回路によシ変換して、被検ボード
2人に適合する信号が送出される。次にステップ17に
おいて制御部1では前記検査信号に応動して被検ボード
2人から出力される応答データを受信し、この応答デー
タと前記検査プログラムに定められている判定データと
を比較して性能の判定を行う。
この判定の結果、当該被検ボード2Aの性能が判定デー
タに適合するものであればOK倍信号出力され不適合で
あればNG信号が出力される。OK倍信号出力されると
ステップ18を介してステップ19において、前記判定
結果にもとづいたOKメツセージが入力装置9により表
示又は記録されて出力される。NG信号が出力されると
ステップ18を介してステップ20において、前記判定
結果にもとづいたNGメツセージが入出力装置9により
表示又は記録されて出力される。ステップ19もしくは
20の動作が完了した後ステップ21において、全ての
コネクタCNI〜Nについて検査が終了したかどうかを
判定している。つまシ前記CNカウンタの数値がクリア
されていなければ、ステップ13に戻って上述と同様の
検査制御プログラムの手順に従って順次検査が実行され
る。
このようにして、順次被検ボード2B、2Cについても
同様に検査が行われ、コネクタCN Nまで検査が行わ
れると、CNカウンタがクリアされ、ステップ22に移
行して検査が完了し検査装置は停止される。
従って、本実施例によれば、複数のコネクタに任意に(
例えば挿入順序、挿入場所及び挿入枚数など)挿入され
る被検ボードの種類を識別して、その種類に対応して定
められた検査プログラムを選択し、この検量プログラム
にもとづいそ検査を実行させていることから、異なる種
類のプリント基板を含む複数枚のプリント基板の性能検
査を自動的に連続して行うことができるという効果を有
している。
また、本実施例によれば、検査が自動的に連続して行わ
れることから、操作性及び作業能率が向上され、誤操作
が防止され、さらに検査の処理量が飛躍的に増大される
という効果を有している。
なお、被検ボードの種類を識別する手段としては本実施
例にて説明したものに限られるものではないが、異なる
コードの識別検知信号を順次接続される被検ボードに送
出し、当該被検ボードの識別部から前記識別検知信号に
応答して出力される識別信号により、種類の識別を行う
方法を用いたことにより、識別検知信号の配線は4ピツ
トの識別バスに各被検ボードを並列に接続することがで
きることから、配線が極めて簡素化できるという効果が
あり、また応答される識別信号は1ビツトでよいことか
らセレクタ29の構成が簡単なものでよいという効果が
ある。まだ、識別部は簡単な略同−の構成であり、デコ
ーダと入力端子との接続を変えるだけで識別に必要な相
違をもだせることができ、必要ならば識別検知信号のビ
ット数を増やすことにより識別種類を増やすことも可能
である。
以上説明したように、本発明によれば、多種類でかつ複
数枚のプリント基板の性能検査を自動的に連続して行わ
せることができ、かつ操作性及び作業能率が向上され、
誤操作が防止され、検査処理量を飛躍的に増大させるこ
とができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の全体構成図、第2図は第1
図図示実施例の主要部の詳細構成図、第3図は第1図図
示実施例の検査制御フローチャートを示す。 1・・・制御部、2,2A、2B、2C・・・被検プリ
ント基板(被検ボード)、6,6A、6B、6C・・・
茅 1IiJ ! γ2躬

Claims (1)

    【特許請求の範囲】
  1. 1、プリント基板の種類に応じた識別信号を出力する識
    別部が備えられた複数枚の被検プリント基板が任意に挿
    入される複数のコネクタと、前記被検プリント基板の種
    類ごとに定められた検査プログラムを格納し前記コネク
    タを介して順次入力される識別信号により当該被検プリ
    ント基板の種類を識別し前記検査プログラムから嶋該種
    類に対応する検査プログラムを選択し該プログラムの手
    順に基づいて被検プリント基板の検査を実行する制御部
    と、を備えて構成されることを特徴とするプリント基板
    検査装置。
JP57000177A 1982-01-06 1982-01-06 プリント基板検査装置 Granted JPS58117469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57000177A JPS58117469A (ja) 1982-01-06 1982-01-06 プリント基板検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57000177A JPS58117469A (ja) 1982-01-06 1982-01-06 プリント基板検査装置

Publications (2)

Publication Number Publication Date
JPS58117469A true JPS58117469A (ja) 1983-07-13
JPH0436350B2 JPH0436350B2 (ja) 1992-06-15

Family

ID=11466720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57000177A Granted JPS58117469A (ja) 1982-01-06 1982-01-06 プリント基板検査装置

Country Status (1)

Country Link
JP (1) JPS58117469A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429539A (en) * 1977-08-08 1979-03-05 Nec Corp Test system for integrated circuit
JPS5558470A (en) * 1978-10-26 1980-05-01 Fujitsu Ltd Automatic test method of printed board for electronic computer
JPS56119864A (en) * 1980-02-27 1981-09-19 Fujitsu Ltd Test system for printed board unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429539A (en) * 1977-08-08 1979-03-05 Nec Corp Test system for integrated circuit
JPS5558470A (en) * 1978-10-26 1980-05-01 Fujitsu Ltd Automatic test method of printed board for electronic computer
JPS56119864A (en) * 1980-02-27 1981-09-19 Fujitsu Ltd Test system for printed board unit

Also Published As

Publication number Publication date
JPH0436350B2 (ja) 1992-06-15

Similar Documents

Publication Publication Date Title
EP0509440B1 (en) Apparatus for generating test pattern for sequential logic circuit of integrated circuit and method thereof
US7113882B2 (en) Automatic testing system
JPS58117469A (ja) プリント基板検査装置
JPH05297061A (ja) 半導体集積回路
JPS6082871A (ja) 論理集積回路
KR960001736Y1 (ko) 회로기판의 부품검사장치
JPH0455774A (ja) 同期型ff間のオーバディレイテスト方式
JPS61156828A (ja) 半導体装置
JP3180303B2 (ja) プリント板における論理素子間接続状態の診断方法
KR100263877B1 (ko) 테스트데이터의시퀀싱방법
JPS62150180A (ja) 集積回路
JP2542784B2 (ja) 自動部品認識装置
JPH0915290A (ja) 導通検査方法及び導通検査装置
JPH0534400A (ja) ワイヤリングチエツカー
JPH0458168A (ja) 回路模擬試験装置及び該装置における半導体集積回路の試験方法
JPS6088371A (ja) 論理回路
JPH1090360A (ja) Lsi端子のショート/オープン検査装置
JP2611892B2 (ja) シーケンス制御機器の故障検査法
JPS58223765A (ja) 補助継電器盤自動試験装置
JPH0693473B2 (ja) 検査機能を有する半導体集積回路
JPH11352200A (ja) 半導体集積回路の故障解析方法
JPH03227100A (ja) 印刷配線板の布線試験データ処理装置
JPH05151298A (ja) プリント板回路の自動検証処理方法
JPS6243577A (ja) 電気回路の配線チエツク装置
JPS58106478A (ja) 試験方式