JPS58115987A - ゴ−スト除去装置 - Google Patents
ゴ−スト除去装置Info
- Publication number
- JPS58115987A JPS58115987A JP56215593A JP21559381A JPS58115987A JP S58115987 A JPS58115987 A JP S58115987A JP 56215593 A JP56215593 A JP 56215593A JP 21559381 A JP21559381 A JP 21559381A JP S58115987 A JPS58115987 A JP S58115987A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- error amplifier
- signal
- ghost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ビデオ信号段においてゴーストを除去するよ
うにしたゴースト除去装置に関する。
うにしたゴースト除去装置に関する。
ゴーストをビデオ信号段で除去する装置として次のよう
なものである。第1図において、アンテナ(1)からの
高周波信号がチューナ(2)、映像中間周波増幅器(3
)を通じて映像検波回路(4)に供給されて、ビデオ信
号が検波される。この受信ビデオ信号が合成器(5)に
供給されると共に、後述する打消信号形成回路(41)
からのゴースト成分(ここでは後ゴースト成分)を模擬
した打消用信号がこの合成器(5)に供給されて、この
合成器(5)からゴースト成分の軽減されたビデオ信号
が出力端子(6)に取り出される。
なものである。第1図において、アンテナ(1)からの
高周波信号がチューナ(2)、映像中間周波増幅器(3
)を通じて映像検波回路(4)に供給されて、ビデオ信
号が検波される。この受信ビデオ信号が合成器(5)に
供給されると共に、後述する打消信号形成回路(41)
からのゴースト成分(ここでは後ゴースト成分)を模擬
した打消用信号がこの合成器(5)に供給されて、この
合成器(5)からゴースト成分の軽減されたビデオ信号
が出力端子(6)に取り出される。
次に打消信号形成回路(41)について説明する。合成
器(5)よりのビデオ信号がモード切換スイッチ(36
)の端子(36a)を介して、又は映像検波回路(4)
よりのビデオ信号が端子(36b)を介して遅延回路(
7)に供給されるこの遅延回路(7)は、ビデオ信号の
垂直同期信号の前縁VEから所定期間のゴースト成分の
レベル検出期間に応じた遅延量TBを有し(第3図A)
、サンプリング周期(例えば100〔ns〕)に単位と
する遅延要素が複数段(n段)接続されると共に、各段
間からn個のタップが導出されて構成されたものである
。この各タップの出力がそれぞれ乗算器で構成された重
みづけ係数回路(101)(102)・・・(10n)
に供給される。
器(5)よりのビデオ信号がモード切換スイッチ(36
)の端子(36a)を介して、又は映像検波回路(4)
よりのビデオ信号が端子(36b)を介して遅延回路(
7)に供給されるこの遅延回路(7)は、ビデオ信号の
垂直同期信号の前縁VEから所定期間のゴースト成分の
レベル検出期間に応じた遅延量TBを有し(第3図A)
、サンプリング周期(例えば100〔ns〕)に単位と
する遅延要素が複数段(n段)接続されると共に、各段
間からn個のタップが導出されて構成されたものである
。この各タップの出力がそれぞれ乗算器で構成された重
みづけ係数回路(101)(102)・・・(10n)
に供給される。
また合成器(5)からのビデオ信号が微分回路(11)
に供給されてゴーストが検出される。ここでゴーストの
検出測定用の信号としては、基準テレビジョン信号に含
まれており、しかもできるだけ長い間他の信号の影響を
受けないもの例えば垂直同期信号が用いられる。すなわ
ち第2図に示すように、垂直同期信号の前縁VEとその
後の1/2H(Hは水平期間)は他の信号の影響を受け
ない。そこでこの期間の信号を微分して重みづけ係数を
検出する。
に供給されてゴーストが検出される。ここでゴーストの
検出測定用の信号としては、基準テレビジョン信号に含
まれており、しかもできるだけ長い間他の信号の影響を
受けないもの例えば垂直同期信号が用いられる。すなわ
ち第2図に示すように、垂直同期信号の前縁VEとその
後の1/2H(Hは水平期間)は他の信号の影響を受け
ない。そこでこの期間の信号を微分して重みづけ係数を
検出する。
例えば遅延時間τでビデオ信号との位相差ψ(=ωcτ
、但し、ωcは高周波段での映像搬送角周波数)が45
°のゴースト成分が含まれる場合には、第3図Aに示す
ような波形のビデオ信号が得られる。これに対してこの
信号が微分され、極性反転されることで第3図Bに示す
微分波形のゴースト検出信号が得られ、この微分波形は
、近似的にゴーストのインパルス応答とみなすことがで
きる。
、但し、ωcは高周波段での映像搬送角周波数)が45
°のゴースト成分が含まれる場合には、第3図Aに示す
ような波形のビデオ信号が得られる。これに対してこの
信号が微分され、極性反転されることで第3図Bに示す
微分波形のゴースト検出信号が得られ、この微分波形は
、近似的にゴーストのインパルス応答とみなすことがで
きる。
そして、微分回路(11)から現れる微分波形のゴース
ト検出信号が高利得誤差増幅器(37)を介してデマル
チプレクサ(12)に供給される。このデマルチプレク
サ(12)は、遅延回路(7)と同じ遅延量TBを有し
、同様にサンプリング周期を単位とする遅延要素が複数
段接続されると共に、各段間からn個のタップが導出さ
れたものである。この各タップの出力がそれぞれスイッ
チ回路(151)、(152)・・・(15n)に供給
される。
ト検出信号が高利得誤差増幅器(37)を介してデマル
チプレクサ(12)に供給される。このデマルチプレク
サ(12)は、遅延回路(7)と同じ遅延量TBを有し
、同様にサンプリング周期を単位とする遅延要素が複数
段接続されると共に、各段間からn個のタップが導出さ
れたものである。この各タップの出力がそれぞれスイッ
チ回路(151)、(152)・・・(15n)に供給
される。
また映像検波回路(4)からのビデオ信号が同期分離回
路(16)に供給される。そしてゲートパルス発生器(
38)により上述の垂直同期信号の前縁VEから1/2
H区間の終端に対応するゲートパルスが形成され、この
パルスによってスイッチ回路(151)〜(15n)が
オンされる。
路(16)に供給される。そしてゲートパルス発生器(
38)により上述の垂直同期信号の前縁VEから1/2
H区間の終端に対応するゲートパルスが形成され、この
パルスによってスイッチ回路(151)〜(15n)が
オンされる。
このスイッチ回路(151)〜(15n)からの信号が
それぞれ抵抗器(171)、(172)・・・(17n
)及びコンデンサ(181)、(182)・・・(18
n)からなるアナログ累算器に供給される。このコンデ
ンサ(181)〜(18n)からの信号がそれぞれ重み
づけ係数回路(101)〜(10n)に供給される。
それぞれ抵抗器(171)、(172)・・・(17n
)及びコンデンサ(181)、(182)・・・(18
n)からなるアナログ累算器に供給される。このコンデ
ンサ(181)〜(18n)からの信号がそれぞれ重み
づけ係数回路(101)〜(10n)に供給される。
これらの重みづけ係数回路(101)〜(10n)の出
力が加算回路(20)で加算されることにより打消信号
が形成される。この打消信号が合成器(5)に供給され
る。そして、モード切換スイッチ(36)が端子(36
a)側に切換えられているときは、遅延回路(7)、重
みづけ係数回路(101)〜(10n)及び加算器(2
0)から構成されるトランスバーサルフィルタがフィー
ドバックループ中に挿入されることで逆フィルタが構成
され、ゴーストを除去することができる。この場合、あ
る垂直同期信号の前縁とその後の1/2H区間の波形の
ひずみを検出して重みづけ係数を定めたあと、それでゴ
ーストの消し残りが出たら更に上述の検出を行ない、消
し残りを減少させるためにアナログ累算器が設けられて
いる。
力が加算回路(20)で加算されることにより打消信号
が形成される。この打消信号が合成器(5)に供給され
る。そして、モード切換スイッチ(36)が端子(36
a)側に切換えられているときは、遅延回路(7)、重
みづけ係数回路(101)〜(10n)及び加算器(2
0)から構成されるトランスバーサルフィルタがフィー
ドバックループ中に挿入されることで逆フィルタが構成
され、ゴーストを除去することができる。この場合、あ
る垂直同期信号の前縁とその後の1/2H区間の波形の
ひずみを検出して重みづけ係数を定めたあと、それでゴ
ーストの消し残りが出たら更に上述の検出を行ない、消
し残りを減少させるためにアナログ累算器が設けられて
いる。
又、モード切換スイッチ(36)が端子(36b)側に
切換えられているときは、フィードフォワードモードに
なる。フィードフォワードモードによっても上述と同様
のゴースト除去動作が成される。
切換えられているときは、フィードフォワードモードに
なる。フィードフォワードモードによっても上述と同様
のゴースト除去動作が成される。
次に第4図を参照して上述の高利得誤差増幅器(37)
の具体構成を説明する。Q1、Q2は差動増幅器を構成
するトランジスタであって、トランジスタQ1のベース
及び接地間にビデオ信号源Sv及び直流電圧源Evの直
列回路が接続される。このビデオ信号源Svは第1図に
おける微分回路(11)の出力側に相当する。そして、
電源+B及び接地間に接続された抵抗器R7、R8より
成る分圧器の分圧電圧が基準電圧としてトランジスタQ
2のベースに供給される。トランジスタQ1、Q2の各
エミッタは抵抗器R3を弁して互いに接続される。トラ
ンジスタQ1、Q2の各エミッタは夫々定電流源用トラ
ンジスタQ3、Q4及び抵抗器R4、R5を夫々通じて
接地される。これらトランジスタQ3、Q4及び抵抗器
R4、R5は、ダイオード構成のトランジスタQ5、抵
抗器R1及びR2と共にカレントミラー回路を構成して
いる。すなわち、ダイオード構成のトランジスタQ5の
エミッタが抵抗器R2を通じて接地され、そのコレクタ
及びベースが抵抗器R1を通じて電源+Bに接続される
。トランジスタQ1、Q2のコレクタには負荷としての
ダイオード構成のトランジスタQ6、Q7が接続される
。すなわち、トランジスタQ6のエミッタがトランジス
タQ1のコレクタに接続され、トランジスタQ7のエミ
ッタがトランジスタQ2のコレクタ及びベースが互いに
接続されて、ダイオードオ構成のトランジスタQ8のエ
ミッタに接続される。トランジスタQ6のコレクタ及び
ベースが抵抗器■R6介して電源+Bに接続される。
の具体構成を説明する。Q1、Q2は差動増幅器を構成
するトランジスタであって、トランジスタQ1のベース
及び接地間にビデオ信号源Sv及び直流電圧源Evの直
列回路が接続される。このビデオ信号源Svは第1図に
おける微分回路(11)の出力側に相当する。そして、
電源+B及び接地間に接続された抵抗器R7、R8より
成る分圧器の分圧電圧が基準電圧としてトランジスタQ
2のベースに供給される。トランジスタQ1、Q2の各
エミッタは抵抗器R3を弁して互いに接続される。トラ
ンジスタQ1、Q2の各エミッタは夫々定電流源用トラ
ンジスタQ3、Q4及び抵抗器R4、R5を夫々通じて
接地される。これらトランジスタQ3、Q4及び抵抗器
R4、R5は、ダイオード構成のトランジスタQ5、抵
抗器R1及びR2と共にカレントミラー回路を構成して
いる。すなわち、ダイオード構成のトランジスタQ5の
エミッタが抵抗器R2を通じて接地され、そのコレクタ
及びベースが抵抗器R1を通じて電源+Bに接続される
。トランジスタQ1、Q2のコレクタには負荷としての
ダイオード構成のトランジスタQ6、Q7が接続される
。すなわち、トランジスタQ6のエミッタがトランジス
タQ1のコレクタに接続され、トランジスタQ7のエミ
ッタがトランジスタQ2のコレクタ及びベースが互いに
接続されて、ダイオードオ構成のトランジスタQ8のエ
ミッタに接続される。トランジスタQ6のコレクタ及び
ベースが抵抗器■R6介して電源+Bに接続される。
トランジスタQ1、Q2の各コレクタよりの出力はそれ
ぞれエミッタ接地型トランジスタQ9、Q10のベース
に供給される。トランジスタQ9、Q10の名エミッタ
は夫々抵抗器R9、R11を通じて電源+Bに接続され
る。トランジスタQ9.Q10の各コレクタは、カレン
トミラー回路を構成するダイオ−ド構成のトランジスタ
Q11及びトランジスタQ12に接続される。すなわち
、ダイオ−ド構成のトランジスタQ11のコレクタ及び
ベースがトランジスタQ9のコレクタに接続され、トラ
ンジスタQ12のコレクタがトランソジスタQ10のコ
レクタに接続される。トランジスタQ11、Q12各エ
ミッタは抵抗器R10、R12を夫々通じて接地される
。
ぞれエミッタ接地型トランジスタQ9、Q10のベース
に供給される。トランジスタQ9、Q10の名エミッタ
は夫々抵抗器R9、R11を通じて電源+Bに接続され
る。トランジスタQ9.Q10の各コレクタは、カレン
トミラー回路を構成するダイオ−ド構成のトランジスタ
Q11及びトランジスタQ12に接続される。すなわち
、ダイオ−ド構成のトランジスタQ11のコレクタ及び
ベースがトランジスタQ9のコレクタに接続され、トラ
ンジスタQ12のコレクタがトランソジスタQ10のコ
レクタに接続される。トランジスタQ11、Q12各エ
ミッタは抵抗器R10、R12を夫々通じて接地される
。
トランジスタQ10のコレクタより出力端子Tが導出さ
れる。また、電源+B及び接地間に抵抗器R13、R1
4のの直列回路が接続され、その接続中点がトランジス
タQ10のコレクタに接続される。
れる。また、電源+B及び接地間に抵抗器R13、R1
4のの直列回路が接続され、その接続中点がトランジス
タQ10のコレクタに接続される。
斯る高利得誤差増幅器は、利得をあげようとするために
、入力信号の直流レベルの僅かな変動でもこれが増幅さ
れ、出力端子Tの直流レベルは大幅に変動するその変動
がひどい時にけ、ダイナミックレンジから外れる虞もあ
り、直流レベルのばらつきなどに関して極めて不安定な
路であった。
、入力信号の直流レベルの僅かな変動でもこれが増幅さ
れ、出力端子Tの直流レベルは大幅に変動するその変動
がひどい時にけ、ダイナミックレンジから外れる虞もあ
り、直流レベルのばらつきなどに関して極めて不安定な
路であった。
斯る点に鑑み、本発明は高利得誤差増幅器の出力の直流
レベルを一定化することのできるゴースト除去装置を提
案しようとするものである。
レベルを一定化することのできるゴースト除去装置を提
案しようとするものである。
本発明は、受信信号からゴースト成分を模擬した打消し
信号を形成する打消し信号形成回路と、受信信号に打消
し信号を合成してゴースト成分を軽減する合成器と、こ
の合成器よりの出力の一部を高利得誤差増幅器を介して
打消し信号形成回路に供給して重み付け定数を選定する
とともに、垂直同期信号の前縁から所定期間をゴースト
成分のレベル検出期間に選定して成るゴースト除去装置
において、高利得誤差増幅器に直流レベル補正回路を設
け、この直流レベル補正回路は、高利得誤差増幅器の出
力の供給される同期加算型サンプルホールド回路と、こ
の同期加算型サンプルホールド回路の出力が供給されて
基準値と比較される比較器とを備え、この比較器の出力
によって高利得誤差増幅器の出力の直流レベルを補正し
て一定値にするようにしたものである。
信号を形成する打消し信号形成回路と、受信信号に打消
し信号を合成してゴースト成分を軽減する合成器と、こ
の合成器よりの出力の一部を高利得誤差増幅器を介して
打消し信号形成回路に供給して重み付け定数を選定する
とともに、垂直同期信号の前縁から所定期間をゴースト
成分のレベル検出期間に選定して成るゴースト除去装置
において、高利得誤差増幅器に直流レベル補正回路を設
け、この直流レベル補正回路は、高利得誤差増幅器の出
力の供給される同期加算型サンプルホールド回路と、こ
の同期加算型サンプルホールド回路の出力が供給されて
基準値と比較される比較器とを備え、この比較器の出力
によって高利得誤差増幅器の出力の直流レベルを補正し
て一定値にするようにしたものである。
以下に本発明の一実施例を説明するも、ゴースト除去装
置としての全体の構成は第1図及びその説明を援用して
省略し、第5図について高利得誤差増幅器及び直流レベ
ル補正回路の具体例について説明する。尚、高利得誤差
増幅器の構成は第4図と同様であるので、第5図におい
て第4図と対応する部分に同一符号を付して重複説明を
省略する。そこで、直流レベル補正回路(42)につい
て説明する。高利得誤差増幅器(37)の出力端子Tが
、エミッタフォロア形トランジスタQ15のベースに接
続される。トランジスタQ13のコレクタは電源+Bに
接続され、そのエミッタ抵抗器R15を介して接地され
る。トランジスタQ13のエミッタは同期加算型サンプ
ルホールド回路SHの入力端に接続される。すなわち、
サンプルホールド回路SHは、互いに逆方向のトランジ
スタQ14、Q15が並列接続されたゲート回路と、そ
の出力側が抵抗器R18を介してコンーデンサCSの一
端に接続され、その他瑞が接地されて構成される。トラ
ンジスタQ14、Q15には入力端子tよりのゲートパ
ルスが抵抗器R16及びR17を介してトランジスタQ
14及びQ15の各ベースに供給される。このゲート回
路が動作する期間は波形等化部分の全区間または波形等
化部分の前後の適当な位置が可能である。
置としての全体の構成は第1図及びその説明を援用して
省略し、第5図について高利得誤差増幅器及び直流レベ
ル補正回路の具体例について説明する。尚、高利得誤差
増幅器の構成は第4図と同様であるので、第5図におい
て第4図と対応する部分に同一符号を付して重複説明を
省略する。そこで、直流レベル補正回路(42)につい
て説明する。高利得誤差増幅器(37)の出力端子Tが
、エミッタフォロア形トランジスタQ15のベースに接
続される。トランジスタQ13のコレクタは電源+Bに
接続され、そのエミッタ抵抗器R15を介して接地され
る。トランジスタQ13のエミッタは同期加算型サンプ
ルホールド回路SHの入力端に接続される。すなわち、
サンプルホールド回路SHは、互いに逆方向のトランジ
スタQ14、Q15が並列接続されたゲート回路と、そ
の出力側が抵抗器R18を介してコンーデンサCSの一
端に接続され、その他瑞が接地されて構成される。トラ
ンジスタQ14、Q15には入力端子tよりのゲートパ
ルスが抵抗器R16及びR17を介してトランジスタQ
14及びQ15の各ベースに供給される。このゲート回
路が動作する期間は波形等化部分の全区間または波形等
化部分の前後の適当な位置が可能である。
サンプルホールド回路SHの出力は、差動増幅回路にて
構成された比較器CPのトランジスタQ16、Q17の
うちのトランジスタQ16のベースに供給される。トラ
ンジスタQ16、Q17の各エミッタが互いに接続され
、その接続点が定電流用トランジスタQ18及び抵抗器
R19を通じて接地される。EはトランジスタQ18に
対するバイアス電源である。
構成された比較器CPのトランジスタQ16、Q17の
うちのトランジスタQ16のベースに供給される。トラ
ンジスタQ16、Q17の各エミッタが互いに接続され
、その接続点が定電流用トランジスタQ18及び抵抗器
R19を通じて接地される。EはトランジスタQ18に
対するバイアス電源である。
電源+B及び接地間に接続された抵抗器R20及びR2
1の分圧回路の接続点よりの分圧電圧がトランジスタQ
17のベースに基準電圧として供給される。
1の分圧回路の接続点よりの分圧電圧がトランジスタQ
17のベースに基準電圧として供給される。
トランジスタQ16、Q17のコレクタは、負荷として
のダイオード構成のトランジスタQ19、Q20のコレ
クタに接続され、その各エミッタが電源+Bに接続され
る。トランジスタQ16、Q17の各コレクタはエミッ
タ接地型のトランジスタQ21、Q22のベースに夫々
接続される。トランジスタQ21、Q22の各エミッタ
は電源+Bに接続され、各コレクタはカレントミラー回
路を構成するダイオード接続のトランジスタQ23及び
Q24の各コレクタに接続される。トランジスタQ23
及びQ24の各エミッタは接地される。
のダイオード構成のトランジスタQ19、Q20のコレ
クタに接続され、その各エミッタが電源+Bに接続され
る。トランジスタQ16、Q17の各コレクタはエミッ
タ接地型のトランジスタQ21、Q22のベースに夫々
接続される。トランジスタQ21、Q22の各エミッタ
は電源+Bに接続され、各コレクタはカレントミラー回
路を構成するダイオード接続のトランジスタQ23及び
Q24の各コレクタに接続される。トランジスタQ23
及びQ24の各エミッタは接地される。
上述のサンプルホールド回路SHにおいて抵抗器R18
は同期可算用の抵抗器であって、直流レベル補正回路(
42)がゴースト除去システムに悪影響を及ぼさないよ
うに抵抗器R18及びコンデンサC8の時定数が例えば
数秒以上になるように、その抵抗値を選定している。
は同期可算用の抵抗器であって、直流レベル補正回路(
42)がゴースト除去システムに悪影響を及ぼさないよ
うに抵抗器R18及びコンデンサC8の時定数が例えば
数秒以上になるように、その抵抗値を選定している。
次に第5図の回路の動作の説明を行う。なお、以下の説
明ではトランジスタQ13のベース・エミッタ間電圧を
無視して考える。出力端子Tよりの出力電圧のゲートさ
れた電圧がトランジスタQ17の基準電位より低い場合
を考える。この時はトランジスタQ16はオフ、トラン
ジスタQ17はオンとなる。またトランジスタQ20、
Q22はオン、トランジスタQ19、Q21、Q23及
びQ24はともにオフとなる。
明ではトランジスタQ13のベース・エミッタ間電圧を
無視して考える。出力端子Tよりの出力電圧のゲートさ
れた電圧がトランジスタQ17の基準電位より低い場合
を考える。この時はトランジスタQ16はオフ、トラン
ジスタQ17はオンとなる。またトランジスタQ20、
Q22はオン、トランジスタQ19、Q21、Q23及
びQ24はともにオフとなる。
このため出力端子Tには、トランジスタQ22から電流
が流れ込み、出力端子Tの電位は上昇することになる。
が流れ込み、出力端子Tの電位は上昇することになる。
また、出力端子Tの電圧が基準電圧より高い場合は上述
の逆の動作となる。
の逆の動作となる。
なお、この場合同期可算型サンプルホールド回路SHの
時定数を大きくしてあるため、この回路SHは高域成分
に対しては応答しないので、出力端子Tの直流レベルの
みが一定値、すなわち上述の略基準電位に保持される。
時定数を大きくしてあるため、この回路SHは高域成分
に対しては応答しないので、出力端子Tの直流レベルの
みが一定値、すなわち上述の略基準電位に保持される。
またトランジスタQ16、Q17から成る比較器CPと
しての差動増幅器の利得をAとし、直流レベル補正回路
(42)がない場合の出力端子Tのオフセット電位をV
offとするとこの直流レベル補正回路(42)を設け
たことにより、オフセット電位は1/(A+1)に抑圧
される。従って直流レベル補正回路(42)によるオフ
セット電位■offは、電源+Bの電圧をVcc、抵抗
器R20、R21の抵抗値を同じ符号で示すと次式の如
くなる。
しての差動増幅器の利得をAとし、直流レベル補正回路
(42)がない場合の出力端子Tのオフセット電位をV
offとするとこの直流レベル補正回路(42)を設け
たことにより、オフセット電位は1/(A+1)に抑圧
される。従って直流レベル補正回路(42)によるオフ
セット電位■offは、電源+Bの電圧をVcc、抵抗
器R20、R21の抵抗値を同じ符号で示すと次式の如
くなる。
上述せる不発明によればゴースト除去装置における高利
得誤差増幅器の出力の直流レベルを略一定値にすること
ができる。
得誤差増幅器の出力の直流レベルを略一定値にすること
ができる。
第1図は従来のゴースト除去装置を示すブロック線図、
第2図及び第3図はその説明に供する波形図、第4図は
従来の高利得誤差増幅器の具体構成を示す回路図、第5
図は本発明の一実施例の要部を示す回路図である。 (5)は合成器、(7)は遅延回路、(37)は高利得
誤差増幅器、(41)は打消し信号形成回路、(42)
は直流レベル補正回路、SHは同期加算型サンプルホー
ルド回路、CPは比較器である。
第2図及び第3図はその説明に供する波形図、第4図は
従来の高利得誤差増幅器の具体構成を示す回路図、第5
図は本発明の一実施例の要部を示す回路図である。 (5)は合成器、(7)は遅延回路、(37)は高利得
誤差増幅器、(41)は打消し信号形成回路、(42)
は直流レベル補正回路、SHは同期加算型サンプルホー
ルド回路、CPは比較器である。
Claims (1)
- 受信信号からゴースト成分を模擬した打消信号を形成す
る打消信号形成回路と、上記受信信号に上記打消信号を
合成して上記ゴースト成分を軽減する合成器と、該合成
器よりの出力の一部を高利得誤差増幅器を介して上記打
消信号形成回路に供給して重み付け定数を選定すると共
に、上記垂直同期信号の前■から所定期間を上記ゴース
ト成分のレベル検出期間に選定して成るゴースト除去装
置に於いて、上記高利得誤差増幅器に直流レベル補正回
路を設け、該直流レベル補正回路は、上記高利得誤差増
幅器の出力の供給される同期加算形サンプルホールド回
路と、該同期加算形サンプルホールド回路の出力が供給
されて基準値と比較される比較器とを備え、該比較器の
出力によって上記高利得誤差増幅器の出力の直流レベル
を補正して略一定値にするようにしたことを特徴とする
ゴースト除去装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56215593A JPS58115987A (ja) | 1981-12-28 | 1981-12-28 | ゴ−スト除去装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56215593A JPS58115987A (ja) | 1981-12-28 | 1981-12-28 | ゴ−スト除去装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58115987A true JPS58115987A (ja) | 1983-07-09 |
Family
ID=16674993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56215593A Pending JPS58115987A (ja) | 1981-12-28 | 1981-12-28 | ゴ−スト除去装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58115987A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0723255A (ja) * | 1990-06-25 | 1995-01-24 | At & T Corp | テレビジョン信号処理装置及び方法 |
-
1981
- 1981-12-28 JP JP56215593A patent/JPS58115987A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0723255A (ja) * | 1990-06-25 | 1995-01-24 | At & T Corp | テレビジョン信号処理装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5801555A (en) | Correlative double sampling (CDS) device | |
US4484228A (en) | Signal processing network for an automatic kinescope bias control system | |
JP2740113B2 (ja) | クロマノイズリダクション装置 | |
US4056826A (en) | Subcarrier regeneration circuit for color television receivers | |
US4233629A (en) | Sync separator with a look-ahead clamp | |
JPS58115987A (ja) | ゴ−スト除去装置 | |
US4357631A (en) | Ghost cancelling system | |
EP0143854B1 (en) | Apparatus for removing ghost images | |
US4359760A (en) | Television ghost cancellation system | |
US4621288A (en) | Reference time detecting circuit | |
US4502079A (en) | Signal sampling network with reduced offset error | |
JPS6144438B2 (ja) | ||
US4618891A (en) | Reference time detecting circuit | |
JPS6114229Y2 (ja) | ||
KR900004136B1 (ko) | 합성비디오신호에 포함된 고주파 디지탈 정보신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로 | |
KR900006470B1 (ko) | 합성비디오신호 처리 집적회로 | |
JP2738431B2 (ja) | ホールド装置 | |
JP2543953B2 (ja) | サンプルホ―ルド回路 | |
JPS637081A (ja) | 映像信号処理装置 | |
JP2933757B2 (ja) | 検波回路 | |
JPH04162876A (ja) | 同期処理回路 | |
KR850001197B1 (ko) | 고우스트(ghost) 제거장치 | |
JPH023586B2 (ja) | ||
KR900004134B1 (ko) | 합성 동기신호 분리 및 합성 비디오신호의 디지탈 정보 분리 집적회로 | |
KR940000257Y1 (ko) | 텔레비젼 수상기의 자동주파수 제어회로 |