JPS58111322A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に係わり１％に、ユニサーフエース
・ダブルモート構造の半導体基体のバシペーシ町に関す
るものである。

この樵半導体装置は、サイリスタに適用されることが多
９ので、以下、サイリスタに於る半導体基体を例に採っ
て説明する。

第１図は従来のサイリスタの半導体基体１を示している
。

半導体基体ｌは上側主表面２と下側主表面３を有し、こ
の間に、隣接相互で導電層が異なる４半導体層、即ちｓ
　Ｐｍ脂層４Ｎｍ脂層５Ｐ脂層６゜Ｎｏ脂層７有してい
る。Ｐｇ層４〜Ｎ■層７はｐｎ接ＱＪ１〜Ｊ、を形成し
ている。上側主表面２には２個の同心溝８．９が設けら
れ１、外溝８、の外周壁部にｐｎｎ接合、の端部が露出
し、ｎ＃Ｉ９の内周壁部Ｋｐｎ接合Ｊ、の端部が露出し
ている。

両溝８．９が上側主表面２に同ｔｂＱに設けられている
ことから、ユニサーフェイス・ダブルモート構造と呼称
されている。ｐｎｎ接合、は上側主表面２に露出して偽
る。＃１ｇ、９にはガラス１０゜１１が焼結されてｐｎ
接合Ｊｔ、、ｙ、のパシベーシ曹ンをしている。２１層
６にゲート電極１２ｔｈＮ■層７にカソード電極１３が
オーミックコンタクトされており、その他の部分にはシ
リコン酸化膜４４が設けられている。このシリコン酸化
膜１４はｐｎ接合Ｊ、のバシベーシ冒ンヲ行っている。

下側主表面３にはアノード電極１５が設けられている。

溝８．９０関には高不純物濃度領域１６がチャンネル・
ストッパーとして設けられている。

カソード電極１３に対してアノード電極１５が正電位と
なるような順方向電圧を印加した時。

ｐｎ接合Ｊ、が耐圧を維持し、カソード電極１３に対し
てゲート電極４２が正電位となるゲート電圧を加えると
、半導体基体１における耐圧は破れ。

、： ターンオンする。

アノード電極１５に対してカソード電極が正電位となる
ような逆方向電圧を印加した時、ｐｎ接合Ｊ、が大部分
の耐圧を維持している。

第２図は第１図の要部を拡大して、電圧阻止時の状態を
示し九ものである。

第２図Ｋｉ？１．ｎて、第１図と同一物には同一符号を
付けている。

順方向電圧阻止はｐｎ接合Ｊ、で行っておシ。

この時１人で示す領域（点を付けた領域）λに空乏層が
形成されている。順方向電圧阻止状態で電界強度が最大
となる場所はａで示す付近である。

ガラス１１として正電荷を持つものを用いた場合。

電圧が高まるにつれて空乏層は溝９の底を外局側に向っ
て延びるが、ガラス１１が正電荷を持つため、空乏層は
延びにくい。電圧を高くするに従い。

星付近の電界強度は大きくなシ、−例として２００〜３
００ｋＶ／ｍでブレークオーバする。一方、ガラス１１
として負電荷を持つ屯のを用いた場合、空乏層は＃１９
の底を外局側に向って延び易くなシ。

点線にて示す領域Ｂｔで延び、チャンネル・ストッパー
ｓｅへの到達が早くなって、チャンネル・ストッパー１
６へ到達した後は空乏層は溝８の方向へは延びづらくな
って、ｂＫて示す付近の電界強度が大きくなってくる。

夏に電圧を高くすると、ａ、ｂいずれかの付近の電界強
度が例えば２００〜３００　ｋＶ／ｅＷＩＫなって、早
く到達した方でブレークオーバが起る。

この様に溝９では、負電荷を持つパシベーション材を用
いると、阻止電圧は高くなる。

一方、ｐｎ接合Ｊ、の方をみると、逆方向電圧阻止の場
合に同様なことが起るが、ｐｎ接合Ｊ。

とは異なり％ｐｎ接合Ｊ、はＮｓ層層内内できる空乏層
にとっては、負の曲率ＲＫなっているため。

低い電圧で空乏層が一点鎖線で示すようにチャンネル−
ストッパー１６に達してしまう。チャンネル・ストッパ
ー１６に達した後は、Ｃ付近で強電界部が発生し、Ｊ［
方向阻止電圧より低い電圧で。

電界強度が例えば２００〜８００ｋＶ／、となシ。

負電荷を持つパシベーション材は、逆方向電圧に対して
は有効で呟ない。

それゆえ１本発明の目的は、順逆両方向に対して阻止電
圧の高いパシベーション機能を有する半導体装置を提供
するＫある。

本発明の特徴とするところは、溝８におけるｐｎ接合Ｊ
ｔのパシベ−ション材１０として正電荷を持つものを用
い、溝９におけるｐｎ接合Ｊ。

のパシベーション材１１として正電荷を持つものを用い
るととＫある。

第３図は本発明の一実施例を示す半導体基体ｌの要部拡
大図で、第１図に示すものと同一物、相蟲物には同一符
号を付けている。

第３図において、溝８には正電荷を有するガラス１０が
、又、溝９には負電荷を有するガラス１１がパシベーシ
ョン材として充填されている。

順方向電圧が印加された時、ｐｎ接合Ｊ、では。

空乏層の延びが良く、チャンネル拳ストツノ（−１６に
到達し易くなって−る。１＊、逆方向電圧が印加された
時、ｐｎ接合Ｊ、では、空乏層にとって負の曲率Ｒがあ
る丸め、構造的に空乏層がチャンネル・ストッパー１６
に到達し易いのであるが、正電荷を持つガラスｌＯのた
めに、空乏層が延びに〈〈されている。

このため、順逆両方向電圧につｉても空乏層がチャンネ
ル・ストッパー１６に到達する様な高電圧になった後に
強電界部が生じてブレークオーバを起す。

次に、製造工ｓＫ基づいて本発明を説明する。

先ず、Ｎｍシリ；ン単結晶ウェハが用意される。

公知の選択拡散技術を用いて、図示の接合形状を持つｐ
ｎ接合Ｊｓ　〜Ｊｓ　、Ｐｍ−Ｎｍ層４〜７゜チャンネ
ル・ストッパー１６を形成する。

次に、溝９を公知の選択エツチング法によシ設け、こζ
ＫＰｂＯ−Ｂ雪０．−８口り系ガラス粉末を公知の沈降
法あるｖｈはドクターブレード法などＫより堆積させ、
約８００〜８５０Ｃで焼付けて。

負電荷を有するガラス１１を得る。次に同様に公知の選
択エツチング法を用いて、溝８を設け、ここに、　ｚｌ
ｌｏ　　ＢＩＯｓ　　８１０４系ガラス粉末を同様な上
記公知手段を用いて堆積させて、約６５０〜７００Ｃで
焼付けて、正電荷を有するガラス１０を得る。

これは１両ガラスの軟化温度、焼付温度に差があり、ま
た、焼付後に正負いずれかの電荷を持つことを利用した
もので、簡単に半導体基体１−を得ることができる。

パシベーション材としてはレジンも使用可能であシ、レ
ジンとガラスを組み合せて一方の溝にレジン、他方の溝
にガラスを充填しても良い。いずれの場合も、高い焼付
温度を有する方のパシベーション材を先に設けておく。

半導体基体としては上述のサイリスタに係らず。

トライブック等にも適用できる。また、半導体基体、溝
の形状は各種のものが適用できる。

【図面の簡単な説明】

第１図は従来のサイリスタの半導体基体を示す図、第２
図は第１図に示す半導体基体の要部拡大図、第３図は本
発明の一実施例を示すサイリスタの半導体基体の要部拡
大図である。

Claims (1)

【特許請求の範囲】
1. １、隣接相・互で導電型が異なる少なくとも３半導体層
   からなる半導体基体を有し、各半導体層はいずれも半導
   体基体の一生表面に露出し、この−主表面には同心状に
   ２個の溝が形成されており１他方の主表面に露出する第
   一半導体層とこの第一半導体層に隣接する第二半導体層
   が形成する第一のｐｎ接合の端部は２個の溝のうちの外
   溝の外周壁部に露出し、上記第二半導体層とこの半導体
   層に隣接する第三半導体層が形成す今第二のｐ、　ｎ接
   合の端部Ｉｆｉ２個の溝のうちの内轡の内周壁部に露出
   し、・上記第二半導体層の上記−主表面に露出する部分
   には、上記両溝にかけて第二半導体層と同一導電型であ
   る高不純吻濃度領域が形成されており、上記外溝には負
   の電荷を有するパシベーション材が充填され、上記内溝
   には正の電荷を有するパシベーション材が充填されてい
   ることを特徴とする半導体装置６　　　　　・４・　　
   ゛、、