JPS58109942A - 診断ｍｐｕによる多重マイコン制御システム - Google Patents
診断ｍｐｕによる多重マイコン制御システムInfo
- Publication number
- JPS58109942A JPS58109942A JP56207058A JP20705881A JPS58109942A JP S58109942 A JPS58109942 A JP S58109942A JP 56207058 A JP56207058 A JP 56207058A JP 20705881 A JP20705881 A JP 20705881A JP S58109942 A JPS58109942 A JP S58109942A
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- diagnostic
- execution
- mpus
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイコン制御システムに係り、Ｌ８１マイク鍔
コンピュータを複数採用し、多重系を構成することによ
り、高信頼度システムを構築することが可能な診断ＭＰ
Ｕによる多重制御システムに関する。
コンピュータを複数採用し、多重系を構成することによ
り、高信頼度システムを構築することが可能な診断ＭＰ
Ｕによる多重制御システムに関する。
近年Ｌ８１マイクロコンピュータは半導体技術の進歩と
あいまって、広く各分野に適用されている。適用の拡大
ＫＰＰい、その量産化、歩どまりの減少により、Ｌ８１
の価格は低下している。
あいまって、広く各分野に適用されている。適用の拡大
ＫＰＰい、その量産化、歩どまりの減少により、Ｌ８１
の価格は低下している。
その低価格は制御装置の分野においても、従来のランダ
ムロジックをマイクロコンピュータに置換が可能となり
ククある。またＬ８１マイクロコンビ二一タの機能向上
により制御規模鉱増大している。
ムロジックをマイクロコンピュータに置換が可能となり
ククある。またＬ８１マイクロコンビ二一タの機能向上
により制御規模鉱増大している。
第１図に標準的なマイクロコンピュータ制御システムの
構成例を示す。
構成例を示す。
１は１８１マイクロコンピユータを塔載したＭＰＵボー
ド、２ｔｉｌモリボー）”、３〜４ｔｉＩＯＣＥボード
（ＩＯＣＥとは各ＩＮＰＵＴ１０ＵＴＰＵＴ機器の制御
装置）、５はシステムパス、６はＡＣ／ＤＣコンバータ
（電源ユニット）を示す。
ド、２ｔｉｌモリボー）”、３〜４ｔｉＩＯＣＥボード
（ＩＯＣＥとは各ＩＮＰＵＴ１０ＵＴＰＵＴ機器の制御
装置）、５はシステムパス、６はＡＣ／ＤＣコンバータ
（電源ユニット）を示す。
このようなシステムにおけるＲＡＳ機能（Ｒ：ＲＥＬＩ
ＡＢＩＬＩＴＹ、ＡｔＡＶＡＩＬＡＢＩＬＩＴＹ、Ｓ
ｓ ５ＥＲＶＩＣＥＡＢＩＬＩＴＹ）はＷＩＬＴ （ウ
ォッチ、ドック タイマ）などの機能が標準であり、Ｗ
ＤＴの信号を表示、外部導出し、その後の処理を人間に
まかせるのが通例である。しかしマイクロコンピュータ
の性能が向上し、１台当りの機能が大齢くなるにつれ、
１台のマイクロコンピュータダウンの影響が無視できな
くなっている。一方、市販のＬＳＩマイクロコンピュー
タは汎用性を考慮して、設計されており、信頼性機能向
上よりも、コンピュータとしての性能向上に開発の重点
がおかれ、高信幀性を要求される分野における、１８１
マイクロコンピユータの適用には、ユーザが外部で、Ｒ
ＡＢＷ＆能を実現しなけれｄならない。そのためにはＬ
８１の外部に相尚量のロジックを必要とし、それでもＬ
８１内部情報が導出できないため、実現不可能な部分も
ある。
ＡＢＩＬＩＴＹ、ＡｔＡＶＡＩＬＡＢＩＬＩＴＹ、Ｓ
ｓ ５ＥＲＶＩＣＥＡＢＩＬＩＴＹ）はＷＩＬＴ （ウ
ォッチ、ドック タイマ）などの機能が標準であり、Ｗ
ＤＴの信号を表示、外部導出し、その後の処理を人間に
まかせるのが通例である。しかしマイクロコンピュータ
の性能が向上し、１台当りの機能が大齢くなるにつれ、
１台のマイクロコンピュータダウンの影響が無視できな
くなっている。一方、市販のＬＳＩマイクロコンピュー
タは汎用性を考慮して、設計されており、信頼性機能向
上よりも、コンピュータとしての性能向上に開発の重点
がおかれ、高信幀性を要求される分野における、１８１
マイクロコンピユータの適用には、ユーザが外部で、Ｒ
ＡＢＷ＆能を実現しなけれｄならない。そのためにはＬ
８１の外部に相尚量のロジックを必要とし、それでもＬ
８１内部情報が導出できないため、実現不可能な部分も
ある。
本発明の目的は、市販のＬＳＩマイクロコンピュータを
用い、それらを診断へＩＰＵの制御の下で被数の奥行Ｍ
ＰＵとし、同一システム上に配置、時期形の多重系を構
成し、高信頼度制御システムの提供することにある。
用い、それらを診断へＩＰＵの制御の下で被数の奥行Ｍ
ＰＵとし、同一システム上に配置、時期形の多重系を構
成し、高信頼度制御システムの提供することにある。
制御システムにおいて稼働率は、制御灼象の生産量、利
益に影響をおよばずため、重畳なファクターである。亮
い稼働率をマイクロコンピュータで構成したシステムで
実現する方法は、理論的な最高形能として、多重系が考
えられる。多重系の以前で、−重系での高い信頼性を実
現する手段として、判断機能を有する再起動機構等が考
えられる。この再起動機構は、ダウンタイムを減少させ
ることに着目したものである。
益に影響をおよばずため、重畳なファクターである。亮
い稼働率をマイクロコンピュータで構成したシステムで
実現する方法は、理論的な最高形能として、多重系が考
えられる。多重系の以前で、−重系での高い信頼性を実
現する手段として、判断機能を有する再起動機構等が考
えられる。この再起動機構は、ダウンタイムを減少させ
ることに着目したものである。
再起動機構はダウンした奥行ＭＰＵがそのダウンに到っ
たデータを収集分析し、診断Ｎｉ Ｐ Ｕが再起動する
ものである。しかしこの方式は少ない確率で実行ｈＩＰ
Ｕ内にて素子破壊等の永久不良が発生した場合、救済で
きない。
たデータを収集分析し、診断Ｎｉ Ｐ Ｕが再起動する
ものである。しかしこの方式は少ない確率で実行ｈＩＰ
Ｕ内にて素子破壊等の永久不良が発生した場合、救済で
きない。
再起動機構はシステムのソフトエラーに対して高い信頼
性をもたらす方法であるが、素子破壊等の・・−ドエラ
ーをも考慮したより高い信頼性を実現するには、多重系
が必要である。しかし、多重系は物量の増加以上に、同
期化等に技術的に困難な問題が多く、汎用ＬＳＩマイク
ロコンピュータでは実現が困難である。 ・ 本発明では、再起動機構に奥行ＭＰＵ選択回路を備え、
同一パス上に複数台の同一奥行ＭＰＵを配置し、より高
い信頼性向上を図るものである。
性をもたらす方法であるが、素子破壊等の・・−ドエラ
ーをも考慮したより高い信頼性を実現するには、多重系
が必要である。しかし、多重系は物量の増加以上に、同
期化等に技術的に困難な問題が多く、汎用ＬＳＩマイク
ロコンピュータでは実現が困難である。 ・ 本発明では、再起動機構に奥行ＭＰＵ選択回路を備え、
同一パス上に複数台の同一奥行ＭＰＵを配置し、より高
い信頼性向上を図るものである。
以下本発明の実施例を第２図を用いて説明する。
第２図において、実行ＭＰＵφ１〜ｆｉｌ、８．実行Ｍ
ＰＵ内の基本ＢＰＵ２，１９゜実行ＭＰＵ内のローカル
メモリ３．２１゜診断ＭＰＵとのＭ（ｉボート４．２０
．ローカルパス６．２３゜ローカルパスとシステムバス
を接続するパスバッファ７゜２４゜このバラツブは診断
ＭＰＵよりの選択ラインにより制御される。システムパ
ス８複数の奥行ＭＰＵを選択、監視（管理）する診断Ｍ
ＰＵ９゜１１１ＦｒＢＰＵ１ｏ、診断ＭＰＵ内のローカ
ルメモリ３０、奥行ＭＰＵとの通信ボート１１，１２゜
奥行ＭＰＵのエラー情報や実行Ｍ Ｐ Ｕを再起動させ
る信号の診断Ｉ１０ライン１３．１４゜診断！’ｄＰｔ
ＪＤローカルパス１５゜複数の実行ＭＰＵ０中よシ１台
をシステムの実行ＭＰＵとする。実行ＭＰＵ選択回路、
シうテムバス監視回路１７システムパスに接続させる主
記憶装置（メインメそり）、ｌ０ＣＢ（ＩＮＰＵＴ１０
ＵＴＰＵＴ制御回路）奥行ＭＰＵと診断ＭＰＵが情報交
換を行う通信回路２６．２８．診断Ｉ１０ライン２９．
２７を示す。
ＰＵ内の基本ＢＰＵ２，１９゜実行ＭＰＵ内のローカル
メモリ３．２１゜診断ＭＰＵとのＭ（ｉボート４．２０
．ローカルパス６．２３゜ローカルパスとシステムバス
を接続するパスバッファ７゜２４゜このバラツブは診断
ＭＰＵよりの選択ラインにより制御される。システムパ
ス８複数の奥行ＭＰＵを選択、監視（管理）する診断Ｍ
ＰＵ９゜１１１ＦｒＢＰＵ１ｏ、診断ＭＰＵ内のローカ
ルメモリ３０、奥行ＭＰＵとの通信ボート１１，１２゜
奥行ＭＰＵのエラー情報や実行Ｍ Ｐ Ｕを再起動させ
る信号の診断Ｉ１０ライン１３．１４゜診断！’ｄＰｔ
ＪＤローカルパス１５゜複数の実行ＭＰＵ０中よシ１台
をシステムの実行ＭＰＵとする。実行ＭＰＵ選択回路、
シうテムバス監視回路１７システムパスに接続させる主
記憶装置（メインメそり）、ｌ０ＣＢ（ＩＮＰＵＴ１０
ＵＴＰＵＴ制御回路）奥行ＭＰＵと診断ＭＰＵが情報交
換を行う通信回路２６．２８．診断Ｉ１０ライン２９．
２７を示す。
電源投入後、複数の奥行ＭＰＵと診断ＭＰＵは復電スタ
ートより動作を開始する６診断ＭＰＵ内の奥行ＭＰＵ選
択回路はシステムパス上に配置された複数台の奥行ＭＰ
Ｕの中の１台を選択し、システムバスに接続する。選択
された奥行ＮＰＵＦｉ復電スタート後自分がシステムバ
スに接続され九ことを認識し、シス誉ムパスに接続され
九資源を利用してシステムの処理を奥行する。復電時待
機状態となった奥行ＭＰＵは、実行ＭＰＵ内のローカル
メそりを使用して、自己診断と診断ＭＰＵよりの８通信
回路による診断メニューの実行と結果を報告する。
ートより動作を開始する６診断ＭＰＵ内の奥行ＭＰＵ選
択回路はシステムパス上に配置された複数台の奥行ＭＰ
Ｕの中の１台を選択し、システムバスに接続する。選択
された奥行ＮＰＵＦｉ復電スタート後自分がシステムバ
スに接続され九ことを認識し、シス誉ムパスに接続され
九資源を利用してシステムの処理を奥行する。復電時待
機状態となった奥行ＭＰＵは、実行ＭＰＵ内のローカル
メそりを使用して、自己診断と診断ＭＰＵよりの８通信
回路による診断メニューの実行と結果を報告する。
選択された奥行ＭＰＵの診断は、定期的に診断ＭＰＵが
通信回線を経由して診断要求を発する。
通信回線を経由して診断要求を発する。
この診断要求の実行結果を、システムバスの監視と結果
の報告によって行う。その結果を奥行ＭＰＵがシステム
バス上に接続されている不揮発性メモリに時系列的に収
納する。
の報告によって行う。その結果を奥行ＭＰＵがシステム
バス上に接続されている不揮発性メモリに時系列的に収
納する。
このようにして診断ＭＰＵと複数の実行ＭＰＵはシステ
ムバスのデータ収集のみを行い、システムの影響を受け
ない配慮と奥行ＭＰＵとの情報交換を個別に設置された
通信回路で行うことで相互の関連を持つ。
ムバスのデータ収集のみを行い、システムの影響を受け
ない配慮と奥行ＭＰＵとの情報交換を個別に設置された
通信回路で行うことで相互の関連を持つ。
システム異常時、エラーのタグ信号で診断ＭＰＵはバス
上のデータを収集し、選択奥行ＭＰＵの状態を監視し、
そのエラーが選択奥行ＮＰＵの計算機動作の連続性に支
障を及ぼさないものであれば、データ収集のみとする。
上のデータを収集し、選択奥行ＭＰＵの状態を監視し、
そのエラーが選択奥行ＮＰＵの計算機動作の連続性に支
障を及ぼさないものであれば、データ収集のみとする。
選択奥行ＭＰＵはそのエラーの回復動作を行うためにエ
ラー情報の詳細が必要とする場合は、診断ＭＰＵに通信
回線を介して要求し、その情報から分会の再試行やシス
テムの再構成が町蛯となる。同時にエラー情報は外部記
憶に収納される。
ラー情報の詳細が必要とする場合は、診断ＭＰＵに通信
回線を介して要求し、その情報から分会の再試行やシス
テムの再構成が町蛯となる。同時にエラー情報は外部記
憶に収納される。
次に選択奥行Ｍ、ＰＵが計算構動作を続行できないよう
なエラー発生の場合、エラーのタグ信号にヨリ、診断Ｍ
ＰＵがシステムバス上のデータと８ＴＯＰ、ＷＤＴ等の
エラースティタスを診断Ｉ１０ポートより収集する。診
断ＭＰＵは最新のエラー情報と選択実行ＭＰＵの動作を
分析し、再起動動作を判定する。この再起励信ツは奥行
ＭＰＵはどのような状態であっても初期状態となる。
なエラー発生の場合、エラーのタグ信号にヨリ、診断Ｍ
ＰＵがシステムバス上のデータと８ＴＯＰ、ＷＤＴ等の
エラースティタスを診断Ｉ１０ポートより収集する。診
断ＭＰＵは最新のエラー情報と選択実行ＭＰＵの動作を
分析し、再起動動作を判定する。この再起励信ツは奥行
ＭＰＵはどのような状態であっても初期状態となる。
診断ＭＰＵの再起動信号によりスタートされ九選択奥行
ＭＰＵは再起動が診断ＭＰＵよりのものであることを認
識する。そして、システムバスを使用しない状態で実行
ＭＰＵ内の自己診断を行う診断完了時点で通信回路を用
いて、システム異常直前のデータを診断ＭＰＵより入手
する。この診断式ＩＰＵのデータとメインメモリ内に残
っている各種のテーブル類から異常発生要因の分析、異
常、部の切りはなし等のシステム再構成を行い、システ
ム処理を続行で龜る最も小さなブロックの先頭よりシス
テムスタートする。
ＭＰＵは再起動が診断ＭＰＵよりのものであることを認
識する。そして、システムバスを使用しない状態で実行
ＭＰＵ内の自己診断を行う診断完了時点で通信回路を用
いて、システム異常直前のデータを診断ＭＰＵより入手
する。この診断式ＩＰＵのデータとメインメモリ内に残
っている各種のテーブル類から異常発生要因の分析、異
常、部の切りはなし等のシステム再構成を行い、システ
ム処理を続行で龜る最も小さなブロックの先頭よりシス
テムスタートする。
しかし選択実行Ｍ Ｐ Ｕ’が再起動信号によるスター
トを行っても正常に立上がらない場合、診断ＭＰＵは再
起動した選択奥行ＭＰＵが正常動作にならない場合、複
数回起動を繰返し、それでも、正常動作にならない場合
、診断ＭＰＵは選択された奥行ＭＰＵを待機状態にして
他の待機中の奥行ＭＰＵを起動する。診断ＭＰＵは表示
器やコンソールＩ１０等を利用して、故障が発生した奥
行ＭＰＵを外部に知らせ、すみやかに修理を要求する。
トを行っても正常に立上がらない場合、診断ＭＰＵは再
起動した選択奥行ＭＰＵが正常動作にならない場合、複
数回起動を繰返し、それでも、正常動作にならない場合
、診断ＭＰＵは選択された奥行ＭＰＵを待機状態にして
他の待機中の奥行ＭＰＵを起動する。診断ＭＰＵは表示
器やコンソールＩ１０等を利用して、故障が発生した奥
行ＭＰＵを外部に知らせ、すみやかに修理を要求する。
待機の実行ＭＰＵが動作中に故障奥行ＭＰＵを修理し、
元に戻すことが可能であれば稼働率はほぼ１ｏｏｎに近
づく仁とができる。
元に戻すことが可能であれば稼働率はほぼ１ｏｏｎに近
づく仁とができる。
この方法を採用すると、多重切換回路に診断ＭＰＵを有
し、複数の奥行ＭＰＵのシステム構成することが簡単に
実現可能となり、きわめて高い信頼性のシステムをマイ
クロコンピュータで構成で籾る。
し、複数の奥行ＭＰＵのシステム構成することが簡単に
実現可能となり、きわめて高い信頼性のシステムをマイ
クロコンピュータで構成で籾る。
一一を複数の奥行ＭＰＵとそれを切換制御する診断ＭＰ
Ｕに階層を分割し、互いに通信回線を使用して粗結合を
行い、簡単な機構で待機形の多重系を構成できるため、
低価格で高信頓度システムが実現できる。
Ｕに階層を分割し、互いに通信回線を使用して粗結合を
行い、簡単な機構で待機形の多重系を構成できるため、
低価格で高信頓度システムが実現できる。
第１ ＥｔＨＩＡ単的なマイクロコンピュータシステム
の構成図、第２図は本発明の診断ＭＰＵと複数の奥行Ｍ
ＰＵの結合構成図である。 ｉ、ｓ・・・奥行ＭＰＵφ１〜ｈ、 ２．１９・・・基
本ＢＰＵ、３，２１・・・ローカルメモリ、４．２０・
・・通（１ポー）、６．２３・・・ローカルバス、７．
２４・・・バスバッフ７ ｇ −ａｈ ９ステムパス、
９・・・ｂ断ＭＰ。 Ｕ、１０・・・診断ＢＰＵ、１１．１２・・・通信ボー
ト、１３．１４・・・診断Ｉ１０ライン、１５・・・ロ
ーカルバス、２６．２８・・・通信回路、２９．２７・
・・診断′Ｉ１０ライン。
の構成図、第２図は本発明の診断ＭＰＵと複数の奥行Ｍ
ＰＵの結合構成図である。 ｉ、ｓ・・・奥行ＭＰＵφ１〜ｈ、 ２．１９・・・基
本ＢＰＵ、３，２１・・・ローカルメモリ、４．２０・
・・通（１ポー）、６．２３・・・ローカルバス、７．
２４・・・バスバッフ７ ｇ −ａｈ ９ステムパス、
９・・・ｂ断ＭＰ。 Ｕ、１０・・・診断ＢＰＵ、１１．１２・・・通信ボー
ト、１３．１４・・・診断Ｉ１０ライン、１５・・・ロ
ーカルバス、２６．２８・・・通信回路、２９．２７・
・・診断′Ｉ１０ライン。
Claims (1)
- １、 システムパス上に複数の実行ＭＰＵとメモリ、ｌ
０ＣＥと接続されたマイコン制御システムにおいて、同
一システムパス上に複数の実行ＭＰＵと ′は別に、シ
ステムパスを介さず、独自の通信回路により複数の奥行
ＭＰＵと接続され、１台のみを動作させる奥行ＭＰＵバ
ス切換回路を有する診断ＭＰＵを設け、パス上のエラー
や実行ＭＰＵのエラー発生時に１実行ＭＰＵとは別にパ
ス上のエラー等のエラー情報を収集し、そのデータより
選択−された実行ＭＰＵがそのエラー状態より回復時に
は工２−情報を過信回路にて交換し、又奥行ＭＰＵがエ
ラーストップや停止状態では、そのエラー内容をエラー
発生実行ＭＰＵを再起動するか、他の待期実行ＭＰＵを
起動するかを診断ＭＰＵが判定し、奥行ＭＰＵ内の素子
破壊時の障害発生においても、より高い稼働基を実現で
きることを特徴とする、診断ＮＰＵによる多重マイコン
制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207058A JPS58109942A (ja) | 1981-12-23 | 1981-12-23 | 診断ｍｐｕによる多重マイコン制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207058A JPS58109942A (ja) | 1981-12-23 | 1981-12-23 | 診断ｍｐｕによる多重マイコン制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58109942A true JPS58109942A (ja) | 1983-06-30 |
Family
ID=16533502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207058A Pending JPS58109942A (ja) | 1981-12-23 | 1981-12-23 | 診断ｍｐｕによる多重マイコン制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58109942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703446A (en) * | 1984-07-03 | 1987-10-27 | Nec Corporation | Data processing unit diagnosis control apparatus |
-
1981
- 1981-12-23 JP JP56207058A patent/JPS58109942A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703446A (en) * | 1984-07-03 | 1987-10-27 | Nec Corporation | Data processing unit diagnosis control apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58109942A (ja) | 診断ｍｐｕによる多重マイコン制御システム | |
| CN116048192A (zh) | 时钟备份电路、控制方法、系统、装置、介质及服务器 | |
| JP4600771B2 (ja) | 制御装置 | |
| JP3448197B2 (ja) | 情報処理装置 | |
| JP2799104B2 (ja) | プログラマブルコントローラの二重化切替装置 | |
| KR100194979B1 (ko) | 이중화 프로세서 시스템의 동작모드 결정방법 | |
| JPH0652130A (ja) | マルチプロセッサシステム | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPS5917467B2 (ja) | 制御用計算機のバツクアツプ方式 | |
| Rennels et al. | Recovery in fault-tolerant distributed microcontrollers | |
| JPS6113627B2 (ja) | ||
| JPS6290068A (ja) | 予備系監視方式 | |
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JPS6075943A (ja) | 情報収集方式 | |
| SU1365086A1 (ru) | Устройство дл контрол блоков управлени | |
| JPS639691B2 (ja) | ||
| JP3019409B2 (ja) | マルチプロセッサシステムのマシンチェックテスト方法 | |
| JPS626265B2 (ja) | ||
| JPS6039964A (ja) | 緊急制御回路の試験方式 | |
| JPH03224050A (ja) | ダウン・コード収集回路 | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPS62237536A (ja) | 電子計算装置 | |
| JPH05274169A (ja) | 計算機 | |
| JPH10124329A (ja) | 割込監視装置 | |
| JPH02212946A (ja) | 情報処理装置の障害通知方式 |