CN116048192A - 时钟备份电路、控制方法、系统、装置、介质及服务器 - Google Patents

时钟备份电路、控制方法、系统、装置、介质及服务器 Download PDF

Info

Publication number
CN116048192A
CN116048192A CN202211447008.3A CN202211447008A CN116048192A CN 116048192 A CN116048192 A CN 116048192A CN 202211447008 A CN202211447008 A CN 202211447008A CN 116048192 A CN116048192 A CN 116048192A
Authority
CN
China
Prior art keywords
clock
module
clock module
switch
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211447008.3A
Other languages
English (en)
Inventor
吴建国
付长昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202211447008.3A priority Critical patent/CN116048192A/zh
Publication of CN116048192A publication Critical patent/CN116048192A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
    • Y04S20/20—End-user application control systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种时钟备份电路、控制方法、系统、装置、介质及服务器，涉及时钟备份领域。该方案包括多个主时钟模块、多个开关模块、控制模块和一个备用时钟模块，通过对主时钟模块的状态进行检测，在其任意一个发生异常不能为负载的时钟端正常提供时钟时，控制对开关模块进行控制，使得发生异常的主时钟模块与负载的时钟端之间的通路断开，并控制备用时钟模块与该负载的时钟端之间的通路导通，实现发生异常的主时钟模块至备用时钟模块的切换。可见，本申请中的时钟冗余机制只需要使用一个备用时钟模块即可防止主时钟模块发生故障，与双时钟模块的冗余机制相比，大大减少了使用的时钟模块的数量，进而可以减少不必要的消耗，降低了电路的成本。

Description

时钟备份电路、控制方法、系统、装置、介质及服务器
技术领域
本申请涉及时钟备份领域，特别涉及一种时钟备份电路、控制方法、系统、装置、介质及服务器。
背景技术
在通用服务器中，时钟是至关重要的，服务中多个模块的控制及数据传输都离不开时钟。如CPU(Central Processing Unit，中央处理器)的工作完全依赖时钟，如果没有时钟，CPU将停止工作。但是提供工作时钟源的晶振是一种高失效率器件，在晶振出现故障时，不可避免的会导致服务器系统不工作。给服务器的系统带来重大影响。
目前，对于服务器中相对重要的模块通常采用时钟冗余设计的方法，以避免由于时钟故障对服务器系统造成重大影响。具体地，冗余设计的一般做法是对重要模块采用完全相同的两个时钟单元来实现，一个是主用时钟模块，处于工作状态，另一个是备用时钟模块，不参与实际工作，但是状态和主用时钟模块保持一致，当主用时钟模块故障时，备用时钟模块立即接替工作，从而减小故障的影响。
具体可参照图1和图2，图1为现有技术中的一种时钟电路示意图，图2为现有技术中的一种时钟备份的电路示意图。假如采用上述方案中实现双晶振备份，在服务器领域，一块通用的主板(以通用2路主板(也即两个CPU，分别为CPU0和CPU1)为例)上的晶振使用情况为：CPU0和CPU1均需要使用25MHz和32.768kHz两个频率的时钟信号。此时，如图1所示，需要使用4个晶振，若采用上述的晶振备份方案，则晶振的数量需要加倍，如图2所示，需要8个晶振。如果是4路服务器，晶振数量会更多。
可见，现有技术中的时钟备份的方式需要用到的晶振数量太多，且还需要增加与晶振对应的逻辑电路，且各个晶振和逻辑电路均需要处于工作的状态，增加了不必要的功耗，也增加了调试和测试的工作量。
发明内容
本申请的目的是提供一种时钟备份电路、控制方法、系统、装置、介质及服务器，只需要使用一个备用时钟模块即可防止主时钟模块发生故障，与双时钟模块的冗余机制相比，大大减少了使用的时钟模块的数量，进而可以减少不必要的消耗，降低了电路的成本。
为解决上述技术问题，本申请提供了一种时钟备份电路，包括：
备用时钟模块及多个主时钟模块，所述备用时钟模块包括多个输出端；
多个开关模块，与所述多个所述主时钟模块及多个负载的时钟端一一对应，每个所述开关模块的第一端与和自身对应的主时钟模块连接、第二端与和自身对应的负载的时钟端连接以及第三端与所述备用时钟模块中和自身对应的输出端连接；
控制模块，检测端与多个所述主时钟模块连接，控制端与多个所述开关模块连接，用于在任意一个所述主时钟模块异常时，对所述开关模块进行控制以将发生异常的主时钟模块切换为所述备用时钟模块，以为各个所述负载的时钟端提供时钟。
优选地，所述备用时钟模块包括用于输出固定频率的时钟信号的晶振。
优选地，所述备用时钟模块还包括：
锁相环芯片，输入端与所述晶振的输出端连接，多个输出端分别与多个所述开关模块的第三端一一对应连接，用于根据自身的配置信息将所述晶振输出的固定频率的时钟信号转换为预设频率的时钟信号。
优选地，所述开关模块为模拟开关或数字开关。
为解决上述技术问题，本申请还提供了一种时钟备份电路的控制方法，应用于如上述所述的时钟备份电路中的控制模块，所述方法包括：
对多个主时钟模块的工作状态进行检测；
确定多个所述主时钟模块中是否存在状态异常的主时钟模块；
若存在，则控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块。
优选地，对多个主时钟模块的工作状态进行检测，包括：
对各个所述主时钟模块输出至对应的时钟端的时钟波形进行检测；
确定多个所述主时钟模块中是否存在状态异常的主时钟模块，包括：
确定各个所述时钟端的时钟波形是否发生异常；
若发生异常，则将所述时钟波形发生异常的时钟端对应的主时钟模块判定为状态异常的主时钟模块。
优选地，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块之后，还包括：
生成报警日志，以提示工作人员存在所述主时钟模块发生异常。
优选地，所述报警日志中至少包括发生异常的主时钟模块的编号信息和/或发生异常的时间。
优选地，还包括：
将所述报警日志以预设格式输出。
优选地，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块之后，还包括：
在所述负载重新上电时，控制状态异常的主时钟模块对应的开关模块的第一端和第二端之间持续断开以及第二端和第三端之间持续闭合，以持续使用所述备用时钟模块输出的时钟信号。
优选地，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块之后，还包括：
判断是否接收到重置信号；
若接收到所述重置信号，则判定状态异常的主时钟模块的状态恢复正常，并控制所述与状态恢复正常的主时钟模块连接的开关模块的第一端和第二端之间闭合以及第二端和第三端之间断开，以由所述备用时钟模块重新切换至状态恢复正常的主时钟模块。
优选地，还包括：
对所述备用时钟模块输出的时钟信号进行分频，以为预设负载的预设时钟端提供第一预设频率的时钟信号。
优选地，在判定存在状态异常的主时钟模块之后，还包括：
根据状态异常的主时钟模块连接的负载的配置信息确定负载类型；
若所述负载类型为预设类型，则控制系统重新上电，再进入控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块的步骤。
优选地，若所述负载类型不是所述预设类型，则直接进入控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块的步骤。
优选地，所述备用时钟模块包括用于输出固定频率的时钟信号的晶振及锁相环芯片时，还包括：
根据状态异常的主时钟模块对应的负载的时钟端的时钟需求生成配置信息；
根据所述配置信息配置所述锁相环芯片，以使所述锁相环芯片将所述固定频率的时钟信号转换为预设频率的时钟信号。
优选地，还包括：
对所述锁相环芯片输出的所述预设频率的时钟信号进行分频，以为预设负载的预设时钟端提供第一预设频率的时钟信号。
为解决上述技术问题，本申请还提供了一种时钟备份电路的控制装置，应用于如上述所述的时钟备份电路中的控制模块，所述系统包括：
检测单元，用于对多个主时钟模块的工作状态进行检测；
确定单元，用于确定多个所述主时钟模块中是否存在状态异常的主时钟模块；
切换单元，用于在存在状态异常的主时钟模块时，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块。
为解决上述技术问题，本申请还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于在存储计算机程序时，实现如上述所述的时钟备份电路的控制方法的步骤。
为解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上述所述的时钟备份电路的控制方法的步骤。
为解决上述技术问题，本申请还提供了一种服务器，包括如上述所述的时钟备份电路及上述所述的电子设备。
本申请提供了一种时钟备份电路，涉及时钟备份领域。该方案中，包括多个主时钟模块、多个开关模块、控制模块和一个备用时钟模块，通过对主时钟模块的状态进行检测，在其任意一个发生异常不能为负载的时钟端正常提供时钟时，控制对开关模块进行控制，使得发生异常的主时钟模块与负载的时钟端之间的通路断开，并控制备用时钟模块与该负载的时钟端之间的通路导通，实现发生异常的主时钟模块至备用时钟模块的切换。可见，本申请中的时钟冗余机制只需要使用一个备用时钟模块即可防止主时钟模块发生故障，与双时钟模块的冗余机制相比，大大减少了使用的时钟模块的数量，进而可以减少不必要的消耗，降低了电路的成本。
本申请还提供了一种时钟备份电路的控制方法、装置、电子设备及介质，与上述描述的时钟控制电路具有相同的有益效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种时钟电路示意图；
图2为现有技术中的一种时钟备份的电路示意图；
图3为本申请提供的一种时钟备份电路的结构框图；
图4为本申请提供的一种时钟备份电路的具体实现示意图；
图5为本申请提供的另一种时钟备份电路的具体实现示意图；
图6为本申请提供的一种时钟备份电路的控制方法的流程示意图；
图7为本申请提供的一种时钟备份电路的控制装置的结构框图；
图8为本申请提供的一种电子设备的结构框图。
具体实施方式
本申请的核心是提供一种时钟备份电路、控制方法、系统、装置、介质及服务器，只需要使用一个备用时钟模块即可防止主时钟模块发生故障，与双时钟模块的冗余机制相比，大大减少了使用的时钟模块的数量，进而可以减少不必要的消耗，降低了电路的成本。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图3，图3为本申请提供的一种时钟备份电路的结构框图，该电路包括：
备用时钟模块12及多个主时钟模块11，备用时钟模块12包括多个输出端；
多个开关模块13，与多个主时钟模块11及多个负载的时钟端一一对应，每个开关模块13的第一端与和自身对应的主时钟模块11连接、第二端与和自身对应的负载的时钟端连接以及第三端与备用时钟模块12中和自身对应的输出端连接；
控制模块14，检测端与多个主时钟模块11连接，控制端与多个开关模块13连接，用于在任意一个主时钟模块11异常时，对开关模块13进行控制以将发生异常的主时钟模块11切换为备用时钟模块12，以为各个负载的时钟端提供时钟。
具体地，考虑到现有技术中每个需要时钟信号输入的时钟端都使用双时钟模块备份时，需要使用到的时钟模块的个数过多，对应的能耗较大，逻辑电路的个数也较多，成本较大。
因此，本申请中的设计思路为：为多个时钟端统一设置一个冗余的备用时钟模块12，通过此种方式，在任意一个时钟端的时钟信号异常时，均可以使用此备用时钟模块12，也即，若主时钟模块11的个数为N时，本申请中采用N+1的时钟备份方案，实现了与传统备份方案相同的效果，并且还节省了器件数量。
具体地，在本申请中的时钟备份电路中设置了多个主时钟模块11、和多个主时钟模块11一一对应的多个开关模块13、一个备用时钟模块12，但备用时钟模块12包括与多个主时钟模块11一一对应的多个输出端，每个输出端通过一个开关模块13与多个需要时钟信号的时钟端连接，通过对开关模块13的控制，实现对主时钟模块11和备用时钟模块12的切换。具体地，在检测到时钟端的时钟信号异常时，判定与之相连的主时钟模块11状态异常，此时，将此状态异常的主时钟模块11切换至备用时钟模块12，以为各个时钟端提供对应的时钟信号。
其中，需要说明的是，本申请中的多个负载的时钟端，指的是多个时钟端，并不一定是指多个负载，每个负载可以有且不仅有一个时钟端。例如，CPU中的不同模块需要使用不同的时钟信号等。
作为一种优选的实施例，开关模块13为模拟开关或数字开关。
具体地，本申请对开关模块13的具体实现方式不再限定，其可以为数字开关也可以为模拟开关，具体根据实际需求而定。
作为一种优选的实施例，备用时钟模块12包括用于输出固定频率的时钟信号的晶振。
具体可参照图4，图4为本申请提供的一种时钟备份电路的具体实现示意图。其中，在各个时钟端所需要的频率相同时，此备用时钟模块12可以直接输出固定频率的时钟信号，并与主时钟模块11保持同步工作，以便于随时切换。
在一具体实施例中，可以是备用时钟模块12只包括用于输出固定频率的时钟信号的晶振，使之直接与各个负载的时钟端连接(也即图4中所示)。
作为一种优选的实施例，备用时钟模块12还包括：
锁相环芯片，输入端与晶振的输出端连接，多个输出端分别与多个开关模块13的第三端一一对应连接，用于根据自身的配置信息将晶振输出的固定频率的时钟信号转换为预设频率的时钟信号。
具体可参照图5，图5为本申请提供的另一种时钟备份电路的具体实现示意图。在各个时钟端所需要的频率不同时，此备用时钟模块12可以输出不同频率的时钟信号，具体与状态异常的主时钟模块11输出的时钟信号的频率相同，并与主时钟模块11保持同步工作，以便于随时切换。
在一具体实施例中，备用时钟模块12可以包括用于输出固定频率的时钟信号的晶振以及用于进行频率转换的锁相环芯片(具体为图5中的PLL芯片)，其中，PLL芯片根据配置信息将输入端的时钟信号(也即晶振的输出的时钟信号)转换为与状态异常的主时钟模块11对应的频率(也即将晶振输出的固定频率的时钟信号转换为预设频率的时钟信号)。
进一步的，如图4和图5所示，PLL芯片可以不只设置在备用时钟模块12包括的晶振后端，还可以设置在主时钟模块11包括的晶振后端，也即，主时钟模块11可以但不限于包括用于输出固定频率的时钟信号的晶振及用于将固定频率转换为预设频率的PLL芯片。
如晶振输出25M的时钟信号，PCH、PCIe、CPLD/FPGA以及BMC使用的频率与晶振输出的时钟信号的频率不同时，此时，需要使用PLL芯片对时钟信号进行频率转换，以为各个模块提供对应频率的时钟信号。
请参照图6，图6为本申请提供的一种时钟备份电路的控制方法的流程示意图，该方法应用于如上述的时钟备份电路中的控制模块14，方法包括：
S61：对多个主时钟模块11的工作状态进行检测；
具体地，本申请中的控制模块14与各个主时钟模块11的输出端连接，用于检测各个主时钟模块11的工作状态，以便根据工作状态完成对的各个时钟模块的控制。
S62：确定多个主时钟模块11中是否存在状态异常的主时钟模块11；
具体地，在上述检测各个主时钟模块11的工作状态之后，根据其工作状态确定对应的主时钟模块11是否工作异常。
作为一种优选的实施例，对多个主时钟模块11的工作状态进行检测，包括：
对各个主时钟模块11输出至对应的时钟端的时钟波形进行检测；
确定多个主时钟模块11中是否存在状态异常的主时钟模块11，包括：
确定各个时钟端的时钟波形是否发生异常；
若发生异常，则将时钟波形发生异常的时钟端对应的主时钟模块11判定为状态异常的主时钟模块11。
本实施例旨在提供一种对主时钟模块11的工作状态进行检测的具体实现方式，具体地，可以但不限于是对主时钟模块11输出至时钟端的时钟波形进行检测，此时，对应的检测主时钟模块11是否状态异常则为：检测各个时钟端的时钟波形是否异常，并将时钟波形异常的时钟端对应的主时钟模块11确定为状态异常的主时钟模块11。
其中，时钟波形发生异常可以为：时钟波形的频率或者形态与预设的时钟波形不相符等。
当然，还可以是其他的实现方式，以上只是本实施例的一些举例，具体实现不限于上述举例。
S63：若存在，则控制与状态异常的主时钟模块11连接的开关模块13的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块11切换至备用时钟模块12。
具体地，在上述判定出存在状态异常的主时钟模块11之后，执行由状态异常的主时钟模块11切换至备用时钟模块12的步骤，其具体为：控制状态异常的主时钟模块11与时钟端之间的开关模块13的第一端和第二端之间断开，也即控制备用时钟模块12与时钟端之间的开关模块13的第二端和第三段之间闭合导通，该第一端、第二端及第三端属于同一个开关模块13。
通过以上方式，可以将状态异常的主时钟模块11与负载的时钟端之间的通路断开，以及实现备用电源模块与负载的时钟端之间的通路闭合的功能，实现了由状态异常的主时钟模块11至备用时钟模块12之间的切换。
可见，通过本申请中的方式，使用N+1个时钟模块便可以实现时钟的冗余备份，减小了时钟备份电路的成本，进而减小了时钟备份电路的能耗。
作为一种优选的实施例，控制与状态异常的主时钟模块11连接的开关模块13的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块11切换至备用时钟模块12之后，还包括：
在负载重新上电时，控制状态异常的主时钟模块11对应的开关模块13的第一端和第二端之间持续断开以及第二端和第三端之间持续闭合，以持续使用备用时钟模块12输出的时钟信号。
进一步的，考虑到将主时钟模块11切换为备用时钟模块12的前提是：主时钟模块11工作状态异常，而且其也不会自动恢复正常状态，除非工作人员再更换主时钟模块11或者对主时钟模块11进行维修，否则，在切换至备用时钟模块12之后的每一次负载重新上电时，均直接使用备用时钟模块12，也即是，在每次负载重新上电之后，自动闭合备用时钟模块12与时钟端之间的通路，断开主时钟模块11与时钟端之间的通路。
作为一种优选的实施例，控制与状态异常的主时钟模块11连接的开关模块13的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块11切换至备用时钟模块12之后，还包括：
判断是否接收到重置信号；
若接收到重置信号，则判定状态异常的主时钟模块11的状态恢复正常，并控制与状态恢复正常的主时钟模块11连接的开关模块13的第一端和第二端之间闭合以及第二端和第三端之间断开，以由备用时钟模块12重新切换至状态恢复正常的主时钟模块11。
进一步的，考虑到将状态异常的主时钟模块11切换至备用时钟模块12之后，可能会存在工作人员对状态异常的主时钟模块11进行更换或者进行维修的情况，此时，对应的，工作人员可以输入重置信号。此时，若控制模块14接收到此重置信号，则判定状态异常的主时钟模块11的状态恢复正常，也即，该主时钟模块11可以正常使用，此时，负载重新上电时，控制其主时钟模块11与负载的时钟端之间的通路闭合，以及备用时钟模块12和负载的时钟端的通路断开，也即，切换回主时钟模块11，以为负载的时钟提供时钟信号。
通过本申请中的方式，可以避免对备用时钟模块12的占用，便于在其余的主时钟模块11异常时，为其对应的时钟端提供时钟信号。
作为一种优选的实施例，控制与状态异常的主时钟模块11连接的开关模块13的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块11切换至备用时钟模块12之后，还包括：
生成报警日志，以提示工作人员存在主时钟模块11发生异常。
进一步的，本申请中在将主时钟模块11切换为备用时钟模块12之后，还生成报警日志，以提示工作人员，便于及时对主时钟模块11进行维修等。
此外，除了生成报警日志之外，还可以生成报警信息，并将其发送至显示端或者发送至工作人员端，如通过邮件的方式将报警日志发送至工作人员的邮箱，或者是控制报警装置发出报警信息等，如报警装置为声音报警装置和/或显示报警装置等，本申请在此不再限定。
作为一种优选的实施例，报警日志中至少包括发生异常的主时钟模块11的编号信息和/或发生异常的时间。
进一步的，为了方便工作人员定位状态异常的主时钟模块11等，本申请中的报警日志中应至少包括异常的主时钟模块11的编号信息(或者其余可以表征主时钟模块11的特征信息等)、以及该主时钟模块11发生异常的时间等，以便工作人员根据此报警日志可以定位该主时钟模块11。
作为一种优选的实施例，还包括：
将报警日志以预设格式输出。
进一步的，在上述生成报警日志以后，该报警日志可以以预设的格式输出，其中，预设格式根据工作人员的需求可以随时调整，以便于工作人员导出报警日志。
作为一种优选的实施例，还包括：
对备用时钟模块12输出的时钟信号进行分频，以为预设负载的预设时钟端提供第一预设频率的时钟信号。
进一步的，考虑到有一些频率的时钟信号，晶振不能直接输出，如32.768KHz的低频时钟信号等，此时，通过控制模块14的内部分频，产生后级负载所需要的32.768KHz的时钟信号。
其中，需要说明的是，此类低速信号对抖动等指标通常要求不高，因此，使用控制模块14(FPGA)分频产生的时钟信号，基本可以满足信号质量的要求，且不需要再额外设置对时钟频率进行转换的模块。
作为一种优选的实施例，在判定存在状态异常的主时钟模块11之后，还包括：
根据状态异常的主时钟模块11连接的负载的配置信息确定负载类型；
若负载类型为预设类型，则控制系统重新上电，再进入控制与状态异常的主时钟模块11连接的开关模块13的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块11切换至备用时钟模块12的步骤。
进一步的，考虑到一些负载对时钟的相位同步有很高的要求，切换时钟(主时钟模块11与备用时钟模块12之间的切换)可会导致该负载异常(如CPU则不满足时钟直接切换)。
对于此种情况，本申请的处理策略为：首先根据负载的配置信息确定负载的类型，并确定其是否为预设类型，若是，则判定该负载对应的时钟端不能直接切换时钟模块，否则判定该负载对应的时钟端可以直接切换时钟模块。
具体地，在上述不能直接切换时钟模块时，在主时钟模块11异常时，需要控制系统重新上电(也即下电再上电)，然后在控制对应的主时钟模块11切换为备用时钟模块12，也即，在重上电之前，该时钟端由主时钟模块11提供时钟信号，在重上电之后，该时钟端由备用时钟模块12提供时钟信号。
作为一种优选的实施例，若负载类型不是预设类型，则直接进入控制与状态异常的主时钟模块11连接的开关模块13的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块11切换至备用时钟模块12的步骤。
具体地，在上述可以直接切换时钟模块时，在主时钟模块11异常时，不需要执行其他的步骤，直接控制开关模块13以使其完成主时钟模块11至备用时钟模块12的切换即可。
作为一种优选的实施例，备用时钟模块12包括用于输出固定频率的时钟信号的晶振及锁相环芯片时，还包括：
根据状态异常的主时钟模块11对应的负载的时钟端的时钟需求生成配置信息；
根据配置信息配置锁相环芯片，以使锁相环芯片将固定频率的时钟信号转换为预设频率的时钟信号。
具体地，在时钟频率不同时，使用单一的晶振恐不能满足后端负载的时钟需求，因此，本申请中还可以配置有锁相环芯片，也即图中的PLL芯片，通过此锁相环芯片可以生成后端需要的不同种的频率信号。其中，晶振产生的时钟信号(锁相环芯片输入的时钟信号)可以但不限于为图中描述的25MHz，此信号用来作为后端的备份时钟使用。
通过本申请中的方式，使得备用时钟模块12可以生成不同频率的时钟信号，以供多种类型的负载使用，提高了备用时钟模块12的适用场景。
作为一种优选的实施例，还包括：
对锁相环芯片输出的预设频率的时钟信号进行分频，以为预设负载的预设时钟端提供第一预设频率的时钟信号。
进一步的，在上述备用时钟模块12中包括锁相环芯片时，考虑到锁相环芯片输出的频率范围有限，其一般不能输出较低频率的时钟信号。
因此，为了提高备用时钟模块12的适用场景，本申请中控制模块14除了可以对晶振输出的时钟信号进行分频之外，还可以对锁相环芯片输出的预设频率的时钟信号进行分频，以为预设负载的预设时钟端提供第一预设频率的时钟信号。
例如，第一预设频率为图中所描述的32.768KHz。
请参照图7，图7为本申请提供的一种时钟备份电路的控制装置的结构框图，该控制装置应用于如上述的时钟备份电路中的控制模块14，系统包括：
检测单元71，用于对多个主时钟模块11的工作状态进行检测；
确定单元72，用于确定多个主时钟模块11中是否存在状态异常的主时钟模块11；
切换单元73，用于在存在状态异常的主时钟模块11时，控制与状态异常的主时钟模块11连接的开关模块13的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块11切换至备用时钟模块12。对于时钟备份电路的控制装置的介绍请参照上述实施例，本申请在此不再赘述。
请参照图8，图8为本申请提供的一种电子设备的结构框图，该电子设备包括：
存储器81，用于存储计算机程序；
处理器82，用于在存储计算机程序时，实现如上述的时钟备份电路的控制方法的步骤。对于电子设备的介绍请参照上述实施例，本申请在此不再赘述。
为解决上述技术问题，本申请还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上述的时钟备份电路的控制方法的步骤。其中，计算机可读存储介质可以为暂态存储介质，也可以为非暂态存储介质，本申请在此不做特别的限定。对于计算机可读存储介质的介绍请参照上述实施例，本申请在此不再赘述。
为解决上述技术问题，本申请还提供了一种服务器，包括如上述的时钟备份电路及上述的电子设备。对于服务器的介绍请参照上述实施例，本申请在此不再赘述。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (20)

1.一种时钟备份电路，其特征在于，包括：
备用时钟模块及多个主时钟模块，所述备用时钟模块包括多个输出端；
多个开关模块，与所述多个所述主时钟模块及多个负载的时钟端一一对应，每个所述开关模块的第一端与和自身对应的主时钟模块连接、第二端与和自身对应的负载的时钟端连接以及第三端与所述备用时钟模块中和自身对应的输出端连接；
控制模块，检测端与多个所述主时钟模块连接，控制端与多个所述开关模块连接，用于在任意一个所述主时钟模块异常时，对所述开关模块进行控制以将发生异常的主时钟模块切换为所述备用时钟模块，以为各个所述负载的时钟端提供时钟。
2.如权利要求1所述的时钟备份电路，其特征在于，所述备用时钟模块包括用于输出固定频率的时钟信号的晶振。
3.如权利要求2所述的时钟备份电路，其特征在于，所述备用时钟模块还包括：
锁相环芯片，输入端与所述晶振的输出端连接，多个输出端分别与多个所述开关模块的第三端一一对应连接，用于根据自身的配置信息将所述晶振输出的固定频率的时钟信号转换为预设频率的时钟信号。
4.如权利要求1所述的时钟备份电路，其特征在于，所述开关模块为模拟开关或数字开关。
5.一种时钟备份电路的控制方法，其特征在于，应用于如权利要求1-4任一项所述的时钟备份电路中的控制模块，所述方法包括：
对多个主时钟模块的工作状态进行检测；
确定多个所述主时钟模块中是否存在状态异常的主时钟模块；
若存在，则控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块。
6.如权利要求5所述的时钟备份电路的控制方法，其特征在于，对多个主时钟模块的工作状态进行检测，包括：
对各个所述主时钟模块输出至对应的时钟端的时钟波形进行检测；
确定多个所述主时钟模块中是否存在状态异常的主时钟模块，包括：
确定各个所述时钟端的时钟波形是否发生异常；
若发生异常，则将所述时钟波形发生异常的时钟端对应的主时钟模块判定为状态异常的主时钟模块。
7.如权利要求5所述的时钟备份电路的控制方法，其特征在于，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块之后，还包括：
生成报警日志，以提示工作人员存在所述主时钟模块发生异常。
8.如权利要求7所述的时钟备份电路的控制方法，其特征在于，所述报警日志中至少包括发生异常的主时钟模块的编号信息和/或发生异常的时间。
9.如权利要求7所述的时钟备份电路的控制方法，其特征在于，还包括：
将所述报警日志以预设格式输出。
10.如权利要求7所述的时钟备份电路的控制方法，其特征在于，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块之后，还包括：
在所述负载重新上电时，控制状态异常的主时钟模块对应的开关模块的第一端和第二端之间持续断开以及第二端和第三端之间持续闭合，以持续使用所述备用时钟模块输出的时钟信号。
11.如权利要求7所述的时钟备份电路的控制方法，其特征在于，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块之后，还包括：
判断是否接收到重置信号；
若接收到所述重置信号，则判定状态异常的主时钟模块的状态恢复正常，并控制所述与状态恢复正常的主时钟模块连接的开关模块的第一端和第二端之间闭合以及第二端和第三端之间断开，以由所述备用时钟模块重新切换至状态恢复正常的主时钟模块。
12.如权利要求5所述的时钟备份电路的控制方法，其特征在于，还包括：
对所述备用时钟模块输出的时钟信号进行分频，以为预设负载的预设时钟端提供第一预设频率的时钟信号。
13.如权利要求5所述的时钟备份电路的控制方法，其特征在于，在判定存在状态异常的主时钟模块之后，还包括：
根据状态异常的主时钟模块连接的负载的配置信息确定负载类型；
若所述负载类型为预设类型，则控制系统重新上电，再进入控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块的步骤。
14.如权利要求13所述的时钟备份电路的控制方法，其特征在于，若所述负载类型不是所述预设类型，则直接进入控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块的步骤。
15.如权利要求5-14任一项所述的时钟备份电路的控制方法，其特征在于，所述备用时钟模块包括用于输出固定频率的时钟信号的晶振及锁相环芯片时，所述控制方法还包括：
根据状态异常的主时钟模块对应的负载的时钟端的时钟需求生成配置信息；
根据所述配置信息配置所述锁相环芯片，以使所述锁相环芯片将所述固定频率的时钟信号转换为预设频率的时钟信号。
16.如权利要求15所述的时钟备份电路的控制方法，其特征在于，所述控制方法还包括：
对所述锁相环芯片输出的所述预设频率的时钟信号进行分频，以为预设负载的预设时钟端提供第一预设频率的时钟信号。
17.一种时钟备份电路的控制装置，其特征在于，应用于如权利要求1-4任一项所述的时钟备份电路中的控制模块，所述系统包括：
检测单元，用于对多个主时钟模块的工作状态进行检测；
确定单元，用于确定多个所述主时钟模块中是否存在状态异常的主时钟模块；
切换单元，用于在存在状态异常的主时钟模块时，控制与状态异常的主时钟模块连接的开关模块的第一端和第二端之间断开以及第二端和第三端之间闭合，以将状态异常的主时钟模块切换至备用时钟模块。
18.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于在存储计算机程序时，实现如权利要求5-16任一项所述的时钟备份电路的控制方法的步骤。
19.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求5-16任一项所述的时钟备份电路的控制方法的步骤。
20.一种服务器，其特征在于，包括如权利要求1-4任一项所述的时钟备份电路及如权利要求18所述的电子设备。
CN202211447008.3A 2022-11-18 2022-11-18 时钟备份电路、控制方法、系统、装置、介质及服务器 Pending CN116048192A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211447008.3A CN116048192A (zh) 2022-11-18 2022-11-18 时钟备份电路、控制方法、系统、装置、介质及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211447008.3A CN116048192A (zh) 2022-11-18 2022-11-18 时钟备份电路、控制方法、系统、装置、介质及服务器

Publications (1)

Publication Number Publication Date
CN116048192A true CN116048192A (zh) 2023-05-02

Family

ID=86122559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211447008.3A Pending CN116048192A (zh) 2022-11-18 2022-11-18 时钟备份电路、控制方法、系统、装置、介质及服务器

Country Status (1)

Country Link
CN (1) CN116048192A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722868A (zh) * 2023-08-08 2023-09-08 苏州浪潮智能科技有限公司 一种时钟保持系统、方法及存储设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116722868A (zh) * 2023-08-08 2023-09-08 苏州浪潮智能科技有限公司 一种时钟保持系统、方法及存储设备
CN116722868B (zh) * 2023-08-08 2023-11-03 苏州浪潮智能科技有限公司 一种时钟保持系统、方法及存储设备

Similar Documents

Publication Publication Date Title
US9703357B2 (en) Power management method and apparatus, and power supply system
US7638899B2 (en) Nested redundant uninterruptible power supply apparatus and methods
US20070216229A1 (en) UPS methods, systems and computer program products providing adaptive availability
US9223394B2 (en) Rack and power control method thereof
WO2020143243A1 (zh) 一种应用于列车自动运行系统的双系热备切换方法及系统
EP2226700B1 (en) Clock supply method and information processing apparatus
JP3445270B2 (ja) 多重障害時動作可能なフォールトトレラント・クロック
WO2008119288A1 (fr) Système, dispositif, équipement et procédé de surveillance de la gestion
CN116048192A (zh) 时钟备份电路、控制方法、系统、装置、介质及服务器
CN110413041B (zh) 一种芯片时钟电路及其控制方法
CN111984471B (zh) 一种机柜电源bmc冗余管理系统及方法
CN111381660B (zh) 一种基于cpld的多节点服务器的电源控制系统及方法
CN111309132B (zh) 一种服务器多档位电源冗余的方法
CN108009047B (zh) 一种双机热备模型及实现方法
CN109361453A (zh) 一种otn传送网设备中的主备倒换电路及倒换方法
JP3169859B2 (ja) 並列運転電源制御方式
CN113485237A (zh) 一种基于总线监控的plc冗余控制系统及方法
CN210666747U (zh) 一种服务器的故障自恢复同源时钟系统
KR100364780B1 (ko) 통신 시스템의 정상회로 선택 장치
CN215642355U (zh) 一种基于总线监控的plc冗余控制系统
KR100388965B1 (ko) 교환기의 프로세서 보드별 크로스 이중화 장치
CN116961444A (zh) 柔性直流换流阀控制系统
CN212084128U (zh) 一种可热维护的服务器冗余时钟系统
JP3570334B2 (ja) 系切替装置
CN112068692A (zh) 一种服务器供电设备和服务器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination