CN210666747U - 一种服务器的故障自恢复同源时钟系统 - Google Patents

一种服务器的故障自恢复同源时钟系统 Download PDF

Info

Publication number
CN210666747U
CN210666747U CN201922113831.0U CN201922113831U CN210666747U CN 210666747 U CN210666747 U CN 210666747U CN 201922113831 U CN201922113831 U CN 201922113831U CN 210666747 U CN210666747 U CN 210666747U
Authority
CN
China
Prior art keywords
clock
server
power supply
generators
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922113831.0U
Other languages
English (en)
Inventor
何业缘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201922113831.0U priority Critical patent/CN210666747U/zh
Application granted granted Critical
Publication of CN210666747U publication Critical patent/CN210666747U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本实用新型涉及服务器技术领域,提供一种服务器的故障自恢复同源时钟系统,包括设置在时钟板上的至少两个时钟产生器,至少两个时钟产生器中有且只有一个时钟产生器为默认工作时钟源;至少两个时钟产生器分别与时钟选通器的输入通道对应连接,时钟选通器与CPLD连接,CPLD连接有与时钟产生器数量相同的若干个供电芯片,供电芯片与对应的时钟产生器连接;服务器的故障自恢复同源时钟系统还包括一时钟监控芯片,时钟监控芯片与CPLD以及时钟选通器的输出通道out连接;时钟选通器的输出通道out分别与服务器的若干个节点的时钟缓冲器连接,从而实现在时钟产生器发生故障时,自动切换到下一时钟产生器,为服务器系统提供时钟信号,实现故障自恢复。

Description

一种服务器的故障自恢复同源时钟系统
技术领域
本实用新型属于服务器技术领域,尤其涉及一种服务器的故障自恢复同源时钟系统。
背景技术
时钟信号是服务器时序逻辑的基础,用于决定逻辑单元中的状态何时更新,是有固定周期的信号量。时钟系统是服务器的重要组成部分,为服务器中的CPU、PCH、PCIe等提供时钟信号。在4节点8路服务器设计中,为保证各节点上的CPU、PCIe设备及芯片组等的时序一致性,需要使用同源时钟系统,即4个计算节点的时钟来自统一时钟源。
目前,4节点8服务器的同源时钟系统方案为:将时钟产生器放置在独立于各计算节点之外的时钟板上,并将其发出的时钟信号经由中背板分别接到4个计算节点上,再通过每个节点上的时钟缓冲器将时钟信号分成多路,供CPU、PCIe等使用。但是,4节点8服务器不具有故障监控及自恢复功能,一旦时钟板上的时钟产生器发生故障,将引起所有4个计算节点的时钟信号异常,直接导致服务器系统宕机。
实用新型内容
针对现有技术中的缺陷,本实用新型提供了一种服务器的故障自恢复同源时钟系统,旨在解决现有技术中4节点8服务器不具有故障监控及自恢复功能,一旦时钟板上的时钟产生器发生故障,将引起所有4个计算节点的时钟信号异常,直接导致服务器系统宕机的问题。
本实用新型所提供的技术方案是:一种服务器的故障自恢复同源时钟系统,包括设置在时钟板上的至少两个时钟产生器,其中,至少两个所述时钟产生器中有且只有一个时钟产生器为默认工作时钟源;
至少两个所述时钟产生器分别与时钟选通器的输入通道对应连接,所述时钟选通器与CPLD连接,所述CPLD连接有与所述时钟产生器数量相同的若干个供电芯片,所述供电芯片与对应的时钟产生器连接;
所述服务器的故障自恢复同源时钟系统还包括一时钟监控芯片,所述时钟监控芯片与所述CPLD以及所述时钟选通器的输出通道out连接;
所述时钟选通器的输出通道out分别与服务器的若干个节点的时钟缓冲器连接。
作为一种改进的方案,所述时钟产生器的数量为三个,分别记为第一时钟产生器、第二时钟产生器以及第三时钟产生器;
对应地,所述供电芯片的数量也为三个,分别记为第一供电芯片、第二供电芯片以及第三供电芯片;
其中,所述第一时钟产生器与所述第一供电芯片连接,所述第二时钟产生器与所述第二供电芯片连接,所述第三时钟产生器与所述第三供电芯片连接。
作为一种改进的方案,所述时钟选通器设有第一输入通道in_1、第二输入通道in_2以及第三输入通道in_3;
其中,所述第一输入通道in_1与所述第一时钟产生器连接,所述第二输入通道in_2与所述第二时钟产生器连接,所述第三输入通道in_3与所述第三时钟产生器连接。
作为一种改进的方案,所述服务器为4节点8路服务器。
作为一种改进的方案,所述时钟选通器的输出通道out与服务器节点的时钟缓冲器之间设有中背板。
在本实用新型中,服务器的故障自恢复同源时钟系统包括设置在时钟板上的至少两个时钟产生器,至少两个时钟产生器中有且只有一个时钟产生器为默认工作时钟源;至少两个时钟产生器分别与时钟选通器的输入通道对应连接,时钟选通器与CPLD连接,CPLD连接有与时钟产生器数量相同的若干个供电芯片,供电芯片与对应的时钟产生器连接;服务器的故障自恢复同源时钟系统还包括一时钟监控芯片,时钟监控芯片与CPLD以及时钟选通器的输出通道out连接;时钟选通器的输出通道out分别与服务器的若干个节点的时钟缓冲器连接,从而实现在时钟产生器发生故障时,自动切换到下一时钟产生器,为服务器系统提供时钟信号,实现故障自恢复。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍。在所有附图中,类似的元件或部分一般由类似的附图标记标识。附图中,各元件或部分并不一定按照实际的比例绘制。
图1是本实用新型提供的服务器的故障自恢复同源时钟系统的结构框图;
其中,1-时钟板,2-第一时钟产生器,3-第二时钟产生器,4-第三时钟产生器,5-第一供电芯片,6-第二供电芯片,7-第三供电芯片,8-时钟选通器,9-时钟缓冲器,10-时钟监控芯片,11-中背板。
具体实施方式
下面将结合附图对本实用新型技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本实用新型的、技术方案,因此只作为示例,而不能以此来限制本实用新型的保护范围。
图1示出了本实用新型提供的服务器的故障自恢复同源时钟系统的结构框图,为了便于说明,图中仅给出了与本实用新型相关的部分。
服务器的故障自恢复同源时钟系统包括设置在时钟板1上的至少两个时钟产生器,其中,至少两个所述时钟产生器中有且只有一个时钟产生器为默认工作时钟源;
至少两个所述时钟产生器分别与时钟选通器8的输入通道对应连接,所述时钟选通器8与CPLD连接,所述CPLD连接有与所述时钟产生器数量相同的若干个供电芯片,所述供电芯片与对应的时钟产生器连接;
所述服务器的故障自恢复同源时钟系统还包括一时钟监控芯片10,所述时钟监控芯片10与所述CPLD以及所述时钟选通器8的输出通道out连接;
所述时钟选通器8的输出通道out分别与服务器的若干个节点的时钟缓冲器9连接。
其中,为了便于说明,图1以三个时钟产生器为例进行说明:
时钟产生器的数量为三个,分别记为第一时钟产生器2、第二时钟产生器3以及第三时钟产生器4;
对应地,所述供电芯片的数量也为三个,分别记为第一供电芯片5、第二供电芯片6以及第三供电芯片7;
其中,所述第一时钟产生器2与所述第一供电芯片5连接,所述第二时钟产生器3与所述第二供电芯片6连接,所述第三时钟产生器4与所述第三供电芯片7连接。
在该实施例中,时钟选通器8设有第一输入通道in_1、第二输入通道in_2以及第三输入通道in_3;
其中,所述第一输入通道in_1与所述第一时钟产生器2连接,所述第二输入通道in_2与所述第二时钟产生器3连接,所述第三输入通道in_3与所述第三时钟产生器4连接。
在本实用新型中,上述图1所示的结构为服务器为4节点8路服务器,当然也可以应用在其他类型的服务器上,在此不再赘述。
在本实用新型中,时钟选通器8的输出通道out与服务器节点的时钟缓冲器9之间设有中背板11,通过中背板11连接对应的节点上的时钟缓冲器9。
在本实用新型中,上述第一时钟产生器2、第二时钟产生器3以及第三时钟产生器4为三个相同的时钟产生器,该时钟监控芯片10可以监控时钟信号的质量是否满足系统要求,一旦时钟信号质量无法满足系统要求,将通知CPLD;该CPLD可以接受时钟监控芯片10的通知并进行计数,同时控制选通器各通道的开闭,以及第一时钟产生器2、第二时钟产生器3以及第三时钟产生器4的供电系统。
为了便于说明,下述给出图1所示的服务器的故障自恢复同源时钟系统的工作过程:
1)、在时钟板1上设置第一时钟产生器2、第二时钟产生器3以及第三时钟产生器4,并将其产生的时钟信号分别接到时钟选通器8的第一输入通道in_1、第二输入通道in_2、第三输入通道in_3,其中,第一时钟产生器2产生的为默认时钟源;
2)、在时钟板1上设置时钟选通器8,其第一输入通道in_1、第二输入通道in_2、第三输入通道in_3分别接收发自第一时钟产生器2、第二时钟产生器3、第三时钟产生器4的时钟信号,其输出通道out经由中背板11分别接到第一计算节点、第二计算节点、第三计算节点、第四计算节点,其中,第一输入通道默认接通到输出通道out;
3)、在时钟板1上设置时钟监控芯片10,用以监控时钟选通器8输出的时钟信号质量,如果检测到时钟信号质量无法满足系统要求,则发出信号通知复杂逻辑可编程器件CPLD;
4)、在时钟板1上设置CPLD,用以接收时钟监控器发出的信号并进行计数,同时控制时钟选通器8的选通通道以及第一时钟产生器2、第二时钟产生器3以及第三时钟产生器4的供电系统;
5)、在时钟板1上设置第一供电芯片5、第二供电芯片6以及第三供电芯片7,分别为第一时钟产生器2、第二时钟产生器3、第三时钟产生器4供电,其开闭由CPLD控制,其中,第一供电芯片5默认打开;
6)、在默认时钟源第一时钟产生器2发生故障时,时钟选通器8输出通道out输出的时钟信号质量无法满足系统要求,继而被时钟监控芯片10检测到;
7)、时钟监控芯片10检测到异常时钟信号后,向CPLD发出通知信号;
8)、CPLD接收到时钟监控芯片10的通知后,计数1,同时向第二供电芯片6发出控制信号,使第二供电芯片6开始向第二时钟产生器3供电,在延时一定时间间隔后,CPLD向时钟选通器8发出控制信号,使时钟选通器8的第二输入通道in_2与输出通道out连通,再延时一定时间间隔后,向第一供电芯片5发出控制信号,使第一供电芯片5停止向第一时钟产生器2供电。由此,自动切换到第二时钟产生器3为系统提供时钟信号;
9)、当第二时钟产生器3也发生故障时,时钟选通器8输出通道out输出的时钟信号质量无法满足系统要求,继而被时钟监控芯片10检测到;
10)、时钟监控芯片10检测到异常时钟信号后,向CPLD发出通知信号。
11)、CPLD接收到时钟监控芯片10的通知后,计数2,同时向第三供电芯片7发出控制信号,使第三供电芯片7开始向第三时钟产生器4供电。在延时一定时间间隔后,CPLD向时钟选通器8发出控制信号,使时钟选通器8的第三输入通道与输出通道out连通。再延时一定时间间隔后,向第二供电芯片6发出控制信号,使第二供电芯片6停止向第二时钟产生器3供电。由此,自动切换到第三时钟产生器4为系统提供时钟信号。
在本实用新型中,服务器的故障自恢复同源时钟系统包括设置在时钟板1上的至少两个时钟产生器,至少两个时钟产生器中有且只有一个时钟产生器为默认工作时钟源;至少两个时钟产生器分别与时钟选通器8的输入通道对应连接,时钟选通器8与CPLD连接,CPLD连接有与时钟产生器数量相同的若干个供电芯片,供电芯片与对应的时钟产生器连接;服务器的故障自恢复同源时钟系统还包括一时钟监控芯片10,时钟监控芯片10与CPLD以及时钟选通器8的输出通道out连接;时钟选通器8的输出通道out分别与服务器的若干个节点的时钟缓冲器9连接,从而实现在时钟产生器发生故障时,自动切换到下一时钟产生器,为服务器系统提供时钟信号,实现故障自恢复。
以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围,其均应涵盖在本实用新型的权利要求和说明书的范围当中。

Claims (5)

1.一种服务器的故障自恢复同源时钟系统,其特征在于,包括设置在时钟板上的至少两个时钟产生器,其中,至少两个所述时钟产生器中有且只有一个时钟产生器为默认工作时钟源;
至少两个所述时钟产生器分别与时钟选通器的输入通道对应连接,所述时钟选通器与CPLD连接,所述CPLD连接有与所述时钟产生器数量相同的若干个供电芯片,所述供电芯片与对应的时钟产生器连接;
所述服务器的故障自恢复同源时钟系统还包括一时钟监控芯片,所述时钟监控芯片与所述CPLD以及所述时钟选通器的输出通道out连接;
所述时钟选通器的输出通道out分别与服务器的若干个节点的时钟缓冲器连接。
2.根据权利要求1所述的服务器的故障自恢复同源时钟系统,其特征在于,所述时钟产生器的数量为三个,分别记为第一时钟产生器、第二时钟产生器以及第三时钟产生器;
对应地,所述供电芯片的数量也为三个,分别记为第一供电芯片、第二供电芯片以及第三供电芯片;
其中,所述第一时钟产生器与所述第一供电芯片连接,所述第二时钟产生器与所述第二供电芯片连接,所述第三时钟产生器与所述第三供电芯片连接。
3.根据权利要求2所述的服务器的故障自恢复同源时钟系统,其特征在于,所述时钟选通器设有第一输入通道in_1、第二输入通道in_2以及第三输入通道in_3;
其中,所述第一输入通道in_1与所述第一时钟产生器连接,所述第二输入通道in_2与所述第二时钟产生器连接,所述第三输入通道in_3与所述第三时钟产生器连接。
4.根据权利要求3所述的服务器的故障自恢复同源时钟系统,其特征在于,所述服务器为4节点8路服务器。
5.根据权利要求4所述的服务器的故障自恢复同源时钟系统,其特征在于,所述时钟选通器的输出通道out与服务器节点的时钟缓冲器之间设有中背板。
CN201922113831.0U 2019-11-29 2019-11-29 一种服务器的故障自恢复同源时钟系统 Active CN210666747U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922113831.0U CN210666747U (zh) 2019-11-29 2019-11-29 一种服务器的故障自恢复同源时钟系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922113831.0U CN210666747U (zh) 2019-11-29 2019-11-29 一种服务器的故障自恢复同源时钟系统

Publications (1)

Publication Number Publication Date
CN210666747U true CN210666747U (zh) 2020-06-02

Family

ID=70818823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922113831.0U Active CN210666747U (zh) 2019-11-29 2019-11-29 一种服务器的故障自恢复同源时钟系统

Country Status (1)

Country Link
CN (1) CN210666747U (zh)

Similar Documents

Publication Publication Date Title
EP2226700B1 (en) Clock supply method and information processing apparatus
CN101964724B (zh) 通信单板的节能方法和一种通信单板
WO2015131516A1 (zh) 分布式智能平台管理总线连接方法及atca机框
CN106254097A (zh) 一种基于第三方判定的ats系统双机仲裁系统及方法
CN210129215U (zh) 一种双余度机电管理计算机架构
CN111176939A (zh) 一种基于cpld的多节点服务器的管理系统及方法
US10891242B2 (en) Embedded USB2 (eUSB2) repeater operation
CN102763087B (zh) Cpu间互联容错的实现方法及系统
CN210666747U (zh) 一种服务器的故障自恢复同源时钟系统
CN102231700B (zh) 交换卡切换信息的下发方法和交换卡热备份系统
CN111628944B (zh) 交换机及交换机系统
CN116048192A (zh) 时钟备份电路、控制方法、系统、装置、介质及服务器
CN204633800U (zh) 一种管理单元和交换单元双冗余的交换机
CN101605076A (zh) 测试接入点和数据链路监测方法
CN116089176A (zh) 一种用于auv的热备双冗余计算机控制系统
CN113849355A (zh) I2c速率自适应调整方法、系统、终端及存储介质
CN105278651A (zh) 一种冗余控制系统
CN110515776B (zh) 一种双机备份系统及备份方法
JP2013254333A (ja) 多重系制御システム及びその制御方法
CN109901380A (zh) 基于硬件仲裁的余度设计在供电处理机上的应用电路及方法
CN216014243U (zh) 双核心外设数字接口切换系统
CN110602002B (zh) 一种大功率矿用本安型万兆三层交换机
KR20130080616A (ko) Can통신을 이용한 병렬 제어기
KR100389955B1 (ko) 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법
CN109861871B (zh) 具备自监控功能的以太网旁路设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant