JPS58105565A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体記憶装置、特に、１トランジスタ型
セルのダイナミックＲＡＭのメモリセル構成法に関する
ものである。

従来、この種の装置の一例として第１図に示すものがあ
った。ここではＮチャンネル型の場合について示すが、
Ｐ−チャンネル型の場合においても原理は同様である。

第１図で（１）はシリコン等の比較的不純物濃度の低い
Ｐ形半導体基板、（２）はＮ形不純物が拡散された領域
、１３）はポリシリコン等の高ｗｉ点金属で形成された
第１電極、（４）は同じく高融点金属で形成された第２
　［、極、（５）は第１電極（３）にＷ源市圧を印加し
た場合に、Ｐ形半導体基板（１）の表面に形成されるＮ
形反転層であり、電源電圧のかわりに第１電極（３）に
接地電位を与える場合には、この領域に不純物拡散等に
より、あらかじめＮ影領域を形成する場合もある。（６
）は厚い酸化膜、（７）は薄い酸化膜で、第１電極＋３
）と反転層、或はＮ影領域（５）と薄い酸化膜（７）に
よりコンデンサが形成されている。（８）は第１電ＩＦ
Ｍｔａ）に電源電圧を与える電極端子、（９）は、半導
体基板（１）に基板電位を与える電極端子である。

次に、この半導体記憶装置の動作について説明する。第
１図に示した半導体記憶装置の等価回路を第２図に水子
。ここで（２）は第１図のＮ形不純物拡散領域（２）で
ビット線に相当している。（４）は第１図の第２［極（
４）でメモリセルのトランスファーゲ−トのゲート電極
に相当している。また、第１ゲート電極（３）と薄い酸
化膜（７）とＮ形半転層、あるいけ、Ｎ形不純物拡散領
域（５）によりメモリセルの蓄積容量ＣＳを形成してい
る。まｆｅａｏはＮ形反転層或いはＮ形不純物拡散領域
（５）とＰ形半導体基板（１）との間の接合容量ＣＪ１
Ｆｒ等価的に示したもので一般的にＣＪ＜＜Ｃ５である
。

ところで、以上述べたような構成の半導体記憶装置にお
いては、電源電圧の変動が半導体記憶装置の読出し不良
を生じることは、一般にＶバンブ不良として知られてい
る。以下、計算式により、その不良原因を説明する。

今、電源電圧がＶ　ＣＣ，からＶｃｃ、に変動し、メモ
リセルの記憶電圧Ｖｓが第１電極（３）との容量結合に
より△Ｖだけ上昇したとする。従って△ＶはΔＶ　＝　
ａ　（Ｖｃｃ、−ｖＣｃｌ）　　　　　　−・（１）こ
こでａは比例定数である。又、（１）式でａ中１の時は
電源電圧に第１電極＋３）が共イアスされている場合で
あり、前述したようにＣ８＞＞ＣＩなので電源電圧の変
動のほぼ１００チが記憶電圧Ｖｓの変動をもたらす。ま
た、ａ中０の時は、接地電位、あるいは、電源電圧によ
らない一定の電１位を第１電、極（３）に印加する場合
に相当しており、この場合は、電源電圧が変動しても記
憶電圧Ｖｓｒｉｉ凱しない。

次に、電源電圧がＶＣＣ，の時に＃Ｈ＃レベルＶｃ　Ｃ
１−ＶＴ　（Ｖ）　６　ルイハ＃　Ｌ“Ｌ／　ヘルＯ（
Ｖ’）　カｆｉ　モリセルに書き込まれ、バンプにより
“Ｒ“レベル力ＶＣＣ，−Ｖｔ−１−△Ｖ（Ｖ）、’　
Ｌ　＃　ｖ　ヘｆｉｖ　カ△Ｖ　（Ｖ）　Ｔｇなった時
に、読み出されたとすればこの時に、センスアンプの両
端に現われる＃■“読出し電圧△ＶＨ及び“Ｌ　Ｉ／読
出し電圧△ＶＬは、次式で表わされる。

ＣＤ　　　　　　Ｃ８ △ｖｔｔ＝、、（ｖｃｃ、−ｖ’ｒ）−、、（ｖｃｃ、
　−ＶＣｃ、　−Ａｖ）　　・＋２）ｃｓ　　ＣＤ　　
　　　　　　　Ｃｓ ΔＶＬ−（−１−）（ＶＣＣ，−ＶＴ）　−−△Ｖ　　
　　・１３１ＣＢ　ＣＢ　　　　　　　　ＣＢ ここでＣＢはビット線寄生容量、ＣＤはダミーセル容量
、ｖＴは、メモリセルのトランスファーゲートのしきい
値電圧である。

従って、！Ｌ　ｘ　ｌ　、即ち第１１［ＦＭ　＋３）　
カミｆｊｊＡ　［圧ニｔ＜４７　Ｘ　サレテイル時ｔ’
１（１１式ハ△Ｖ＝ＶＣＣ，−ＶＣＣ，、、、（４）ト
ナリ、（２）式、（３）式、（４）式！　り△ＶＨ，△
Ｖｌｊとなる。したがってａ＝１の時は、ＶＣＣ，の大
きさに比例して、′Ｌ″読出し電子は減少し、′Ｒ”続
出し電圧は増加することが分る。一方、ａ＝０、即ち、
第１電極１３）が接地電位、あるいは、電源電圧によら
ず一定な電位に固定される場合は、（１）式となる。従
ってａ　＝　００時は、ＶＣＣ，の大きさに比例して”
Ｌ＃読出し電圧は増加し、＃Ｈ”読出し＠ＦＥは減少す
る。

以上より、第１電極（３）を電源電圧、あるいは、接地
電位等の電源電圧によらな・い一定冒圧に７＜イアスし
た時は、＃Ｌ“Ｈ＃読出し電圧が電源電、圧のバンプに
より変化する。

一方、電源電圧が変動しても”Ｌ“Ｈ“続出し電圧が変
化しない条件を求める。即ち（５）式＝（６）式とし、
△Ｖについて解くと また、通常Ｃｏ＝ｌ／２Ｃｓなので、（９）式は、△ｖ
＝７（ｖ　ｃ　ｃ、　−Ｖｃ　ｃ、　）　　　　　　　
　　−Ｑｔ）となる。即ち、電源爾、圧の変動のｌ／２
が第１電極（３）にかかるようにすれば、いかなる電源
電圧の変動を受けても　ｎＨ“”Ｌ“読出し電圧は常に
等しくなる。

しかしながら、電源電圧の変動の１７２だけ変動するよ
うな回路’ｔ？実現することは非常に困難であり、また
、たとえできたとしても、消費電力が大きくなったり或
は、半導体基板上の大きな面積をこの回路を構成するた
めに占めてしまう等の問題があり、消費電力が小さく、
シかも電源としての出力インピーダンスを小さくして、
電源電圧の変動に対する追随性を良くすることは不可能
であった。

この発明は、上記のような欠点を除去するためになされ
たもので、メモリセルのコンデンサを２個以上のコンデ
ンサに分割し、コンデンサの全容量の１　／　２を構成
するコンデンサの対向電極を電源に、残りの１／２ｔ？
構成するコンデンサの対向型ＦＭを接地或は、電源電圧
によらない定電圧源に接続し、実効的に、電源電圧の変
動の１／２がメモリセルの保持電圧に影智するように構
成することにより、電源電圧の変動の追随性も良く、し
かも新たな回路構成を必要としない半導体記憶装置全提
供することを目的としている。

以下、この発明の一実施例を第３図および第４図全周い
て説明する。

第３図で００１）はシリコン等の比較的不純物濃、度の
低いＰ形半導体基板、（１０２）はＮ形不純物が拡散さ
れた領域でビット線に対応している。（１（＋３）はポ
リシリコン等の高融点金属で形成された第１電極、（１
０４）も高融点金属で形成された第２電極、（１（１６
）は第１ｔＭに電源電圧を印加した場合に、Ｐ形半導体
基板（１０１）の表面に形成されるＮ形反転層である。

（１０６）は厚い酸化膜で、（１０７）、　（１１５）
は薄い酸化膜である。（１０８）は第１１極（１０ｓ）
に電源電圧を与える電極端子、（１０９）は半導体基板
（１０１）に基板電位を与える電極端子である。（１１
ＤはＮ形不純物拡散領域、（１１２）はＮ形不純物領域
（１１１）−ボ、薄い酸化膜（１１！Ｓ）を介して形成
される第３電極である。又、この例の場合は第２電Ｗｉ
、（１０４）形成時と、同時に形成される場合を示した
が、もちろん、単独に、第５電極（１１５１）　’ｉ−
形成しても艮い。（１１４）は第３電極に接地電位を与
える電極端子である。

ｔた、Ｎ形不純物拡散領域（１０２）　ト第２電ｗＡＱ
ｏ４）とＮ形反転層（１０５）でＭＩ日型トランジスタ
が形成され、第１電極Ｑｏｇ）と薄い絶縁膜（１７）と
Ｎ形反転層（１０５）で第１のメモリセルの電荷蓄積用
コンデンサＣＳ、が形成され、第５電極（１１２）と薄
い絶縁膜（１１５’）とＮ形不純物拡散領域（１１１）
で第２の電葡蓄積用コンでンサＣＳ、が形成されている
。

又第４図における（１１０）は、Ｎ形反転層（１０１５
）、及びＮ形不純物拡散領域（１１１）とＰ形半導体基
板（１０１）との間の接合容量ＣＪｆｔ等価的に示して
いる。

今、第１のコンデンサの容量値をＣｓ１、第２のコンデ
ンサの容量［Ｃ８，、接合容量をＣＪとすると、メモリ
セルの全蓄積容量Ｃｓは ｃ　ｓ＝ｃ　ｓ□＋ｃｓ、４−ｃ３　−　　　　　　・
・・・・・（１１）となる。

今、ＣＪ＜＜Ｃ８１，ａｓ、なので１Ｉｌ１式はｃｓ＝
ｃｓ１−１−ｃｓ、　　　　　　　　　　　　・・・・
・・（＋２となる。従って電極端子（Ｉ　Ｕ　８）に与
えられている電ｖＪｖ１圧がＶｃｃ、からＶＣＣ，に変
動したとすれば、メモリセルのトランスファー・ゲート
のソーとなる。一方、Ｃ５１＝Ｃ８，とすればｌ１３式
は△ＶＳ−＝　２　（ｖＣＣｔ　−ｖＣＣｔ　）　　　
　　　　　”””（１５］となり、ａａ式と一致する。

従ってメモリセルの蓄積容１ｔｔ２分し、その内の半分
のコンデンサの対向型゛Ｆ＠を電源電圧に、残りのコン
デンサの対向電極を接地電位にすることにより、メモリ
セルの保持電圧は、電源電圧の変動の１／２だけ影４１
を受け、従っていかなるＶバンプを受けようとも常に“
■“ＩｆＬＩＩ読出し電圧は等しくなる。

なお、上記実施例では電極端子（１口）ｔ−接地電位に
した場合を示したが、何らかの回路工夫により、電源電
圧の変動を受けず一定な定電圧源に接続しても良く、こ
の場合は（１１１）のＮ形不純物鉱散領域はＮ形反転層
におきかえることができる。

更に上記実施例とは異なるメモリセルで、同様の効果が
得られる一例として、その構造を第５図、等価回路を第
６図に示す。この場合はＮ形不純物拡散領域（２１５１
）、　（２５３）と高融点金属（２５２）でメモリセル
のトランスファーゲートが構成されＮ形不純物（２５５
）と第２電極＜２５４）は電気的に接続されている。従
って第２［極（ＳＩ５４）と薄い絶縁膜（２５６）と第
３電極（２５１５）で第１のコンデンサが形成され、ま
た、第２電極（２５４）と薄い絶縁膜（２ｆｉ？）と第
４電［（２５８）とで第２のコンデンサが形成されてい
る。ここでこの２つのコンデンサを同−容竜値になるよ
うに形成し、電極端子（２ｌ５９）と（２６０）にそれ
ぞれ電源と接地或は定電圧源、あるいは、その逆を接続
することにより第３図で示したメモリセルと同様の効果
が得られる。また、この他、種々のメモリセル構造が考
え得るが、いかなる構造をとっても、メモリセルの蓄積
ｆ；量を２個以上のコンデンサに分割し、それらのコン
デンサの容量値の合計の半分に相当するコンデンサの対
向Ｗｉ　ｔＭ’ｔ１１！源（Ｃ％残りのコンデンサの対
向電極を接地、あるいは定電圧源に接続することにより
同様の効果が得られることは明白でおる。

以上のように、この発明によればメモリセルの蓄積容量
ｔ２個以上のコンデンサにより構成し、こｔらのコンデ
ンサの容を値の合計の半分に相当するコンデンサの対向
電樺ヲ電源に、残りのコンデンサの対向電極を接地、あ
るいは、定電圧源に接続することにより、電源電圧の変
動に対してＲＡ　Ｍ　ｔ７）誤動作を防ぐことができ、
信頼性の高いダイナミック型ＲＡＭが得られる効果があ
る。

【図面の簡単な説明】

第１図は従来の１トランジスタ／セル型のメモリセルの
断面構造図、第２図は、その等価回路図、第５図は本発
明の一実施例１を示すメモリセルの断面構造図、第４図
は、その等価回路図、第す図は本発明の他のｇＪ′！施
例を示すメモリセルの断面構造図、第６図は、その等価
回路図である。 なお、図中、同一符号は同一、又は相当部分を示す。 （１０１）・・・Ｐ形半導体基板、Ｃ１０２）・・・Ｎ
彫不純物拡散領域、（１０！Ｓ）・・・第１電極、（１
０４）・・・第２電極、（１１）・・・Ｎ形反転層、（
１０６）　（１０７）　（１１５）・・・酸化膜、（１
０８）・・・電源電圧を与えるｔｒ１極端子、（１０９
）・・・基板電位を与える電極端子、（１１１）・・・
Ｎ形不純物拡散領域、（１１２）・・・第３電極、（１
１４）・・・接地電位を与える電極端子。 代理人　葛野信− 第１図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. 配憶手段として、１トランジスタ型メモリセルを用いた
   ダイナミック型半導体記憶装置において、メモリセルの
   蓄積容量部を形成するコンデンサが２個以上のコンデン
   サに分割され、これらのコンデンサの全容量値の約１／
   ２に構成するコンデンサの対向ｔｒ極が電源に、残りの
   コンデンサの対向電極が接地、或は、電源電圧の変動に
   よらず一定である定電圧源に接続されたメモリセルから
   構成されたことを特徴とする半導体記憶装置。