JPS58105370A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS58105370A JPS58105370A JP20427381A JP20427381A JPS58105370A JP S58105370 A JPS58105370 A JP S58105370A JP 20427381 A JP20427381 A JP 20427381A JP 20427381 A JP20427381 A JP 20427381A JP S58105370 A JPS58105370 A JP S58105370A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processor
- register
- processors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発−の技術分野
本発明はデータ石垣システムに関し、柿に、複数個の入
力ボートと１１ｍ１の出力ポートを有するプロセッサが
複数個そなえられ、該４１Ｍ瞳のプロセッサがデータ転
送用ネットワークを介して相互にデータの授受を行ない
つつ韮りＵＪＡｌ理針算を実行するデータ処理システム
に関する０ （２）技術の背景 大量のデータを高速に［ｆｆｌする之めのいわゆルスー
′ゝ−コンビエータと称されるコンヒュータシステムの
分野において、その実夷手段の１つとるいはＭＩＭＤ（
Ｍｕｌｔｉ Ｉｕｓｔｒｕｃｔムｏｎ Ｍｕｌ ｔｉ
Ｄａｔａ ）鳳の並列ｌ＆場を実行する並列処理針真慎
が研死−開発されているｏ ＩＩ １図は、このような
並列処虐針算４ＩＡｔ−模式的に図示したものであ９１
図中、ｌは制御装置、８は複数個のプロセッサ、お工び
記ａｌ１図図示の即き毎列処ｍ針ＪＩｔ４１１４におい
ては、グ檀のデータ転送方式が研究され、発表されてｉ
る。
力ボートと１１ｍ１の出力ポートを有するプロセッサが
複数個そなえられ、該４１Ｍ瞳のプロセッサがデータ転
送用ネットワークを介して相互にデータの授受を行ない
つつ韮りＵＪＡｌ理針算を実行するデータ処理システム
に関する０ （２）技術の背景 大量のデータを高速に［ｆｆｌする之めのいわゆルスー
′ゝ−コンビエータと称されるコンヒュータシステムの
分野において、その実夷手段の１つとるいはＭＩＭＤ（
Ｍｕｌｔｉ Ｉｕｓｔｒｕｃｔムｏｎ Ｍｕｌ ｔｉ
Ｄａｔａ ）鳳の並列ｌ＆場を実行する並列処理針真慎
が研死−開発されているｏ ＩＩ １図は、このような
並列処虐針算４ＩＡｔ−模式的に図示したものであ９１
図中、ｌは制御装置、８は複数個のプロセッサ、お工び
記ａｌ１図図示の即き毎列処ｍ針ＪＩｔ４１１４におい
ては、グ檀のデータ転送方式が研究され、発表されてｉ
る。
＆３Ｊ 従米技膚と間一点
ＪＩＩＩ図は従来方式の＾麿的な１ｌｉｌｌを示す図で
６シ、１つのプロセッサ内部の傅造の−ＷＡｔ−示して
いる０薦１１ｖＩＡにおいて、４は人力ボート、墨は人
力マルチプレクサ、６はレジスタ％ ７は演算−路、８
は出力マルテ７＆／−／マ、９は出力ポートでめる０第
Ｓ図は、一般に艮〈九られているイリアックＵ針算−シ
ステム等ＫｊＩＰいて一崩されているデータ転送囲路−
を示しており、１歇−の人カボート会からの人力をまず
入力マルチプレクサ易でマルテグノクスしてからレジス
タ６で受け、その出力ｔ−演算Ａ＆ｉｌ絡７に澱−し、
あるいはその遣オ出カマルチプレク？８を介して出力ポ
ート９へ緩続するようにしている◎ この１うな方式によると、ハードウェアｏｍｍは遍ｇ妊
れるが、−力、せりか〈−の複数７ａセッサから送出さ
れて自たデータが１）ｔ−除いて入力！ルチルりｔｓＫ
て捨てられてしまうことになる危め、データの再転送が
必ｌ！になるという欠点があった。
６シ、１つのプロセッサ内部の傅造の−ＷＡｔ−示して
いる０薦１１ｖＩＡにおいて、４は人力ボート、墨は人
力マルチプレクサ、６はレジスタ％ ７は演算−路、８
は出力マルテ７＆／−／マ、９は出力ポートでめる０第
Ｓ図は、一般に艮〈九られているイリアックＵ針算−シ
ステム等ＫｊＩＰいて一崩されているデータ転送囲路−
を示しており、１歇−の人カボート会からの人力をまず
入力マルチプレクサ易でマルテグノクスしてからレジス
タ６で受け、その出力ｔ−演算Ａ＆ｉｌ絡７に澱−し、
あるいはその遣オ出カマルチプレク？８を介して出力ポ
ート９へ緩続するようにしている◎ この１うな方式によると、ハードウェアｏｍｍは遍ｇ妊
れるが、−力、せりか〈−の複数７ａセッサから送出さ
れて自たデータが１）ｔ−除いて入力！ルチルりｔｓＫ
て捨てられてしまうことになる危め、データの再転送が
必ｌ！になるという欠点があった。
（４１発明の目的
本発明は上記欠点を解決し、他の複数プロセッサから転
送されてきたデータを有効に利Ｗ４ＷＩＩ＃ピとするこ
とを目的としている。
送されてきたデータを有効に利Ｗ４ＷＩＩ＃ピとするこ
とを目的としている。
（５） 発明ＯＳ成
よ配合的をｊｌ！Ｒするために本発明は、４Ｉ＆数−の
入力ポートとＩｌｌの出力ポートを有するフロセッｔが
複数個そなえられ、該複数−のプロセッサがデータ転送
用ネットワークを介して相互にデータの授受を行ないつ
つ並列処理計算ｔ−実行するデータ処暑システムにおい
て、上記各フロセッｔＩ１６１々の入力ポートのすべて
に対応して、もしくは所定の複数入力ポートに共通であ
るようなＶジスタｔ−１０セッテ内ｍ１ｌｃ１１歇−も
うけ、上記データ転送用ネットワークを介して他プロセ
ツサから送出されてくるデータを自プロセッサ内部にも
うけられた上記レジスタにて保持し、よ紀レジスタに床
持されたデータについて必ｌ！に応じて所景の演算を実
行し、上記レジスタに保持され次データまたは演算結果
データを出力マルチプレクサを介して当該プロセッサの
出力ボートＫｉ＆出するようにし九ことを特倣とする０ （６１発−の実施例 ｓｇ図は不発明による第１の実施例のブロック図であシ
、図中、１０−１と１０−１は入力ポート、１１−１と
１１−ｍ、はｖジス／、１ａＦｉ演算−路、１Ｂは出力
マルチブレフサ、五会は出力ポートである０＃Ｉ８図図
示実ＪＩＩ例は８人力ボートの例でｈＤ″Ｎ％入カポ−
） １０−１ 、１ｏ−ｓから入力されたデータはそれ
ぞれレジスタ１１−１．１１−ｍに保持されるようｓｇ
されている０このため、例えば入カポ−）１０−１から
入力されたデータについて演算地場した俵、引き続いて
入力ポート１０−１！から入力され次データについて演
算を行なう必要がある礪曾、Ｖジスタ１ｌ−ＩＫ保持さ
れているデータを愛用して直ちに演算処理を開始するこ
とができる０すなわち、転送元のプロセッサから再度デ
ータを転送し直す必要がなくなる０演算回路ＩＢＫて演
算処理され穴データま友は肖該プロ七ツサでは演算錫層
する必要がなく率に轟献プロ１ツサを素過多させるだけ
で工いデータは、それぞれ出力マルチプレクサ１８に入
力され、いずれかのデータが選択されて出カポ−）１４
から他プロセツサへ転送される。
入力ポートとＩｌｌの出力ポートを有するフロセッｔが
複数個そなえられ、該複数−のプロセッサがデータ転送
用ネットワークを介して相互にデータの授受を行ないつ
つ並列処理計算ｔ−実行するデータ処暑システムにおい
て、上記各フロセッｔＩ１６１々の入力ポートのすべて
に対応して、もしくは所定の複数入力ポートに共通であ
るようなＶジスタｔ−１０セッテ内ｍ１ｌｃ１１歇−も
うけ、上記データ転送用ネットワークを介して他プロセ
ツサから送出されてくるデータを自プロセッサ内部にも
うけられた上記レジスタにて保持し、よ紀レジスタに床
持されたデータについて必ｌ！に応じて所景の演算を実
行し、上記レジスタに保持され次データまたは演算結果
データを出力マルチプレクサを介して当該プロセッサの
出力ボートＫｉ＆出するようにし九ことを特倣とする０ （６１発−の実施例 ｓｇ図は不発明による第１の実施例のブロック図であシ
、図中、１０−１と１０−１は入力ポート、１１−１と
１１−ｍ、はｖジス／、１ａＦｉ演算−路、１Ｂは出力
マルチブレフサ、五会は出力ポートである０＃Ｉ８図図
示実ＪＩＩ例は８人力ボートの例でｈＤ″Ｎ％入カポ−
） １０−１ 、１ｏ−ｓから入力されたデータはそれ
ぞれレジスタ１１−１．１１−ｍに保持されるようｓｇ
されている０このため、例えば入カポ−）１０−１から
入力されたデータについて演算地場した俵、引き続いて
入力ポート１０−１！から入力され次データについて演
算を行なう必要がある礪曾、Ｖジスタ１ｌ−ＩＫ保持さ
れているデータを愛用して直ちに演算処理を開始するこ
とができる０すなわち、転送元のプロセッサから再度デ
ータを転送し直す必要がなくなる０演算回路ＩＢＫて演
算処理され穴データま友は肖該プロ七ツサでは演算錫層
する必要がなく率に轟献プロ１ツサを素過多させるだけ
で工いデータは、それぞれ出力マルチプレクサ１８に入
力され、いずれかのデータが選択されて出カポ−）１４
から他プロセツサへ転送される。
第４図は本発明による他の実施例のブロック図であシ、
図中、１．Ｏ−１〜１０〜６は入力ポート、１１−ａ
〜１１−６ ハＶ−）Ｘｆｉ、 １ ｍ−１４はｓ８
図と同一のものである０ 第６図図示、実施例は６人力ボートの例であシ、その動
作は基本的にはＪｉｌｔ図図示夷膳例のものと同一であ
る口 第Ｓ図は本発明による さらにその他の実施例のプ四ツ
タ図であシ、図中、１０−７〜１Ｇ−１゜は入カポ−）
、１１）−１と１６−１は入カマルテ１ｖｌｆ、１１−
７と１ｌ−Ｊｌはレジスタ、１８〜１４は第Ｓ−−第番
図と同一〇ものである。
図中、１．Ｏ−１〜１０〜６は入力ポート、１１−ａ
〜１１−６ ハＶ−）Ｘｆｉ、 １ ｍ−１４はｓ８
図と同一のものである０ 第６図図示、実施例は６人力ボートの例であシ、その動
作は基本的にはＪｉｌｔ図図示夷膳例のものと同一であ
る口 第Ｓ図は本発明による さらにその他の実施例のプ四ツ
タ図であシ、図中、１０−７〜１Ｇ−１゜は入カポ−）
、１１）−１と１６−１は入カマルテ１ｖｌｆ、１１−
７と１ｌ−Ｊｌはレジスタ、１８〜１４は第Ｓ−−第番
図と同一〇ものである。
ｇｉ図図示実廁例は、畠入カポート分をそれぞれ入カマ
ルテグレクサ１６−１．１５−１でマルチプレクサして
１つのレジスタで受けるようＫしたものであシ、一部分
の他プロセツサからの転送データのみ必要とするケース
において有用である◎籍に、ある３つの他プロセツサか
らのデータのうちいずれか一刀のみ択一的に必要とする
場會において効果的である。
ルテグレクサ１６−１．１５−１でマルチプレクサして
１つのレジスタで受けるようＫしたものであシ、一部分
の他プロセツサからの転送データのみ必要とするケース
において有用である◎籍に、ある３つの他プロセツサか
らのデータのうちいずれか一刀のみ択一的に必要とする
場會において効果的である。
（７） 発明の効果
（１） 本発明によれば、入力ポートに転送され次デ
ータをすべて尚該プロセッサ内で演算のために一用する
場曾、データの再転送を行なう必要がないためデータ転
送のオーバヘッドが減少するという効果がもたらされる
０このような例は、籍に、 Ｊｌｆｘ！ｌ栗されたシャ
フル・エクスチｘ７ジ（Ｓｈｕｆｆｌｅ−Ｂｘｃｂａｎ
ｇｅ）ネットワークＫｌｌ遅して多くめ多１例えばベク
トルの要素の和−横を求める。Ｒ大値・最小値を求める
。４速７一リエ２ｍを行なうなどの礪曾がある。
ータをすべて尚該プロセッサ内で演算のために一用する
場曾、データの再転送を行なう必要がないためデータ転
送のオーバヘッドが減少するという効果がもたらされる
０このような例は、籍に、 Ｊｌｆｘ！ｌ栗されたシャ
フル・エクスチｘ７ジ（Ｓｈｕｆｆｌｅ−Ｂｘｃｂａｎ
ｇｅ）ネットワークＫｌｌ遅して多くめ多１例えばベク
トルの要素の和−横を求める。Ｒ大値・最小値を求める
。４速７一リエ２ｍを行なうなどの礪曾がある。
（Ｉｌｌ さらに本発明によれば、入出力ポート歇ｔ
−変えなくて済むという利点が６る０
−変えなくて済むという利点が６る０
第１図は並列処理計算機の＃成例、第３図は従来方式の
１例を示す図、第８図〜ＪＩＳ図はそれぞれ不発−によ
る実施例のブロック図である。 第＄ｌ！ｌ！！Ｉ−第１図において、ＩＱ−１〜１０−
１０は入力ポート％１１−１−１１〜６はレジスタ、Ｉ
ｍは演算−路、１３は出力マルチプレクサ％ １４は出
カポ−）、１！Ｉ−１とｌ器−１は入カマルチプレクナ
である。 第 １図 ！３２図 ！！ＰＪ３１￥］ 鴇４図
１例を示す図、第８図〜ＪＩＳ図はそれぞれ不発−によ
る実施例のブロック図である。 第＄ｌ！ｌ！！Ｉ−第１図において、ＩＱ−１〜１０−
１０は入力ポート％１１−１−１１〜６はレジスタ、Ｉ
ｍは演算−路、１３は出力マルチプレクサ％ １４は出
カポ−）、１！Ｉ−１とｌ器−１は入カマルチプレクナ
である。 第 １図 ！３２図 ！！ＰＪ３１￥］ 鴇４図
Claims (1)
- ＊ｆｉｌｌ！の人力ボートとｌ ｌｉｔの出力ホートラ
有するプロじツサが債ａｗＡそなえられ、該複数個のプ
ロセッサがデータ転送用ネットワークを介して相互にデ
ータの授受を行ないつつ並列処場針算を実行するデータ
処理システムにおいて、上記各プロセッサ■々の入力ポ
ートのすべてに対シロして、もしくは所足の債数入カボ
ートに共通であるようなレジスタをプロセッサ内部に４
１１数個もうけ、上記データ転送用ネットワークを介し
て他プロセツサから送出されてくるデータを自プロセッ
サ内部にもうけられた土−レジスタにて保付し、上記レ
ジスタに保持されたデータについて必要に応じてｍ蒙の
＠算を実行し、上記レジスタに保持されたデータまたは
演ｓｔＩ米データを出力マルチプレクサを介して当−プ
ロセラ°すの出力ポートに送出する工うにしたことｆ：
時値とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20427381A JPS58105370A (ja) | 1981-12-17 | 1981-12-17 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20427381A JPS58105370A (ja) | 1981-12-17 | 1981-12-17 | デ−タ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58105370A true JPS58105370A (ja) | 1983-06-23 |
Family
ID=16487739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20427381A Pending JPS58105370A (ja) | 1981-12-17 | 1981-12-17 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58105370A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211923A (ja) * | 1983-05-17 | 1984-11-30 | 三菱電機株式会社 | ガス圧監視装置 |
| JPH01501180A (ja) * | 1986-09-02 | 1989-04-20 | コロンビア ユニバーシティー イン ザ シティー オブ ニューヨーク | 並列処理システム及び使用方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110747A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd |
-
1981
- 1981-12-17 JP JP20427381A patent/JPS58105370A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110747A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59211923A (ja) * | 1983-05-17 | 1984-11-30 | 三菱電機株式会社 | ガス圧監視装置 |
| JPH01501180A (ja) * | 1986-09-02 | 1989-04-20 | コロンビア ユニバーシティー イン ザ シティー オブ ニューヨーク | 並列処理システム及び使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3787673A (en) | Pipelined high speed arithmetic unit | |
| US4314349A (en) | Processing element for parallel array processors | |
| US4393468A (en) | Bit slice microprogrammable processor for signal processing applications | |
| EP1293891A3 (en) | Arithmetic processor | |
| EA199900441A1 (ru) | Процессорный элемент для выполнения арифметических и логических операций, предназначенный для использования в центральных процессорах (цп), многомашинных системах, потоковых процессорах (пп), цифровых процессорах сигналов (цпс), систолических процессорах и программируемых вентильных матрицах (пвм) | |
| JPH0550022B2 (ja) | ||
| JPH02226420A (ja) | 浮動小数点演算実行装置 | |
| JPS58105370A (ja) | デ−タ処理システム | |
| JPH023876A (ja) | シングルチップマイクロコンピュータ | |
| JPH0471085A (ja) | データフロー型情報処理装置 | |
| JPH0546413A (ja) | マイクロプロセツサ | |
| KR920002665B1 (ko) | 다중처리 시스템의 로컬 버스 사이클 제어방법 | |
| JP2657947B2 (ja) | データ処理装置 | |
| JP2507473B2 (ja) | 処理装置 | |
| JPS6314243A (ja) | 演算処理装置 | |
| JPH0789320B2 (ja) | 演算処理装置 | |
| JPH0658671B2 (ja) | ベクトル処理装置 | |
| JPH031234A (ja) | 情報処理装置 | |
| JPH01118926A (ja) | パイプライン処理装置 | |
| JPS63197217A (ja) | デ−タ処理装置 | |
| JPS61221844A (ja) | マイクロ・コンピユ−タ | |
| JPS61253538A (ja) | 演算回路 | |
| JPS63298638A (ja) | デ−タ処理装置 | |
| JPH0481938A (ja) | 情報処理システム | |
| JPH06101046B2 (ja) | データフロー型情報処理装置 |