JPS58104530A - トランジスタの過電流保護方法 - Google Patents
トランジスタの過電流保護方法Info
- Publication number
- JPS58104530A JPS58104530A JP56204649A JP20464981A JPS58104530A JP S58104530 A JPS58104530 A JP S58104530A JP 56204649 A JP56204649 A JP 56204649A JP 20464981 A JP20464981 A JP 20464981A JP S58104530 A JPS58104530 A JP S58104530A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- base
- collector
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタに過電流が通電された場合に簡単
な回路構成ですばやく過電流を遮断してトランジスタを
保護する方法に関するものである。
な回路構成ですばやく過電流を遮断してトランジスタを
保護する方法に関するものである。
従来、トランジスタの過電流保護としては、変流器（電
流トランス）やトランジスタのコレクタ又はエミッタに
直列に接続された抵抗によシ、過電流を検出し、ベース
制御回路によシベース電流を遮断して、コレクタ電流を
遮断するように構成されている。
流トランス）やトランジスタのコレクタ又はエミッタに
直列に接続された抵抗によシ、過電流を検出し、ベース
制御回路によシベース電流を遮断して、コレクタ電流を
遮断するように構成されている。
しかしながら、このような方法では、変流器が大形化し
かつ高価になるとともに、抵抗の場合は抵抗での電力損
失が大きいこと、又、回路構成が複雑となシコストアッ
プとなるなどの欠点があった。
かつ高価になるとともに、抵抗の場合は抵抗での電力損
失が大きいこと、又、回路構成が複雑となシコストアッ
プとなるなどの欠点があった。
本発明はこのような従来の欠点を除去しようとするもの
で１、トランジスタに過電流が通電された場合のコレク
タ・エミッタ間の電圧の増大を検出し、ベース電流を遮
断して保−を行うものである。
で１、トランジスタに過電流が通電された場合のコレク
タ・エミッタ間の電圧の増大を検出し、ベース電流を遮
断して保−を行うものである。
第１図は本発明によるトランジスタの過電流保護方法の
一実施例を示し、１は保護すべきトランジスタ、２はこ
のトランジスタのコレクタ・エミッタ間電圧の検出装置
、４はスイッチ、３はこのスイッチの駆動装置、５はト
ランジスタ１の制御装置である。
一実施例を示し、１は保護すべきトランジスタ、２はこ
のトランジスタのコレクタ・エミッタ間電圧の検出装置
、４はスイッチ、３はこのスイッチの駆動装置、５はト
ランジスタ１の制御装置である。
このような構成において、定常時においては、制御回路
５よりトランジスタ１にペース電流が通電されてトラン
ジスタはオンし、図示しない直流電源からこのトランジ
スタを通して図示しない負荷に電流が流れる。この時何
らかの事故又は異常により、トランジスタ１に過電流が
通電されると、トランジスタ１のコレクタ・エミッタ間
電圧が上昇する。これを電圧検出装置２によシ検出し、
スイッチ駆動装置３を動作させて、スイッチ４をオンと
する。これにより、今まで制御装ｆｉｉ５からトランジ
スタ１のベースに流れていた電流はスイッチ４に流れ、
トランジスタ１のベースには流れなくなる。このため、
トランジスタ１はターンオフし、過電流は遮断されて破
壊が防止される。尚、スイッチ４としては、トランジス
タやサイリスタ等の半導体スイッチを用いてもよい。
５よりトランジスタ１にペース電流が通電されてトラン
ジスタはオンし、図示しない直流電源からこのトランジ
スタを通して図示しない負荷に電流が流れる。この時何
らかの事故又は異常により、トランジスタ１に過電流が
通電されると、トランジスタ１のコレクタ・エミッタ間
電圧が上昇する。これを電圧検出装置２によシ検出し、
スイッチ駆動装置３を動作させて、スイッチ４をオンと
する。これにより、今まで制御装ｆｉｉ５からトランジ
スタ１のベースに流れていた電流はスイッチ４に流れ、
トランジスタ１のベースには流れなくなる。このため、
トランジスタ１はターンオフし、過電流は遮断されて破
壊が防止される。尚、スイッチ４としては、トランジス
タやサイリスタ等の半導体スイッチを用いてもよい。
第２図は本発明を具体化した回路図である。
そして、１は保護すべきトランジスタ、１１は直流電源
、１２は負荷である。１３はトランジスタ１のベースに
電流を供給するためのトランジスタであり、Ｉ４はトラ
ンジスタ１のベース電流を遮断するためのトランジスタ
、１５はトランジスタ、１６はトランジスタ１のコレク
タ・エミッタ間電圧が上昇した場合、トランジスタ１４
にベース電流を供給する九めの抵抗、１７〜２０は抵抗
、２１はコンデンサ、ηはトランジスタ１３の制御装置
、るはトランジスタ１のベースに電流を供給するための
直流電源である。
、１２は負荷である。１３はトランジスタ１のベースに
電流を供給するためのトランジスタであり、Ｉ４はトラ
ンジスタ１のベース電流を遮断するためのトランジスタ
、１５はトランジスタ、１６はトランジスタ１のコレク
タ・エミッタ間電圧が上昇した場合、トランジスタ１４
にベース電流を供給する九めの抵抗、１７〜２０は抵抗
、２１はコンデンサ、ηはトランジスタ１３の制御装置
、るはトランジスタ１のベースに電流を供給するための
直流電源である。
第３図は第２図の動作波形の一例である。そして、ａは
トランジスタ１３のコレクタ電流、ｂ。
トランジスタ１３のコレクタ電流、ｂ。
ｏ、ｄはそれぞれトランジスタ１のベース電流。
コレクタ電流、コレクタ拳エミッタ間電圧である。・は
トランジスタ１５のコレクタ電流、ｆ及び１はトランジ
スタ１４のベース及びコレクタ電流である。
トランジスタ１５のコレクタ電流、ｆ及び１はトランジ
スタ１４のベース及びコレクタ電流である。
次に、これら第２図及び第３図を周込て本発明を説明す
る。まず、第３図のｔ１以前においては、トランジスタ
１３はオフ状態でｉｂ、トランジスタ１のベース電流は
供給されないから、トランジスタ１はオフ状１１ＡＫｉ
ｈる。このため、トランジスタ１のコレクタ・エミッタ
間には直流電源１１の電圧が印加され、この電圧によシ
抵抗１６を通してトランジスタ１４のベースに電流が流
れてトランジスタ１４はオン状態にある。この時、トラ
ンジスタ１５のベースには電流が供給されておらず、ト
ランジスタ１５はオフ状態である。
る。まず、第３図のｔ１以前においては、トランジスタ
１３はオフ状態でｉｂ、トランジスタ１のベース電流は
供給されないから、トランジスタ１はオフ状１１ＡＫｉ
ｈる。このため、トランジスタ１のコレクタ・エミッタ
間には直流電源１１の電圧が印加され、この電圧によシ
抵抗１６を通してトランジスタ１４のベースに電流が流
れてトランジスタ１４はオン状態にある。この時、トラ
ンジスタ１５のベースには電流が供給されておらず、ト
ランジスタ１５はオフ状態である。
次に、第３図の時点魁においては、制御装置ρからトラ
ンジスタ１３にベース電流が供給される。このため、ト
ランジスタ１３はターンオンし、直流電源おからトラン
ジスタ１３．抵抗１８．コンデンサ２１．トランジスタ
１５のベース０エミツタに電流が流れる。このためトラ
ンジスタ１５はターンオンし、抵抗１６を通してトラン
ジスタ１４のベースに流れていた電流は第３図・に示す
ようにトランジスタ１５に流れ、このため、トランジス
タ１４はオフ状態となる。従って、直流電源よシトラン
ラスタ１３．抵抗１７を通してトランジスタ１０ペース
に電流が供給され、第３図す、壷。
ンジスタ１３にベース電流が供給される。このため、ト
ランジスタ１３はターンオンし、直流電源おからトラン
ジスタ１３．抵抗１８．コンデンサ２１．トランジスタ
１５のベース０エミツタに電流が流れる。このためトラ
ンジスタ１５はターンオンし、抵抗１６を通してトラン
ジスタ１４のベースに流れていた電流は第３図・に示す
ようにトランジスタ１５に流れ、このため、トランジス
タ１４はオフ状態となる。従って、直流電源よシトラン
ラスタ１３．抵抗１７を通してトランジスタ１０ペース
に電流が供給され、第３図す、壷。
ａＫ示すように、トランジスタ１はターンオンする。そ
して、直流電源１１よ多負荷１２．トランジスタ１に電
流が流れて負荷に電力が供給される。トランジスタ１５
０ペース電流は、抵抗１８及び１９．コンデンサ２１の
値により決まる期間にわたって通電されるが、この通電
時間は第３図・に示すようにトランジスタ１のターンオ
ンに必要彦短い期間でよいので、コンデンサ２１の値は
小さくてよい。又、トランジスタ１がターンオンすると
、トランジスタ１のコレクタ・エミッタ間の電圧は低い
電圧（一般に数Ｖ８！ｆ）Ｋ下るので、抵抗１６を通し
てトランジスタ１４のベースに供給される電流は捻ぼ零
とな）、トランジスタ１４はオフ状態となる。
して、直流電源１１よ多負荷１２．トランジスタ１に電
流が流れて負荷に電力が供給される。トランジスタ１５
０ペース電流は、抵抗１８及び１９．コンデンサ２１の
値により決まる期間にわたって通電されるが、この通電
時間は第３図・に示すようにトランジスタ１のターンオ
ンに必要彦短い期間でよいので、コンデンサ２１の値は
小さくてよい。又、トランジスタ１がターンオンすると
、トランジスタ１のコレクタ・エミッタ間の電圧は低い
電圧（一般に数Ｖ８！ｆ）Ｋ下るので、抵抗１６を通し
てトランジスタ１４のベースに供給される電流は捻ぼ零
とな）、トランジスタ１４はオフ状態となる。
次に第３図の時点ｔ２で制御装置からトランジスタ１３
のベースに供給される電流が零となるとトランジスタ１
はオフ状態となシ、トランジスタ１４は抵抗１６を通し
てペース電流が供給されるのでオン状態となる。これは
前述のｔ１以前の動作と同じである。
のベースに供給される電流が零となるとトランジスタ１
はオフ状態となシ、トランジスタ１４は抵抗１６を通し
てペース電流が供給されるのでオン状態となる。これは
前述のｔ１以前の動作と同じである。
次に過電流通電時の動作につき説明する。時点ｔ３にお
いて、制御装置ｎよυトランジスタ１３のベースに信号
が与えられ、トランジスタ１３がターンオンし、トラン
ジスタ１のベースに電流が供給されて、トランジスタ１
はターンオンする。このようにトランジスタ１がオン状
態のとき、時点ｔ４において、負荷短絡が発生したとす
る。この場合、トランジスタＩＫ通電されるコレクタ電
流は増加していくとともに、コレクタ・エミッタ間の電
圧も上昇していく。この時、トランジスタ１５はオフ状
態にあるから、抵抗１６よ、？）ランジスタ１４のベー
スに流れる電流も増加していき、ついにトランジスタ１
４はオン状態となる。すると、直流電源おからトランジ
スタ１３ 、抵抗１７を経て、トランジスタ１のベース
に、 供給されていた電流はトランジスタ１４に流れ
るようＫなシ、この九めｔｓにおいてトランジスタ１の
ベース電流は遮断される。従って、トランジスタ１のコ
レクタ電流は減少し始め、時点ｔ６において零となる。
いて、制御装置ｎよυトランジスタ１３のベースに信号
が与えられ、トランジスタ１３がターンオンし、トラン
ジスタ１のベースに電流が供給されて、トランジスタ１
はターンオンする。このようにトランジスタ１がオン状
態のとき、時点ｔ４において、負荷短絡が発生したとす
る。この場合、トランジスタＩＫ通電されるコレクタ電
流は増加していくとともに、コレクタ・エミッタ間の電
圧も上昇していく。この時、トランジスタ１５はオフ状
態にあるから、抵抗１６よ、？）ランジスタ１４のベー
スに流れる電流も増加していき、ついにトランジスタ１
４はオン状態となる。すると、直流電源おからトランジ
スタ１３ 、抵抗１７を経て、トランジスタ１のベース
に、 供給されていた電流はトランジスタ１４に流れ
るようＫなシ、この九めｔｓにおいてトランジスタ１の
ベース電流は遮断される。従って、トランジスタ１のコ
レクタ電流は減少し始め、時点ｔ６において零となる。
このようにして、トランジスタ１の電流は遮断され過電
流による破壊を防止することができる。
流による破壊を防止することができる。
第４図は他の一実施例を示し、３１はトランジスタ、３
２ハツエナーダイオード、おはコンデンサ、あは抵抗で
あシ、第１図〜第２図と同一番号のものは同−又は相轟
部分を示す。トランジスタ１３がオフの時は、トランジ
スタ１ 、１４ 、３１はオフ状態にある。ツェナーダ
イオード諺は、トランジスタ３１に印加される電圧をツ
ェナーダイオードの電圧に抑制する丸めのものである。
２ハツエナーダイオード、おはコンデンサ、あは抵抗で
あシ、第１図〜第２図と同一番号のものは同−又は相轟
部分を示す。トランジスタ１３がオフの時は、トランジ
スタ１ 、１４ 、３１はオフ状態にある。ツェナーダ
イオード諺は、トランジスタ３１に印加される電圧をツ
ェナーダイオードの電圧に抑制する丸めのものである。
トランジスタ３１が開示しない直流電源やサージ電圧に
対して充分大きな耐圧を有しているならば、このツェナ
ーダイオードは省略することかで・きる。コンデンサお
は、トランジスタ３１０ターンオンをトランジスタ１の
ターンオンよシも遅らせるためのものである。
対して充分大きな耐圧を有しているならば、このツェナ
ーダイオードは省略することかで・きる。コンデンサお
は、トランジスタ３１０ターンオンをトランジスタ１の
ターンオンよシも遅らせるためのものである。
制御装置とよりトランジスタ１３のベースに信号が印加
され、トランジスタ１３が夕〜ンオンすると、トランジ
スタ１のベース及びトランジスタ３１０ベースに電流が
通電されるが、トランジスタ３１のベース−エミッタ間
Ｅはコンデンサおが接続されるため、トランジスタ３１
のベース電流はすぐには立上らない。このため、まずト
ランジスタ１がターンオンし、コレクタ拳エミッタ間電
圧が低下した後にトランジスタ３１がターンオンする。
され、トランジスタ１３が夕〜ンオンすると、トランジ
スタ１のベース及びトランジスタ３１０ベースに電流が
通電されるが、トランジスタ３１のベース−エミッタ間
Ｅはコンデンサおが接続されるため、トランジスタ３１
のベース電流はすぐには立上らない。このため、まずト
ランジスタ１がターンオンし、コレクタ拳エミッタ間電
圧が低下した後にトランジスタ３１がターンオンする。
このため、トランジスタ１４のベースには電流が流れず
トランジスタ１４はオフの状態を維持する。
トランジスタ１４はオフの状態を維持する。
次に、負荷短絡等の事故が発生すると、トランジスタ１
のコレクターエミッタ間電圧が上昇する九め、抵抗１６
．トランジスタ３１を通してトランジスタ１４のベース
に電流が流れ、トランジスタ１４はターンオンする。こ
のため、トランジスタ１のベースに流れていた電流は、
トランジスタ１４に流れ、トランジスタ１のベース電流
は遮断され、トランジスタ１はターンオフして過電流を
遮断する。
のコレクターエミッタ間電圧が上昇する九め、抵抗１６
．トランジスタ３１を通してトランジスタ１４のベース
に電流が流れ、トランジスタ１４はターンオンする。こ
のため、トランジスタ１のベースに流れていた電流は、
トランジスタ１４に流れ、トランジスタ１のベース電流
は遮断され、トランジスタ１はターンオフして過電流を
遮断する。
尚、上記の説明においては、直流電源のオン。
オフ、いわゆるＤＣチョッパ応用時について説明したが
、インバータ装置やＤＣ−ＤＣコンバータ装置、その他
のトランジスタのスイッチング応用時の過電流保護につ
いても同様に本方法を使うことができる。
、インバータ装置やＤＣ−ＤＣコンバータ装置、その他
のトランジスタのスイッチング応用時の過電流保護につ
いても同様に本方法を使うことができる。
以上説明したように、本発明による過電流保護方法は、
回路構成が簡単であるために、コストダウンがはかれ、
しかも確実な保護が行なえる優れた効果を有する。
回路構成が簡単であるために、コストダウンがはかれ、
しかも確実な保護が行なえる優れた効果を有する。
第１図は本発明の一実施例を示す構成図、第２図は本発
明の具体例を示す回路図、第３図はその各部の動作波形
図、第４図は他の一実施例を示す回路図である。 １・・・トランジスタ、２・・・電圧検出装置、３・・
・スイッチの駆動装置、４・・・スイッチ、５・・・制
御装置。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − ｔ １ 図 矛２図 、２
明の具体例を示す回路図、第３図はその各部の動作波形
図、第４図は他の一実施例を示す回路図である。 １・・・トランジスタ、２・・・電圧検出装置、３・・
・スイッチの駆動装置、４・・・スイッチ、５・・・制
御装置。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − ｔ １ 図 矛２図 、２
Claims (2)
- （１）トランジスタに流れる過電流をそのトランジスタ
のコレクタ・エミッタ間の電圧上昇で検出するとともに
、上記トランジスタのベース・エミッタ間に接続され九
スイッチをオンさせることによシベース電流を遮断して
上記トランジスタのコレクタ電流を遮断することを特徴
とするトランジスタの過電流保護方法。 - （２） 上記トランジスタのコレクタφエミッタ間電
圧検出手段とスイッチを抵抗とトランジスタによって構
成し、保護すべきトランジスタのターンオン時のみスイ
ッチ用トランジスタがオフするように構成して保護すべ
きトランジスタの定常状態におけるターンオン動作を制
御することを特徴とする特許請求の範囲第１項記載のト
ランジスタの過電流保護方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204649A JPS58104530A (ja) | 1981-12-16 | 1981-12-16 | トランジスタの過電流保護方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56204649A JPS58104530A (ja) | 1981-12-16 | 1981-12-16 | トランジスタの過電流保護方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58104530A true JPS58104530A (ja) | 1983-06-22 |
Family
ID=16493975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56204649A Pending JPS58104530A (ja) | 1981-12-16 | 1981-12-16 | トランジスタの過電流保護方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58104530A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50125240A (ja) * | 1974-03-20 | 1975-10-02 |
-
1981
- 1981-12-16 JP JP56204649A patent/JPS58104530A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50125240A (ja) * | 1974-03-20 | 1975-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| EP0585926B1 (en) | Insulated gate semiconductor device | |
| EP0369448A2 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| KR930003176B1 (ko) | 접지해제 보호회로를 갖는 전자 회로장치 | |
| EP0467682A2 (en) | Drive circuit for voltage driven type semiconductor device | |
| JPH0437649B2 (ja) | ||
| JPH04337919A (ja) | パワー素子の過電流保護装置 | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| KR920002686B1 (ko) | 정전유도형 자기소호소자의 과전류보호회로 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JPS58104530A (ja) | トランジスタの過電流保護方法 | |
| JPH06260911A (ja) | 誘導分を有する短絡時にトランジスタを非活動化するために使用する保護回路 | |
| JPH0731297Y2 (ja) | 過電流保護機能を有する定電圧電源回路 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| JPH0473327B2 (ja) | ||
| JPS61219216A (ja) | 半導体スイツチ回路 | |
| JPS5837774B2 (ja) | インバ−タノカデンリユウホゴソウチ | |
| JPH0191620A (ja) | Ｈブリツジ保護回路 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| KR0134065Y1 (ko) | 전력용 반도체 트랜지스터 구동 보호회로 | |
| JPH0130847Y2 (ja) | ||
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JPS589291Y2 (ja) | 電源装置の過電圧保護回路 |