JPS58101552A - トラヒツク測定装置 - Google Patents
トラヒツク測定装置Info
- Publication number
- JPS58101552A JPS58101552A JP20119381A JP20119381A JPS58101552A JP S58101552 A JPS58101552 A JP S58101552A JP 20119381 A JP20119381 A JP 20119381A JP 20119381 A JP20119381 A JP 20119381A JP S58101552 A JPS58101552 A JP S58101552A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- data
- integration
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/36—Statistical metering, e.g. recording occasions when traffic exceeds capacity of trunks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、蓄積プログラム機械のメモリパス上の情報を
取り出して、メモリ(:格納されている任意、複数アド
レスの命令及びデータのアクセス頻度を積算するトラヒ
ック測定装置に関するものである。
取り出して、メモリ(:格納されている任意、複数アド
レスの命令及びデータのアクセス頻度を積算するトラヒ
ック測定装置に関するものである。
従来、蓄積プログラム制御方式を採用した績械直;おけ
る所定命令或はデータ4二ついての呼数の測定は、測定
処理をそのプログラムの一部としてあらかじめその機械
に組み込んで行なわれていた。
る所定命令或はデータ4二ついての呼数の測定は、測定
処理をそのプログラムの一部としてあらかじめその機械
に組み込んで行なわれていた。
そのため、プログラム作成が繁雑となり、ソフトウェア
を作成する前4二本来のシステム設訂条件のほかζ;ト
ラヒック測定条件を決定しておく必要があるので、ソフ
トウェアの作成I;着手することが逼れるというような
欠点があった。また、トラヒック測定プログラムのミス
のために本来の機能を実行すべきシステムの信頼性が落
ちるケースも考えられるため、Vステム稼動後にトラヒ
ック測定点を増やしたり、条件を変えたりすることが容
易でなく、さらd;、測定用プログラムは本来のシステ
ム機能のプログラム≦二直列シニ組み込まねばならない
為、Vステム性能が落ちるという欠点もあった。
を作成する前4二本来のシステム設訂条件のほかζ;ト
ラヒック測定条件を決定しておく必要があるので、ソフ
トウェアの作成I;着手することが逼れるというような
欠点があった。また、トラヒック測定プログラムのミス
のために本来の機能を実行すべきシステムの信頼性が落
ちるケースも考えられるため、Vステム稼動後にトラヒ
ック測定点を増やしたり、条件を変えたりすることが容
易でなく、さらd;、測定用プログラムは本来のシステ
ム機能のプログラム≦二直列シニ組み込まねばならない
為、Vステム性能が落ちるという欠点もあった。
また、外部回路によって特定の条件、たとえば特定番地
の命令を取り出した時あるいは書き込んだ時など一二割
込む機能は従来から実用化されてぃたが、設定アドレス
の数が少ないため4二トラヒツク測定のように数10.
数100のポイントを測定する目的−二は不十分であっ
た。
の命令を取り出した時あるいは書き込んだ時など一二割
込む機能は従来から実用化されてぃたが、設定アドレス
の数が少ないため4二トラヒツク測定のように数10.
数100のポイントを測定する目的−二は不十分であっ
た。
本発明は、このような従来の欠点を改善したものであり
、その目的は;呼数測定を被測定システムの外部から然
も任意複数の測定点−二ついて同時に測定できるように
することにある。以下実施例について詳細に説明する。
、その目的は;呼数測定を被測定システムの外部から然
も任意複数の測定点−二ついて同時に測定できるように
することにある。以下実施例について詳細に説明する。
図は本発明の実施例装置の要部ブロック図であり、1は
測定アドレス設定回路、2は被測定システム、3はアド
レスデータ取込回路、4はアドレスストローブ信号、5
はアドレスバス、6はアドレスレジスタ、7は分配回路
、8は積算条件判定回路、9はアドレス設定レジスタ、
1oは積算回路、11は積算結果読取回路、CPUはプ
ロセッサ、Muはメモリ、No * 0 % No 、
F&は1測定点4=対応するユニットである。
測定アドレス設定回路、2は被測定システム、3はアド
レスデータ取込回路、4はアドレスストローブ信号、5
はアドレスバス、6はアドレスレジスタ、7は分配回路
、8は積算条件判定回路、9はアドレス設定レジスタ、
1oは積算回路、11は積算結果読取回路、CPUはプ
ロセッサ、Muはメモリ、No * 0 % No 、
F&は1測定点4=対応するユニットである。
これを動作するには測定矢ドレス設定回路1c二、被測
定システム2の測定アドレスと、そのアドレスを設定す
るアドレス設定レジスタ90番号な対応づけて指定して
起動し、核アドレス設定レジスタ9に測定アドレスを設
定する。測定ポイントが複数ある場合は、測定アドレス
設定回路1で以上の動作を繰り返す。
定システム2の測定アドレスと、そのアドレスを設定す
るアドレス設定レジスタ90番号な対応づけて指定して
起動し、核アドレス設定レジスタ9に測定アドレスを設
定する。測定ポイントが複数ある場合は、測定アドレス
設定回路1で以上の動作を繰り返す。
次にアドレスデータ取込回路3に測定開始指示を行うと
、アドレスデータ取込回路3は、被測定システム2のア
ドレスストローブ信号4を検出し、その信号と同期して
アドレスバス5のデータをアドレスデータ取込回路3内
のアドレスレジスタ6に取り込む。取り込まれたデータ
は分配回路7を介してユニツ)7Vo、Q〜No、*の
すべての積算条件判定回路8へ転送され、そこでユニツ
) Me、 9〜Mm 、旙のアドレス設定レジスタ9
4:格納されているそれぞれのデータと即時に比較判定
される。
、アドレスデータ取込回路3は、被測定システム2のア
ドレスストローブ信号4を検出し、その信号と同期して
アドレスバス5のデータをアドレスデータ取込回路3内
のアドレスレジスタ6に取り込む。取り込まれたデータ
は分配回路7を介してユニツ)7Vo、Q〜No、*の
すべての積算条件判定回路8へ転送され、そこでユニツ
) Me、 9〜Mm 、旙のアドレス設定レジスタ9
4:格納されているそれぞれのデータと即時に比較判定
される。
その結果が条件一致であれば、積算条件判定回路8は積
算回路10へ出力し、その積算値をカウントアツプする
。この結果を読み取るには積算結果読取図$11H1読
み取りたいアドレス設定レジスタ9の番号(NO,0−
No、 % ) t’ffi’定Lり上”e、読取り指
示を行う。
算回路10へ出力し、その積算値をカウントアツプする
。この結果を読み取るには積算結果読取図$11H1読
み取りたいアドレス設定レジスタ9の番号(NO,0−
No、 % ) t’ffi’定Lり上”e、読取り指
示を行う。
このよう(二本実施例−二よれば、蓄積プログラム機械
C:おけるトラヒック呼数測定が外部から行なえ、かつ
、多数の測定点について同時に測定することができる。
C:おけるトラヒック呼数測定が外部から行なえ、かつ
、多数の測定点について同時に測定することができる。
また測定点の変更シニ対しても、被測定システムのプロ
グラムに手を加えることなく、測定!ドレス設定回路1
にてアドレス設定レジスタ9の内容を変更するだけで簡
単4=対処できる。
グラムに手を加えることなく、測定!ドレス設定回路1
にてアドレス設定レジスタ9の内容を変更するだけで簡
単4=対処できる。
以上の説明から判るように、本発明装置によれば、蓄積
プログラム機械のメモリパス情報を取り出してプログラ
ムの通過回数からトラヒック積算する装置(=おいて、
呼数積算を任意多数の測定点で、然も外部から並列に測
定できるため、被測定システムのンフトクエア開発の短
期化、簡易化が図られ、処理能力の向上、呼数測定点の
変更作業の容易化などの優れた利点がある。また測定ア
ドレス設定回路と積算結果読取回路とは、被測定システ
ムと同期を取る必要がないため、他の処理装置等(=接
続すればトラヒックデータ収集作業における必要情報の
みの抽出あるいはフォーマットの必要形式への加工作業
等が容易にできることとなる。さらC;、測定点を同時
に多数設定できるため、プログラムルートトレーナ−等
のデバッグツールとしても応用できる。
プログラム機械のメモリパス情報を取り出してプログラ
ムの通過回数からトラヒック積算する装置(=おいて、
呼数積算を任意多数の測定点で、然も外部から並列に測
定できるため、被測定システムのンフトクエア開発の短
期化、簡易化が図られ、処理能力の向上、呼数測定点の
変更作業の容易化などの優れた利点がある。また測定ア
ドレス設定回路と積算結果読取回路とは、被測定システ
ムと同期を取る必要がないため、他の処理装置等(=接
続すればトラヒックデータ収集作業における必要情報の
みの抽出あるいはフォーマットの必要形式への加工作業
等が容易にできることとなる。さらC;、測定点を同時
に多数設定できるため、プログラムルートトレーナ−等
のデバッグツールとしても応用できる。
また、アドレスレジタ取込から積算条件判定を出力する
までの処理時間が数100ナノ秒と短いため、その出力
を応用すれば、従来は数ポイントしか指定できなかった
被測定システムへの!ドレスストップ等の制御情報が、
多数のポイントで指定できるという利点もある。
までの処理時間が数100ナノ秒と短いため、その出力
を応用すれば、従来は数ポイントしか指定できなかった
被測定システムへの!ドレスストップ等の制御情報が、
多数のポイントで指定できるという利点もある。
図は本発明実施例装置の要部ブロック図である。
1・・・測定アドレス設定回路、2・・・被測定システ
ム、5・・・アドレスデータ取込回路、4・・・アドレ
スストローブ(jl、5・・・アドレスバス、6・・・
アドレスレジスタ、7・・・分配回路、8・・・積算条
件判定回路、9・・・アドレス設定レジスタ、10・・
・積算回路、11・・・積算結果読取回路 特許出軸人 日本電信電話公社
ム、5・・・アドレスデータ取込回路、4・・・アドレ
スストローブ(jl、5・・・アドレスバス、6・・・
アドレスレジスタ、7・・・分配回路、8・・・積算条
件判定回路、9・・・アドレス設定レジスタ、10・・
・積算回路、11・・・積算結果読取回路 特許出軸人 日本電信電話公社
Claims (1)
- 蓄積プログラム機械におけるアドレスバス上のデータを
取り込むアドレスデータ取込回路と、被測定アドレスを
設定する複数個のrドレス設定レジスタと、該アドレス
設定しνスタの内容と前記アドレスデータ取込回路で取
り込まれたアドレスデータとを比較する前記各2ドレス
設定レジスタに対応して設けられた積算条件−判定回路
と、鋏積算条件判定回路の判定条件で積算動作を行う積
算回路と、該積算回路の積算結果を読み取る積算結果読
取回路とを具備したことを特徴とするトラヒック測定装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20119381A JPS58101552A (ja) | 1981-12-14 | 1981-12-14 | トラヒツク測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20119381A JPS58101552A (ja) | 1981-12-14 | 1981-12-14 | トラヒツク測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58101552A true JPS58101552A (ja) | 1983-06-16 |
Family
ID=16436883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20119381A Pending JPS58101552A (ja) | 1981-12-14 | 1981-12-14 | トラヒツク測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58101552A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752256A (en) * | 1980-09-12 | 1982-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Traffic observation system for electronic switchboard |
-
1981
- 1981-12-14 JP JP20119381A patent/JPS58101552A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5752256A (en) * | 1980-09-12 | 1982-03-27 | Nippon Telegr & Teleph Corp <Ntt> | Traffic observation system for electronic switchboard |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0530816A2 (en) | Microprocessor with cache memory and trace analyzer therefor | |
US7472327B2 (en) | Pattern generator and test apparatus | |
JP2000132430A (ja) | 信号処理装置 | |
JPH0447340B2 (ja) | ||
US6708295B2 (en) | Circuit and method, for storing data prior to and after determining failure | |
US5704033A (en) | Apparatus and method for testing a program memory for a one-chip microcomputer | |
JPS58101552A (ja) | トラヒツク測定装置 | |
JP2001142733A (ja) | 内部信号観測装置 | |
US7395454B1 (en) | Integrated circuit with integrated debugging mechanism for standard interface | |
JP2003218872A (ja) | ディジタル信号測定装置及びトラフィック観測方法 | |
EP0032895A1 (en) | Testor for microprocessor-based systems | |
JPS6142186Y2 (ja) | ||
JPH1165897A (ja) | デバッガ内蔵マイクロプロセッサ | |
CN116048901A (zh) | 数据检测方法、装置、电子设备、存储介质及芯片 | |
CN116991642A (zh) | 芯片调测方法、芯片、系统及存储介质 | |
JPH0721838B2 (ja) | 計測装置 | |
JP3060650B2 (ja) | パターンメモリ装置 | |
JPH0645261Y2 (ja) | ロジック・アナライザ | |
JPH11311657A (ja) | 半導体試験装置 | |
JPS59158453A (ja) | プログラムテスト装置 | |
JPS6228873B2 (ja) | ||
JPS61290544A (ja) | プログラム・トレ−ス装置 | |
JPS6411977B2 (ja) | ||
JPH09211078A (ja) | 半導体メモリ試験装置の判定回路 | |
JPH08272647A (ja) | ソフトウェア評価装置 |