JPS61290544A

JPS61290544A - プログラム・トレ−ス装置

Info

Publication number: JPS61290544A
Application number: JP60131791A
Authority: JP
Inventors: Hiroshi Kadota; 門田　博志
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-06-19
Filing date: 1985-06-19
Publication date: 1986-12-20

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、マイクロ・プログラムやマイクロ・コンピュ
ータ・ソフトウェアなどによって制限される情報処理シ
ステムのプログラム実行軌跡をトレースするためのプロ
グラム・トレース装置に関する。

〔発明の背景〕

ソフトウェアを内蔵する情報処理システムにおいて、そ
のソフトウェアの実行軌跡を定量的に分析、評価するこ
とは、ソフトウェアの品質の向上に欠くことのできない
技法になってきている。プログラム実行軌跡をトレース
し、プログラムのテストの完全性を示す１つの指標とし
て、テスト・カバレジがある。これはプログラムのテス
トを実行率で評価するもので、例えば１００ステツプ中
、６０ステツプが実行されると、実行率（カバレジ）は
６０％であるとする。

しかしながら、従来のカバレジ評価のためのプログラム
・トレース装置においては、通過命令アドレスまたは分
岐アドレスをトレース・データとして採取する機能はあ
ったが、ソフトウェアで一般的に使用される分岐命令に
よるループ処理により発生する同一トレース・データを
除去する機能はなく、ソフトウェアの実行時にループが
発生すると、それが全く同一の軌跡をたどる場合にも大
量のトレース・データの採取していた。このため。

規模の小ざなソフトウェアのカバレジを測定する場合に
も、分析、評価に無駄な時間、労力を費すことがあった
。

なお、この種プログラム・トレース装置の従来技術とし
ては、例えば特開昭５９−１５８４５２公報を挙げるこ
とができる。

〔発明の目的〕

本発明の目的は、プログラム・ループを実行した場合、
同一データのトレースを防止し、プログラムの実行軌跡
データの採取効率を向上させることにある。

〔発明の概要〕本発明はソフトウェアにより制御される被トレース装置
の実行軌跡をトレースする装置において。

トレース・データの内容からプログラムループ状態を検
出するための回路と、ループが全く同じ状態で発生した
ことをチェックするための回路を設けることにより、実
行軌跡をトレースするために設けられたメモリに、より
有効にトレース・データを収集するようにしたことであ
る。

〔発明の実施例〕

第１図は本発明の一実施例の全体構成図を示している。

第１図において、１は分岐命令を含むソフトウェアを内
蔵する被トレース装置である。本発明によるプログラム
・トレース装置は、分岐命令を検出しトレース・データ
を取出すための命令デコータ２．プログラム・ループ状
態の発生／解除を検出するためのループ検出回路３、ル
ープカウンタ４、同一プログラム・ループ状態が発生し
たことを検証するのに必要なデータを記録するためのバ
ッファ選択回路５、バッファカウンタ６゜１０、バッフ
ァ制御回路７，９．バッファ・メモｌＪ８，１１．同一
プログラム・ループの発生を検証するためのバッファ比
較回路１２．分岐命令に関するトレースデータを記憶す
るためのトレース・メモリ制御回路部１３、擬似ポイン
タ１４、トレー、スポインタ１５、トレース・メモリ１
６、及びループ命令スタッカ１７等から構成されている
。

ループ命令スタッカ１７には、プログラム・ループ状態
の発生／解除をチェックするためのデータとして分岐命
令のアドレスと分岐先アドレスが記録される。ループ・
カウンタ４にはループ発生回数力、バッファ・カウンタ
６．１０にはバッファ・メモリ８，１０の記録位置を示
すための配列が記録される。トレース・ポインタ１５に
はトレース・メモリ１６の記録位置を示すためのアドレ
スが記録される。また、擬似ポインタ１４には、トレー
ス・メモリ１６に記録した分岐命令データがプログラム
・ループの場合、これらをプ時なデータとして扱うため
の擬似アドレス情報が記録されるようになっている。

次に、第２図のフローチャートを参照しながら第１図の
動作を説明する。

被トレース装置１において実行されたプログラム動作状
態を信号線ａにより命令デコーダ２に取込み、該命令デ
コーダ２により分岐命令か否かを判定する。命令デコー
ダ２により分岐命令と判定されると、信号線すを介して
トレースデータが出力される。トレース・データは命令
コード、命令アドレス、分岐先アドレスよりなるとする
。これらの情報はループ検出回路３に転送される。ルー
プ検出回路３では与えられた命令コードのフォーマット
を持つ分岐命令がプログラム・ループを形成するための
ものか否かを判定する。こぎで、ループ検出回路３にお
けるループ状態は、命令デコーダ２において取出された
分岐命令の命令アドレスと分岐先アドレスの関係が命令
アドレス≧分岐先アドレスとして成立したことにより検
出するものとする。また、ループ検出回路３におけるプ
ログラム・ループ状態の解除は、命令デコータ２におい
て取出された分岐命令の分岐先アドレスがループ命令ス
タッカ１７に格納されている命令アドレスと分岐先アド
レスのアドレス内を越えた場合に検出するものとする。

命令アドレスく分岐先アドレスの場合、すなわちプログ
ラム・ループではなく通常の分岐命令の場合、ループ検
出回路３は信号線Ｐを介してトレース・メモリ制御回路
１３にトレース・データを転送する。この時、トレース
・メモリ制御回路１３はトレース・ポインタ１５を使用
し、信号線ｒを介してトレース・メモリ１６にトレース
・データを記録する。

命令アドレス≧分岐先アドレスが成立してプログラム・
ループ状態の発生を検出した場合、その時のトレース・
ポインタ１５の値を擬似ポインタ１４に、トレース・デ
ータの命令アドレスと分岐先アドレスをループ命令スタ
ッカ１７に格納する。

これ以降は、ループ検出回路３においてプログラムルー
プ状態の解除が検出されるまで、擬似ポインタ１４を使
用し、トレースデータを信号線ｐ。

ｒを介してトレース・メモリ１６に一時記録し、この間
のトレース・ポインタ１５の更新は停止しておく。

次に、バッファメモリ８，１１の働きについて説明する
。ループ検出回路３においてプログラム・ループ状態が
検出された場合、ループ・カウンタ４の値を更新すると
共に、信号線ｄｔｅｔｆｔｇｅｈを介してバッファ制御
回路７または９により、トレースデータをバッファ・メ
モリ８または１１に一時記憶する。この時どちらのバッ
ファ・メモリに記憶するかはバッファ選択回路５により
、またどのバッファ配列に記憶するかはバッファ・カウ
ンタ６または１０により制御する。バッファ制御回路５
のバッファ選択情報とバッファカウンタ６．１０は、ル
ープ検出回路３でプログラム・ループ状態が解除された
ことを検出したときに初期設定する。

ループカウンタ４はループ検出回路３でループを検出す
る毎に加算し、バッファ選択回路５のバッファ選択情報
は、ループ・カウンタ４の値が１の場合はバッファ制御
回路７によりバッファ・メモリ８に、ループ・カウンタ
４の値が２以上の場合はバッファ制御回路９によりバッ
ファ・メモリ１１にトレース・データを記憶することを
示すようになっている。ループ検出回路３によりループ
状態が検出され、かつループ・カウンタ４が２以上の場
合、バッファ・メモリ８と１１の内容をバッファ・カウ
ンタ６で示す配列分だけバッファ比較回路１２で比較す
る。内容の一致、不一致は信号線ｑを介してトレース・
メモリ制御回路１３に転送し、一致している場合は擬似
ポインタ、１４に再びトレース・ポインタ１５の値を格
納しく同一軌跡によるループ状態）、不一致の場合は擬
似ポインタ１４の値をトレース・ポインタ１５に格納し
、更新を再開する。

プログラム・ループが検出され、その後に解除された場
合は、プログラム・ループが何回発生したのかを解析し
、Ｃｎカバレジ算出を可能とするために、プログラム・
ループを形成していた最後の分岐命令のトレース・デー
タにループ・カウンタ値を付加してトレースする。

〔発明の効果〕

本発明によれば、プログラム実行軌跡のトレースにおい
て、ソフトウェアで一般的に発生するプログラム・ルー
プ時のトレース・データの記録を除去できるので、以下
に示す効果がある。

（１）被トレース装置のプログラムにおけるループ処理
時の同一情報はトレースされないため、トレース・メモ
リの使用効率が大幅に上昇し、これににより従来のよう
に肝心の実行軌跡がトレースできないという不具合がな
くなる。

（２）被トレース装置のプログラムにおけるループ処理
時−の同一情報はトレースされないため、実行軌跡から
のプログラム動作状態の追求が容易となり、カバレジ評
価の効率が向上する。

（３）プログラム・ループ発生回数をトレースすること
により、Ｃｏ、Ｃ，カバレジさらにはＣｎカバレジの解
析を可能とする。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の動作を説明するための、ブローチヤードである。１・・・被トレース装置、　　２・・・命令デコーダ、
３・・・ループ検出回路、　　４・・・ループカウンタ
、５・・・バッファ選択回路、　６，１０・・・バッフ
ァカウンタ、　　７，９・・・バッファ制御回路、８．
１１・・・バッファメモリ、　　１２・・・バッファ比
較回路、　　１３・・・トレースメモリ制御回路、１４
・・・擬似ポインタ、　　１５・・・トレースポインタ
、　　１６・・・トレースメモリ、　　１７・・・ルー
プ命令スタッカ。第１図

Claims

【特許請求の範囲】

（１）情報処理システムのプログラム実行軌跡をトレー
ス・メモリ上に収集するプログラム・トレース装置にお
いて、トレース・データの内容からプログラム・ループ
を検出する手段と、プログラム・ループを検出すると、
それ以降のトレース・データをトレース・メモリに記録
すると共にバッファメモリにも記録する手段と、前記バ
ッファメモリの内容にもとづき、１回目と２回目以降の
ループを形成しているプログラムの動作軌跡が同一内容
であるかどうかチェックする手段と、該チェック結果に
よりトレース・メモリのトレース・ポインタの更新を制
御して、前記ループを形成しているプログラムの動作軌
跡が同一内容の場合、トレース・メモリ上の該当トレー
ス内容を一時的なものとして処理する手段とを具備して
いることを特徴とするプログラム・トレース装置。