JPS58100193A - 残響音形成装置 - Google Patents
残響音形成装置Info
- Publication number
- JPS58100193A JPS58100193A JP57182631A JP18263182A JPS58100193A JP S58100193 A JPS58100193 A JP S58100193A JP 57182631 A JP57182631 A JP 57182631A JP 18263182 A JP18263182 A JP 18263182A JP S58100193 A JPS58100193 A JP S58100193A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- input signal
- delay
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、音響信号に残響音を付加する為の残響音形成
装置に関する。
装置に関する。
音響信号に残響音を付加形成する為の回路として、第１
図に丈のブロック図を示す回路か公知とな２て−る。こ
の回路は遅延時間ｉを有する遅延素子（１）の出力を利
得Ｇが１より小さいフィードバックループにて帰還する
ものである。この第１図に示す回路にインパルスを加え
た場合の応答は、ｓｉ−参τ 但し、 ？１＝ｍ−’ −０Ｔ Ｏ＜Ｇ＜１ となる。その周波数特性は第２図に示す様に、周波数ｔ
（＝ｆ−＞ｉｔ／τの整数倍の点でピークを生ずる櫛歯
状となる。このピークのレベルに１／（１−Ｇ）に達し
、例えばＧ＝α７とした場合は１／（１−α７）、、Ａ
３３・・・・・・となって基準レベル１よｐ１０ａ以上
大きくなる。この様にレベルか基準レベルより！ＯｄＢ
大きくなって遅延回路の許容入力の隈−界に接近すると
、歪みが増大し、非常にききづらｉ音となりてし１５４
のでありた。
図に丈のブロック図を示す回路か公知とな２て−る。こ
の回路は遅延時間ｉを有する遅延素子（１）の出力を利
得Ｇが１より小さいフィードバックループにて帰還する
ものである。この第１図に示す回路にインパルスを加え
た場合の応答は、ｓｉ−参τ 但し、 ？１＝ｍ−’ −０Ｔ Ｏ＜Ｇ＜１ となる。その周波数特性は第２図に示す様に、周波数ｔ
（＝ｆ−＞ｉｔ／τの整数倍の点でピークを生ずる櫛歯
状となる。このピークのレベルに１／（１−Ｇ）に達し
、例えばＧ＝α７とした場合は１／（１−α７）、、Ａ
３３・・・・・・となって基準レベル１よｐ１０ａ以上
大きくなる。この様にレベルか基準レベルより！ＯｄＢ
大きくなって遅延回路の許容入力の隈−界に接近すると
、歪みが増大し、非常にききづらｉ音となりてし１５４
のでありた。
そこで従来にａｌ１３ｗｉにそのブロック図を示す回路
によって全周液数に対して１の利得を維持するようにし
て％Ａｌｔ。しかしこの回路での欠点として。
によって全周液数に対して１の利得を維持するようにし
て％Ａｌｔ。しかしこの回路での欠点として。
周波数特性の平坦を維持する為には利得Ｇが変化した場
合に、☆ルーズにおける利得−Ｇ、−及び１−Ｇ”、そ
その都度Ｇの変化に応じて変化させなければならなかつ
た◎ さらに、第４図に示すように、第３図の回路を複数個縦
続接続することによって、残響音の時間的密度を増加さ
せるよう化Ｌ／たものがある。しかし、＃！５図に示す
ような１つの入力信号に封し、多数の遅延時間の異なっ
た出力備考ｏｕｔ １〜３を有する遅延素子、例えｌｄ
Ｂ Ｂ Ｄ （Ｂｕｃｋｅｔ Ｂｒ５１ｐｄａ Ｄｅ
ｖｉｃｅ ）やＯＯＤ （Ｏｋａｍ ０Ｏｕｐｌｅｄ
Ｄｅｖｉｃｅ ）を用−で第４図の回路を構成するには
☆個別の遅延素子（５） （６）及び（７）毎に６つの
帰還ループを形成しなけれはならず、多大な数の回路素
子が必要となるとｉう欠点があった。
合に、☆ルーズにおける利得−Ｇ、−及び１−Ｇ”、そ
その都度Ｇの変化に応じて変化させなければならなかつ
た◎ さらに、第４図に示すように、第３図の回路を複数個縦
続接続することによって、残響音の時間的密度を増加さ
せるよう化Ｌ／たものがある。しかし、＃！５図に示す
ような１つの入力信号に封し、多数の遅延時間の異なっ
た出力備考ｏｕｔ １〜３を有する遅延素子、例えｌｄ
Ｂ Ｂ Ｄ （Ｂｕｃｋｅｔ Ｂｒ５１ｐｄａ Ｄｅ
ｖｉｃｅ ）やＯＯＤ （Ｏｋａｍ ０Ｏｕｐｌｅｄ
Ｄｅｖｉｃｅ ）を用−で第４図の回路を構成するには
☆個別の遅延素子（５） （６）及び（７）毎に６つの
帰還ループを形成しなけれはならず、多大な数の回路素
子が必要となるとｉう欠点があった。
本発明は上述の欠点に儀みて発１ｌｌＩ４れ九もので、
比較的簡単な回路構成で以て、周波数特性にピークをも
次な一残響音形成装置を得ることができる。
比較的簡単な回路構成で以て、周波数特性にピークをも
次な一残響音形成装置を得ることができる。
以下１本発明を実施例によって詳細に説明する。
まず本発明と関連する回路の種々の実施例について説明
する。
する。
＄６人図〜第６ＤＩＩに示すように遅延素子（８）及び
（８ｙの各々の出力を利得Ｇ ＩＲｖｈは一〇（ＩＧＩ
＜１ ）の帰還ループによって帰還するようにした残
響音形成回路に、インパルスを加えた場合の応答は、そ
となり、告応答の位相及び周波数特性は夫々第７Ａ〜第
７Ｄ図に示すようにな９１局波数／（−、−）が１／τ
の整数倍となる点で周波数特性にピークが生じている。
（８ｙの各々の出力を利得Ｇ ＩＲｖｈは一〇（ＩＧＩ
＜１ ）の帰還ループによって帰還するようにした残
響音形成回路に、インパルスを加えた場合の応答は、そ
となり、告応答の位相及び周波数特性は夫々第７Ａ〜第
７Ｄ図に示すようにな９１局波数／（−、−）が１／τ
の整数倍となる点で周波数特性にピークが生じている。
なお、＃Ｉ７人図〜第７Ｄ図に示す位相及び周波数ｌｆ
＃性は、τ＝５０１１ｓｅｃ、 Ｑ＝α７とした場合を
例示して−る。この周波数特性がピークとなる時の位相
は、第６Ａ図及び第６０図の回路では、第７人図及び第
７０図のように零となって入出力信号の位相が勢しくな
り、第６Ｂ図及び第６Ｄ図の回路では第７Ｂ図及び第７
Ｄ図のように１８０Ｗ／Ｌとなって入出力信号の位相が
反転してｉる。そこで第７Ａ図及び第７０図の場合は、
＠８Ａｌ及び第８Ｂ図に示すように入力信号又は遅延信
号の何れか一方の位相を−Ｇ′のルニプを介して反転さ
せて遅延信号又は入力信号と加算することによって、ま
た第７８ｍ及び第７Ｄ図の場会抹、４ＩＥ？Ａ図及び第
９Ｂ図に示すように入力信号又は遅延信号の位相はその
ｔまにしてσのループを介して遅延信号又は入力信号と
加算することによって、各ピークの位相に対して逆位相
の信号を遅延信号に重畳させ、これにより％ピークのレ
ベルを適当レベルまで減衰名せることができる◎この時
のレベルに第８人図、第８Ｂ図、第９人図、及び第９Ｂ
ｗＡＩＩｃ示す帰還ルー１Ｇ及びループＧ′の値によっ
て決定され、このＧ及びＧ′は互Ｖ％（独立した値であ
りてよＩ／１にれに−より第８Ａ図及び第８Ｂ図〜第９
λ図及び第９Ｂ図に示す回路の周波数特性は第１０図に
示すように周波数７（＝、−）がｌ／ｒの整数倍となる
点でのディップを含むレベル変化の少なｉ周波数特性に
変えることができ、従って歪みの発生を肪止することが
できる。即ち、第２図の特性のピーク部分には信号が逆
相で加えられるため減衰し、谷の部分には信号が同相で
加えられる丸め増大し、全体として第１０図の特性とな
るものである。尚第２図のピークを含む特性より第１０
図のディップを含む特性の方か聴感上聞き易ｉことか解
明されてｉ６゜ 次に第１１図に示すよう（夫々遅延時間Ｔ１ｍ”！を有
丁番遅延素子（９）及び鵠を縦ｌＩ！接続し、各々のｔ
ｔｓ 力ｆ （ｈ ｂＧｆｆｉの帰還ループによって帰
還するようにした残響音形成回路にインパルスを加えた
時の応答に ０＜Ｇ。
＃性は、τ＝５０１１ｓｅｃ、 Ｑ＝α７とした場合を
例示して−る。この周波数特性がピークとなる時の位相
は、第６Ａ図及び第６０図の回路では、第７人図及び第
７０図のように零となって入出力信号の位相が勢しくな
り、第６Ｂ図及び第６Ｄ図の回路では第７Ｂ図及び第７
Ｄ図のように１８０Ｗ／Ｌとなって入出力信号の位相が
反転してｉる。そこで第７Ａ図及び第７０図の場合は、
＠８Ａｌ及び第８Ｂ図に示すように入力信号又は遅延信
号の何れか一方の位相を−Ｇ′のルニプを介して反転さ
せて遅延信号又は入力信号と加算することによって、ま
た第７８ｍ及び第７Ｄ図の場会抹、４ＩＥ？Ａ図及び第
９Ｂ図に示すように入力信号又は遅延信号の位相はその
ｔまにしてσのループを介して遅延信号又は入力信号と
加算することによって、各ピークの位相に対して逆位相
の信号を遅延信号に重畳させ、これにより％ピークのレ
ベルを適当レベルまで減衰名せることができる◎この時
のレベルに第８人図、第８Ｂ図、第９人図、及び第９Ｂ
ｗＡＩＩｃ示す帰還ルー１Ｇ及びループＧ′の値によっ
て決定され、このＧ及びＧ′は互Ｖ％（独立した値であ
りてよＩ／１にれに−より第８Ａ図及び第８Ｂ図〜第９
λ図及び第９Ｂ図に示す回路の周波数特性は第１０図に
示すように周波数７（＝、−）がｌ／ｒの整数倍となる
点でのディップを含むレベル変化の少なｉ周波数特性に
変えることができ、従って歪みの発生を肪止することが
できる。即ち、第２図の特性のピーク部分には信号が逆
相で加えられるため減衰し、谷の部分には信号が同相で
加えられる丸め増大し、全体として第１０図の特性とな
るものである。尚第２図のピークを含む特性より第１０
図のディップを含む特性の方か聴感上聞き易ｉことか解
明されてｉ６゜ 次に第１１図に示すよう（夫々遅延時間Ｔ１ｍ”！を有
丁番遅延素子（９）及び鵠を縦ｌＩ！接続し、各々のｔ
ｔｓ 力ｆ （ｈ ｂＧｆｆｉの帰還ループによって帰
還するようにした残響音形成回路にインパルスを加えた
時の応答に ０＜Ｇ。
０＜０２
Ｇ＋ ＋ Ｇｚ ＜ １
となる。ここでｆｌ：２ｆ２ とすると第１２図に示
すように周波数ｆ（〒資）が１／Ｔ１の整数倍で周波数
特性にピークかで１１、周波数ｆが３／τ１の整数倍と
なった時に大きなピークができる。この大小のピークが
発生する時の位相は、（６）式からもわかるように０と
なって入出力信号の位相が一致する。
すように周波数ｆ（〒資）が１／Ｔ１の整数倍で周波数
特性にピークかで１１、周波数ｆが３／τ１の整数倍と
なった時に大きなピークができる。この大小のピークが
発生する時の位相は、（６）式からもわかるように０と
なって入出力信号の位相が一致する。
従って纂１６図に示すように各ピークの位相に対して逆
位相の信号として入力信号を遅嬌傷号に重畳させること
によって、各ピークのレベルを適当レベルまで減衰させ
ることかで龜る。この時のレベルは第１６図に示すＧ１
及びＧ２の値によって決定され、この０１及び偽は互−
に独立した値であってよい。これにより第１３図に示す
回路の周波数特性は第１４図に示すようにディップを含
むレベル変化の少な一周波数特性に変えることか出来、
従りで歪みの発生を防止することができる。なお。
位相の信号として入力信号を遅嬌傷号に重畳させること
によって、各ピークのレベルを適当レベルまで減衰させ
ることかで龜る。この時のレベルは第１６図に示すＧ１
及びＧ２の値によって決定され、この０１及び偽は互−
に独立した値であってよい。これにより第１３図に示す
回路の周波数特性は第１４図に示すようにディップを含
むレベル変化の少な一周波数特性に変えることか出来、
従りで歪みの発生を防止することができる。なお。
第１５図では遅延素子（９）及び顛が２個の場合を例示
しているか、第１５図に示すように２個以上の遅延素子
を縦続接続し、各々の出力の全部、或いは一部を帰還す
るようにしても上述と同様の効果か得られる。
しているか、第１５図に示すように２個以上の遅延素子
を縦続接続し、各々の出力の全部、或いは一部を帰還す
るようにしても上述と同様の効果か得られる。
次に本発明と関連する回路としての第１６図に示す回路
にインパルスを加えた場合の応答はと表わすことができ
る。振巾１の単位パルスが印加された場合の時間応答は
第１８図のようになり。
にインパルスを加えた場合の応答はと表わすことができ
る。振巾１の単位パルスが印加された場合の時間応答は
第１８図のようになり。
＃！１図に示す回路に比べて時間間隔の短い、即ち時間
成分の密度を２倍に高めた出力信号を得るととかできる
ものである。この第１６図に示す回路もこのままでは第
１７図人に示すようなピークをもつ周波数特性となるが
、位相（＠１７図Ｂ）に注目してみるとピークとなる周
波数では位相が零となって入出力４１１号の位相か一致
することがわがる。なお、この第１７図は（７）式でｆ
＝ ２１ｘ＝ ２０１１ ＆、 ′Ｇ−α７
とした場合の特性を例示して−る。従って第１９図に示
すように残響信号に入力信号を−Ｇ’ループを介して逆
位相にして重畳することによって各ピークのレベルを遍
尚レベルまで減衰させることができる。第１９図にお−
でＧ′＝３とし次場合の周波数特性は第１７図Ｃのよう
にピークを減衰させた特性となる。なお、第１９図では
遅延素子を２個とじ九場合゛を例示して−るが、第２０
図に示すように２個以上の遅延素子を縦続接続し。
成分の密度を２倍に高めた出力信号を得るととかできる
ものである。この第１６図に示す回路もこのままでは第
１７図人に示すようなピークをもつ周波数特性となるが
、位相（＠１７図Ｂ）に注目してみるとピークとなる周
波数では位相が零となって入出力４１１号の位相か一致
することがわがる。なお、この第１７図は（７）式でｆ
＝ ２１ｘ＝ ２０１１ ＆、 ′Ｇ−α７
とした場合の特性を例示して−る。従って第１９図に示
すように残響信号に入力信号を−Ｇ’ループを介して逆
位相にして重畳することによって各ピークのレベルを遍
尚レベルまで減衰させることができる。第１９図にお−
でＧ′＝３とし次場合の周波数特性は第１７図Ｃのよう
にピークを減衰させた特性となる。なお、第１９図では
遅延素子を２個とじ九場合゛を例示して−るが、第２０
図に示すように２個以上の遅延素子を縦続接続し。
各々の出力の全部、或ｉは一部を加算するようにしても
上述と同様の効果が得られる。ｔた。 ＠２１図のよう
に縦続接続された遅延素子の途中で加算するようにして
もよ−。
上述と同様の効果が得られる。ｔた。 ＠２１図のよう
に縦続接続された遅延素子の途中で加算するようにして
もよ−。
次に本発明の実施例にクーでＩＢ！明する。
上述した回路を具体的回路素子によって、第２２図−に
示すように構成することかできる。即ち、遅延素子とし
てのＢＢＤαりと、演算増巾器α湯及び抵抗Ｉ〜復Ｑか
ら成る加算器と、演算増巾器ａη及び抵抗−〜四から成
る加算器とによって残響音形成回路を〜構成することが
できる。この回路をブロック線図で表わせば第２６図の
ようになり、前述した第８Ａ図の場合と実質的に同一と
なる。尚−人は演算増巾器Ｉの増中度、−Ｇ’は加算さ
れる入力信号の増中度を示すものである〇 次に本発明の具体的回路の第１の実施例につめて説明す
る。
示すように構成することかできる。即ち、遅延素子とし
てのＢＢＤαりと、演算増巾器α湯及び抵抗Ｉ〜復Ｑか
ら成る加算器と、演算増巾器ａη及び抵抗−〜四から成
る加算器とによって残響音形成回路を〜構成することが
できる。この回路をブロック線図で表わせば第２６図の
ようになり、前述した第８Ａ図の場合と実質的に同一と
なる。尚−人は演算増巾器Ｉの増中度、−Ｇ’は加算さ
れる入力信号の増中度を示すものである〇 次に本発明の具体的回路の第１の実施例につめて説明す
る。
纂２４図にマイクロフォンで得られた信号に残響音を付
加するようにし次残響音形成回路である０ＢＢＤＧ４）
で扱−得る信号レベルは−１０−〇 ｄＢｍが適当で、
しかも入力端子（２）から供給されるマイクロフォンの
出力レベルは−８０〜−５０ｄＢｍと小さいので％ＢＢ
Ｄｒ２４と入力端子弼との間にＦＥＴｃ！υ及びトラン
ジスタ（２）及び（至）から成る前置増巾器を配置し、
その前段を逆相増巾器、後段を遅−信号と入力信号との
混合増巾器としたものである。この回路もブロック線図
で表わせは第２３図のようにな９．前述した第８人図の
場合と実質的に同一となる。
加するようにし次残響音形成回路である０ＢＢＤＧ４）
で扱−得る信号レベルは−１０−〇 ｄＢｍが適当で、
しかも入力端子（２）から供給されるマイクロフォンの
出力レベルは−８０〜−５０ｄＢｍと小さいので％ＢＢ
Ｄｒ２４と入力端子弼との間にＦＥＴｃ！υ及びトラン
ジスタ（２）及び（至）から成る前置増巾器を配置し、
その前段を逆相増巾器、後段を遅−信号と入力信号との
混合増巾器としたものである。この回路もブロック線図
で表わせは第２３図のようにな９．前述した第８人図の
場合と実質的に同一となる。
次に本発明の具体的な回路の纂２の実施例につ埴て説明
する。
する。
この実施例は第２５図に示すように前述した第２４図の
実施例における前置増巾器をトランジスタ凶及び（至）
から成る差動増巾器で構成したもので、トランジスタ（
至）のペースに入力端子（至）から供給さ、れる入力信
号を、トランジスタ（至）のベースに遅延信号を適尚な
減衰度を有する減衰器ＡＴＴを介して供給して互−に逆
相の信号を重畳させるものである。この回路のブロック
線図に第９Ａ図と実質的に同一となる。
実施例における前置増巾器をトランジスタ凶及び（至）
から成る差動増巾器で構成したもので、トランジスタ（
至）のペースに入力端子（至）から供給さ、れる入力信
号を、トランジスタ（至）のベースに遅延信号を適尚な
減衰度を有する減衰器ＡＴＴを介して供給して互−に逆
相の信号を重畳させるものである。この回路のブロック
線図に第９Ａ図と実質的に同一となる。
なお、上記具体的回路の第１及び第２実施例におけるＢ
ＢＤの駆動回路は以下に述べるようなものであってよい
Ｏ Ｐ？ヤンネ−ルＭＯ８１１ＢＢＤの等価回路は落２６図
のように真わせる・このＢＢＤを２相のり誼ツクパルス
φ１及びφ２によって駆動させる場合は％第２７図に示
す２ｍのクロックパルスφ１及びφ２が必要となる。Ｂ
ＢＤの各ＦＢＴはこのり■ツクパルスの負のパルスによ
ってオン状態となって、各コンデンサの電荷を順次伝送
するものである０従ってクロックパルスφ１＆びφ２の
負のクロックパルスは互−に重ならなｉことが必要とな
る。
ＢＤの駆動回路は以下に述べるようなものであってよい
Ｏ Ｐ？ヤンネ−ルＭＯ８１１ＢＢＤの等価回路は落２６図
のように真わせる・このＢＢＤを２相のり誼ツクパルス
φ１及びφ２によって駆動させる場合は％第２７図に示
す２ｍのクロックパルスφ１及びφ２が必要となる。Ｂ
ＢＤの各ＦＢＴはこのり■ツクパルスの負のパルスによ
ってオン状態となって、各コンデンサの電荷を順次伝送
するものである０従ってクロックパルスφ１＆びφ２の
負のクロックパルスは互−に重ならなｉことが必要とな
る。
第２８図に示す非安定マルチバイブレータ−１）ＰＮＰ
ＩＩ）ｊンジスタ或％／−ｈにＰチャンネルＭＯｆ９型
ＦＩＴ＠ｌ・υ、コンデンサ＠＆ｌ、及び抵抗（ロ）〜
（ロ）によって構成すれば、出力端子（至）及び（至）
から＃！２９図に示すパルスφ１及びφ２がそれぞれ得
られる。パルス−１はコンデンサ（至）及び抵抗（至）
のもつ特定数によりて、ｔたパルスφ２はコンデンサ■
及び抵抗（至）のもつ時定数によって、立下がりがそれ
ぞれ指数関数的に変化する。このパルスφ１及びφ２に
互−に重なることがないので、第２６図に示すＢＢＤの
駆動用パルスとして使用することかできる。この、よう
に、駆動回路としてマルチバイブレータラ使用すること
によって簡単かつ安価なりＢＤ駆動回路か得られ、しか
もこのマルチバイブレータをＰＮＰｌ［）ランジスタ或
−にＰチャンネルＭＯ８型ＦＩｉｉＴで構成したことに
より、ＢＢＤと同一基板上に形成することかできる◎ま
た。ＢＢＤかＮチャンネルＭＯ８ｍである場合に、駆動
回路としでのマルチバイブレータをＮＰＮＩＩ）ランジ
スタ貞ｖｈはＮチャンネルＭＯ８１１Ｆ Ｐｉ Ｔて構
成し、前述と同様の効果を得ることができる。
ＩＩ）ｊンジスタ或％／−ｈにＰチャンネルＭＯｆ９型
ＦＩＴ＠ｌ・υ、コンデンサ＠＆ｌ、及び抵抗（ロ）〜
（ロ）によって構成すれば、出力端子（至）及び（至）
から＃！２９図に示すパルスφ１及びφ２がそれぞれ得
られる。パルス−１はコンデンサ（至）及び抵抗（至）
のもつ特定数によりて、ｔたパルスφ２はコンデンサ■
及び抵抗（至）のもつ時定数によって、立下がりがそれ
ぞれ指数関数的に変化する。このパルスφ１及びφ２に
互−に重なることがないので、第２６図に示すＢＢＤの
駆動用パルスとして使用することかできる。この、よう
に、駆動回路としてマルチバイブレータラ使用すること
によって簡単かつ安価なりＢＤ駆動回路か得られ、しか
もこのマルチバイブレータをＰＮＰｌ［）ランジスタ或
−にＰチャンネルＭＯ８型ＦＩｉｉＴで構成したことに
より、ＢＢＤと同一基板上に形成することかできる◎ま
た。ＢＢＤかＮチャンネルＭＯ８ｍである場合に、駆動
回路としでのマルチバイブレータをＮＰＮＩＩ）ランジ
スタ貞ｖｈはＮチャンネルＭＯ８１１Ｆ Ｐｉ Ｔて構
成し、前述と同様の効果を得ることができる。
以上本発明は第２２図及び第２３１５！Ｑに示すように
、入力信号を遅延する為の１個又は縦続接続された複数
個の９遅延手段から成る遅延回路と、前記遅延手段の出
力を上記入力信号の入力端に＃ＩＲする為の利得が１よ
抄小さ一１個又は複数個の帰還回路と、前記入力信号と
前記遅延回路の出力信号である遅延信号とを互いに逆相
となるように加算する為の加算回路とを具備するように
構成したものである。このように構成することにょ９比
較的簡単な回路構成で以って、周波数ＩｆＩＩ性にピー
クをもたな一残響音形成装置を得ることが可能となる＠
また各＃Ｉ遺副回路利得Ｇｌ ｈ Ｇ２・・・・・・・
・・Ｇｎは互−に独立した値でよく、第３図の従来のよ
うに１つのループの利得の変化に応じて他のループの利
得を特に正確に変える必要かな−ので設計を容易にする
ことかできる・
、入力信号を遅延する為の１個又は縦続接続された複数
個の９遅延手段から成る遅延回路と、前記遅延手段の出
力を上記入力信号の入力端に＃ＩＲする為の利得が１よ
抄小さ一１個又は複数個の帰還回路と、前記入力信号と
前記遅延回路の出力信号である遅延信号とを互いに逆相
となるように加算する為の加算回路とを具備するように
構成したものである。このように構成することにょ９比
較的簡単な回路構成で以って、周波数ＩｆＩＩ性にピー
クをもたな一残響音形成装置を得ることが可能となる＠
また各＃Ｉ遺副回路利得Ｇｌ ｈ Ｇ２・・・・・・・
・・Ｇｎは互−に独立した値でよく、第３図の従来のよ
うに１つのループの利得の変化に応じて他のループの利
得を特に正確に変える必要かな−ので設計を容易にする
ことかできる・
第１図は従来の残響音形成μｓ路を示すブロック図、第
２図は第１図に示す回路の周波数特性図、第３図及びＪ
ｌｌｌＮ４図は従来の残響音形成回路のブロック図、第
５図は１人力信号に対し複数の遅延信号か得られる遅延
素子のブロック図、第６ＡｒＥＩ〜第６ＤＥは本発明と
関連する回路の実施例としての残響音形成回路の一部を
構成する回路のブロック図、Ｎ７人図〜第７Ｄ図は第６
Ａ図〜第６Ｄ図に示す回路の周波数特性図、 ’＃！
８ Ａ図〜第８Ｂ図及び第９人図〜第９Ｂ図は本発明と
関連する回路の実施例としての残響音形成回路のブロッ
ク図、第１０図は篤８人図〜第８Ｂ図及び第９Ａ図〜第
９Ｂ図に示す回路の周波数特性図、第１１図μ本発明と
関連する回路の実施例としての残響音形成回路の一部を
構成する回路のブロック囚、第１２図は第１１図に示す
回路の周波数特性図、第１３図は本％明と関連する回路
の実施例としての残響音形成回路の一部を構成する回路
のブロック図、第１４図は第１３図に示す回路の周波数
特性図、＃１１５図及び第１６図は本発明と関連する回
路の実施例としての残響音形成回路の一部を構成する回
路のプａツク図、［１７図は第１６図及び第１９図に示
す回路の特性図、第１８図は第１６図に示す回路の時間
特性図、第１９図、第２０図及び第２１図は本発明と関
連する回路の実施例としてのブロック図、第２２図は本
発明の実施例を示す回路図、纂２５図は纂２２図に示す
回路のブロック図、第２４図は本発明の具体的回路の篤
１の実施例を示す回路図、第２５図は本発明の具体的回
路の第２の実施例を示す回路図、菖２６図はＢＢＤの勢
価回路図％第２７図はＢＢＤ駆動パルスを示すｍ形図、
第２８図はＢＢＤ駆動回路を示す回路図、纂２９図は第
２８図化示す回路の出力波形図である。 なお図面に使用された符号にお−で、 （８）（８）’
（９）α値は遅延素子％ａの（財）はＢＢＤである。 代理人 上屋 膀 Ｉ 常包芳男 ｌ 杉浦俊貴 第７Ａ図 朋友＆（ｌｈ）− μＪ膚敗（Ｈか−。 戸−３月しＪＨ冨ノー一一一一一一 転 妊 （自発）゛手続補正書 昭和５７年１２月３戸、 −１＼ 特許庁長官殿 ゝ４１、事件
の表示 昭和５７年特許願第１８２６３１号 ６、補正により増加する発明の数
２図は第１図に示す回路の周波数特性図、第３図及びＪ
ｌｌｌＮ４図は従来の残響音形成回路のブロック図、第
５図は１人力信号に対し複数の遅延信号か得られる遅延
素子のブロック図、第６ＡｒＥＩ〜第６ＤＥは本発明と
関連する回路の実施例としての残響音形成回路の一部を
構成する回路のブロック図、Ｎ７人図〜第７Ｄ図は第６
Ａ図〜第６Ｄ図に示す回路の周波数特性図、 ’＃！
８ Ａ図〜第８Ｂ図及び第９人図〜第９Ｂ図は本発明と
関連する回路の実施例としての残響音形成回路のブロッ
ク図、第１０図は篤８人図〜第８Ｂ図及び第９Ａ図〜第
９Ｂ図に示す回路の周波数特性図、第１１図μ本発明と
関連する回路の実施例としての残響音形成回路の一部を
構成する回路のブロック囚、第１２図は第１１図に示す
回路の周波数特性図、第１３図は本％明と関連する回路
の実施例としての残響音形成回路の一部を構成する回路
のブロック図、第１４図は第１３図に示す回路の周波数
特性図、＃１１５図及び第１６図は本発明と関連する回
路の実施例としての残響音形成回路の一部を構成する回
路のプａツク図、［１７図は第１６図及び第１９図に示
す回路の特性図、第１８図は第１６図に示す回路の時間
特性図、第１９図、第２０図及び第２１図は本発明と関
連する回路の実施例としてのブロック図、第２２図は本
発明の実施例を示す回路図、纂２５図は纂２２図に示す
回路のブロック図、第２４図は本発明の具体的回路の篤
１の実施例を示す回路図、第２５図は本発明の具体的回
路の第２の実施例を示す回路図、菖２６図はＢＢＤの勢
価回路図％第２７図はＢＢＤ駆動パルスを示すｍ形図、
第２８図はＢＢＤ駆動回路を示す回路図、纂２９図は第
２８図化示す回路の出力波形図である。 なお図面に使用された符号にお−で、 （８）（８）’
（９）α値は遅延素子％ａの（財）はＢＢＤである。 代理人 上屋 膀 Ｉ 常包芳男 ｌ 杉浦俊貴 第７Ａ図 朋友＆（ｌｈ）− μＪ膚敗（Ｈか−。 戸−３月しＪＨ冨ノー一一一一一一 転 妊 （自発）゛手続補正書 昭和５７年１２月３戸、 −１＼ 特許庁長官殿 ゝ４１、事件
の表示 昭和５７年特許願第１８２６３１号 ６、補正により増加する発明の数
Claims (1)
- 入力信号と、この入力信号を遅凰嘔せた遅延信号とを加
重することにより残響特性を変更するようにした残響音
形成装置において、入力信号を遅延する為の１個又は縦
続接続された複数個の遅延手段から成る遅延回路と、前
記遅延手段の出力を上記入力信号の入力端に帰還する為
の利得が１より小さい１個又は複数個の帰還回路と、前
記入力信号と前記遅延回路の出力信号である遅Ｗｍ信号
とを互−に逆相とな−ように加算する為の加算回路とを
臭備する残響音形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182631A JPS58100193A (ja) | 1982-10-18 | 1982-10-18 | 残響音形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57182631A JPS58100193A (ja) | 1982-10-18 | 1982-10-18 | 残響音形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58100193A true JPS58100193A (ja) | 1983-06-14 |
| JPS6148160B2 JPS6148160B2 (ja) | 1986-10-22 |
Family
ID=16121662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57182631A Granted JPS58100193A (ja) | 1982-10-18 | 1982-10-18 | 残響音形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58100193A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092119A (ja) * | 1973-12-07 | 1975-07-23 |
-
1982
- 1982-10-18 JP JP57182631A patent/JPS58100193A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092119A (ja) * | 1973-12-07 | 1975-07-23 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6148160B2 (ja) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4625326A (en) | Apparatus for generating a pseudo-stereo signal | |
| US3819953A (en) | Differential bucket-brigade circuit | |
| US4449237A (en) | Audio feedback suppressor | |
| US3992582A (en) | Reverberation sound producing apparatus | |
| US3800248A (en) | Unidirectional surface wave transducer device | |
| JPS5972814A (ja) | 遅延回路 | |
| JPS63246928A (ja) | Ｄ／ａ変換装置 | |
| US3939437A (en) | All-pass reverberator with an MOS delay line | |
| JPS58100193A (ja) | 残響音形成装置 | |
| JPS6017119B2 (ja) | 人工残響装置 | |
| US5381107A (en) | Time-base inversion type linear phase filter of the infinite impulse response type having linear phase characteristics | |
| JPH0557767B2 (ja) | ||
| JPS6025800B2 (ja) | 残響音形成回路 | |
| JPS6041887B2 (ja) | スイツチング回路 | |
| US2537090A (en) | System for maintaining maximum pulse definition on high q networks | |
| GB2041704A (en) | Delay circuits | |
| EP0143637A2 (en) | Feedback type comb filter | |
| US3431357A (en) | Tone control | |
| JP2606262B2 (ja) | パルス発生回路 | |
| JPS6181021A (ja) | ノイズ除去回路 | |
| JPS5942597A (ja) | 残響装置 | |
| JPS6352197A (ja) | 残響付加装置 | |
| JPH0246014A (ja) | 非線形エンファシス・ディエンファシス回路 | |
| JPH0543544Y2 (ja) | ||
| JPH05114838A (ja) | ノイズ除去回路 |