JPS5739638A - Serial data reception circuit - Google Patents
Serial data reception circuitInfo
- Publication number
- JPS5739638A JPS5739638A JP11526580A JP11526580A JPS5739638A JP S5739638 A JPS5739638 A JP S5739638A JP 11526580 A JP11526580 A JP 11526580A JP 11526580 A JP11526580 A JP 11526580A JP S5739638 A JPS5739638 A JP S5739638A
- Authority
- JP
- Japan
- Prior art keywords
- serial data
- shift register
- specific bit
- counter
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11526580A JPS5739638A (en) | 1980-08-20 | 1980-08-20 | Serial data reception circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11526580A JPS5739638A (en) | 1980-08-20 | 1980-08-20 | Serial data reception circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5739638A true JPS5739638A (en) | 1982-03-04 |
Family
ID=14658383
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11526580A Pending JPS5739638A (en) | 1980-08-20 | 1980-08-20 | Serial data reception circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5739638A (ja) |
-
1980
- 1980-08-20 JP JP11526580A patent/JPS5739638A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5739638A (en) | Serial data reception circuit | |
SU959286A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
SU1040614A1 (ru) | Устройство декодировани зеркальных кодов | |
SU1088143A2 (ru) | Устройство дл обнаружени ошибок бипол рного сигнала | |
SU658758A1 (ru) | Устройство обнаружени ошибок при приеме псевдотроичного сигнала | |
SU1045370A1 (ru) | Формирователь импульсов | |
SU1067610A2 (ru) | Детектор частотно-манипулированных сигналов | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
SU543183A1 (ru) | Устройство приема сигналов синхронного запуска | |
SU875641A1 (ru) | Кольцевой счетчик | |
SU1062757A1 (ru) | Устройство дл передачи и контрол сигналов | |
SU663123A1 (ru) | Приемник дискретной информации | |
JPS5595449A (en) | Framing code detection circuit | |
SU853810A1 (ru) | Устройство дл приема дискретныхСигНАлОВ | |
SU1283743A1 (ru) | Устройство дл контрол преобразовани информации | |
SU554632A1 (ru) | Устройство автоматического определени коэффициента ошибок | |
SU684757A1 (ru) | Устройство цикловой синхронизации | |
SU767765A2 (ru) | Асинхронное устройство дл определени четности информации | |
SU400035A1 (ru) | Накопитель импульсов | |
SU907847A1 (ru) | Устройство дл устранени дроблений принимаемых телеграфных сигналов | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации | |
SU1109932A1 (ru) | Устройство дл передачи и приема псевдослучайных сигналов | |
JPS56140442A (en) | Data majority circuit | |
SU1084749A1 (ru) | Устройство дл допускового контрол последовательностей импульсов | |
SU1023320A1 (ru) | Цифровой дискриминатор |