JPH1198354A - 画像読取装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、小型・簡略化され処理速度も向上
したシェーディング回路を提供することを目的とする。 【解決手段】 Ａ／Ｄ変換部３１と、白基準値を記憶す
る第１記憶部４１と、黒基準値を記憶する第２記憶部４
３と、白基準値のＤ／Ａ変換部３３と、黒基準値のＤ／
Ａ変換部３９と、上限電圧源供給部３５と、下限電圧源
供給部３７と、上限電圧源又は白基準値の一方を選択し
て変換部に供給する選択部４５と、下限電圧源又は黒基
準値の一方を選択して変換部に供給する第２選択部４７
と、アナログ画像信号のシェーディング補正の際は、変
換部が白基準値と黒基準値とを基準値としてシェーディ
ング補正させる制御部２と、白基準値及び黒基準値の作
成の際は、上限電圧源と下限電圧源を変換部に供給して
第１・第２記憶部に白基準値、黒基準値を記憶させる制
御部２とをもつシェーディング補正回路。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、原稿台に載せら
れた原稿に光を照射しその反射光をＣＣＤセンサで受光
することにより原稿の画像を読み取る画像読取装置に使
用するシェーディング補正回路に関する。

【０００２】

【従来の技術】従来、原稿等の画像を読み取る画像読取
装置として、原稿を載せる原稿台（ガラス）、原稿を照
明する照明装置と原稿からの反射光を反射する第１の鏡
を同架した第１キャリッジと第２キャリッジの鏡からの
光を反射する第２および第３の鏡を同架したキャリッジ
２と第３の鏡が反射した光をＣＣＤセンサ上に結像する
光学レンズとからなり、原稿台の一端には白基準とする
白基準板と、黒基準とする黒基準板があり、キャリッジ
２はキャリッジ１の１／２の速度で原稿面を走査するこ
とにより画像を読み取る画像読み取り装置が用いられて
いる。

【０００３】このような読み取り装置では、照明のムラ
とＣＣＤセンサの感度バラツキを補正するため原稿を読
み取る前に、上記の黒基準板と白基準板を読み取りそれ
ぞれを黒基準、白基準としてメモリに記憶しておき原稿
を読み取る際に前記黒基準と白基準を用いて正規化をお
こなうシェーディング補正回路が使用される。

【０００４】しかし、従来のシェーディング補正回路で
は、補正後のデータＤ（ｘ）を求めるため次式を計算す
るため、引き算器と割り算器がどうしても必要になる。

【０００５】Ｄ（ｘ）＝ｋ×（Ｇ（ｘ）−Ｋ（ｘ）／
（Ｗ（ｘ）−Ｋ（ｘ）） ここで、Ｄ（ｘ）は、シェーディング補正後データ、 ｋは、定数、 Ｇ（ｘ）は、ｘ画素目の画像データ、 Ｗ（ｘ）は、ｘ画素目の白基準データ、 Ｋ（ｘ）は、ｘ画素目の黒基準データ、である。

【０００６】従って従来回路においては、引き算器、割
算器が必要であり回路の小型化が難しいという問題があ
る。

【０００７】

【発明が解決しようとする課題】上記したように従来の
回路では、上記の式に応じて回路が構成されるため、ど
うしても引き算器とわり算器とが必要であり、そのため
回路の小型化がこれ以上できないという問題がある。

【０００８】本発明は、この課題に応じるべくなされた
ものであり、デジタル化することにより小型・簡略化さ
れ処理速度も向上したシェーディング回路を提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】本発明は、光電変換され
た画像信号をＡ／Ｄ変換してデジタル信号を出力する変
換手段と、白基準値を記憶する第１記憶手段と、黒基準
値を記憶する第２記憶手段と、前記第１記憶手段の白基
準値をＤ／Ａ変換する第１Ｄ／Ａ変換手段と、前記第２
記憶手段の黒基準値をＤ／Ａ変換する第２Ｄ／Ａ変換手
段と、標準の上限電圧を供給する第１供給手段と、標準
の下限電圧を供給する第２供給手段と、前記上限電圧又
は前記第１Ｄ／Ａ変換手段にてアナログに変換された白
基準値の一方を選択して前記変換手段の上限基準電圧と
して供給する第１選択手段と、前記下限電圧又は前記第
１Ｄ／Ａ変換手段にてアナログに変換された黒基準値の
一方を選択して前記変換手段の下限基準電圧として供給
する第２選択手段と、アナログ画像信号のシェーディン
グ補正を行う際には、前記白基準値を供給するべく前記
第１選択手段を制御し、前記黒基準値を前記変換手段に
供給するべく前記第２選択手段を制御することにより、
前記変換手段が前記白基準値と黒基準値とを基準値とし
て前記アナログ画像信号をデジタル信号に変換するべく
制御する第１制御手段と、前記白基準値及び黒基準値の
作成を行う際には、前記上限電圧を前記変換手段に供給
するべく前記第１選択手段を制御し、前記下限電圧を前
記変換手段に供給するべく前記第２選択手段を制御する
ことで、前記第１記憶手段が白基準値を記憶し、前記第
２記憶手段が新たな黒基準値を検出し記憶するべく制御
する第２制御手段と、を具備することを特徴とするシェ
ーディング補正回路である。

【００１０】本発明は、上記構造により従来構造のよう
に減算器や除算器を用いることなく、デジタル処理によ
るシェーディング補正を実現することにより、より小型
化され信頼性の高いシェーディング補正を提供すること
ができる。

【００１１】本発明は、光電変換された画像信号をＡ／
Ｄ変換してデジタル信号を出力する変換手段と、ライン
センサ１ライン分の白基準値を記憶する第１記憶手段
と、ラインセンサ１ライン分の黒基準値を記憶する第２
記憶手段と、前記第１記憶手段の白基準値をＤ／Ａ変換
する第１Ｄ／Ａ変換手段と、前記第２記憶手段の黒基準
値をＤ／Ａ変換する第２Ｄ／Ａ変換手段と、標準の上限
電圧を供給する第１供給手段と、標準の下限電圧を供給
する第２供給手段と、前記上限電圧又は前記第１Ｄ／Ａ
変換手段にてアナログに変換された白基準値の一方を選
択して前記変換手段の上限基準電圧として供給する第１
選択手段と、前記下限電圧又は前記第２Ｄ／Ａ変換手段
にてアナログに変換された黒基準値の一方を選択して前
記変換手段の下限基準電圧として供給する第２選択手段
と、アナログ画像信号のシェーディング補正を行う際に
は、前記白基準値を供給するべく前記第１選択手段を制
御し、前記黒基準値を前記変換手段に供給するべく前記
第２選択手段を制御し、更に前記ラインセンサ１ライン
分の白基準値とラインセンサ１ライン分の前記黒基準値
のうち前記アナログ画像信号の位置に応じた白基準値と
黒基準値とが選択されて前記変換手段の基準信号として
それぞれ供給されるべく、前記第１・第２記憶手段を制
御する第１制御手段と、前記白基準値及び黒基準値の作
成を行う際には、前記上限電圧を前記変換手段に供給す
るべく前記第１選択手段を制御し、前記下限電圧を前記
変換手段に供給するべく前記第２選択手段を制御するこ
とで、前記第１記憶手段が白基準値を記憶し、前記第２
記憶手段が新たな黒基準値を検出し記憶するべく制御す
る第２制御手段と、を具備することを特徴とするシェー
ディング補正回路である。

【００１２】本発明によれば、ラインセンサの位置に応
じた基準値を用いることにより、ラインセンサ上の偏差
を解消することができ、より信頼性の高いデジタル処理
によるシェーディング回路を提供することができる。

【００１３】本発明によれば、光電変換された画像信号
をＡ／Ｄ変換してデジタル信号を出力する変換手段と、
ラインセンサ１ライン分の白基準値を記憶する第１記憶
手段と、ラインセンサ１ライン分の黒基準値を記憶する
第２記憶手段と、前記第１記憶手段の白基準値をＤ／Ａ
変換する第１Ｄ／Ａ変換手段と、前記第２記憶手段の黒
基準値をＤ／Ａ変換する第２Ｄ／Ａ変換手段と、標準の
上限電圧を供給する第１供給手段と、標準の下限電圧を
供給する第２供給手段と、前記上限電圧又は前記第１Ｄ
／Ａ変換手段にてアナログに変換された白基準値の一方
を選択して前記変換手段の上限基準電圧として供給する
第１選択手段と、前記下限電圧又は前記第２Ｄ／Ａ変換
手段にてアナログに変換された黒基準値の一方を選択し
て前記変換手段の下限基準電圧として供給する第２選択
手段と、アナログ画像信号のシェーディング補正を行う
際には、前記白基準値を供給するべく前記第１選択手段
を制御し、前記黒基準値を前記変換手段に供給するべく
前記第２選択手段を制御し、更に前記ラインセンサ１ラ
イン分の白基準値とラインセンサ１ライン分の前記黒基
準値のうち前記アナログ画像信号の位置に応じた白基準
値と黒基準値とが選択されて前記変換手段の基準信号と
してそれぞれ供給されるべく、前記第１・第２記憶手段
を制御する第１制御手段と、前記白基準値及び黒基準値
の作成を行う際には、前記上限電圧を前記変換手段に供
給するべく前記第１選択手段を制御し、前記下限電圧を
前記変換手段に供給するべく前記第２選択手段を制御
し、複数回の画像信号を取り込みこれの平均値を求める
ことで、前記第１記憶手段が白基準値を記憶し、前記第
２記憶手段が新たな黒基準値を記憶するべく制御する第
２制御手段と、を具備することを特徴とするシェーディ
ング補正回路である。

【００１４】本発明によれば、複数回のデータに基づく
白基準値及び黒基準値を求めることにより、より信頼性
の高いシェーディング回路を提供することができる。

【００１５】本発明は、原稿画像を走査し光電変換する
ことで取り込みこれをアナログ画像信号として出力する
光電変換手段と、前記光電変換手段が出力する前記アナ
ログ画像信号をＡ／Ｄ変換してデジタル信号を出力する
変換手段と、白基準値となる画像を光電変換手段にて走
査した際の変換手段の出力を白基準値として記憶する第
１記憶手段と、黒基準値となる画像を光電変換手段にて
走査した際の変換手段の出力を黒基準値として記憶する
第２記憶手段と、前記第１記憶手段の白基準値をＤ／Ａ
変換する第１Ｄ／Ａ変換手段と、前記第２記憶手段の黒
基準値をＤ／Ａ変換する第２Ｄ／Ａ変換手段と、アナロ
グ画像信号のシェーディング補正を行う際には、前記第
１Ａ／Ｄ変換手段によりアナログ化された白基準値と前
記第２Ａ／Ｄ変換手段によりアナログ化された黒基準値
とを基準値として前記変換手段が前記アナログ画像信号
をデジタル信号に変換するべく制御する制御手段と、を
具備することを特徴とするシェーディング補正回路であ
る。

【００１６】本発明は、原稿画像を走査し光電変換する
ことで取り込みこれをアナログ画像信号として出力する
ラインセンサと、前記ラインセンサが出力する前記アナ
ログ画像信号をＡ／Ｄ変換してデジタル信号を出力する
変換手段と、前記ラインセンサ１ライン分の白基準値を
記憶する第１記憶手段と、前記ラインセンサ１ライン分
の黒基準値を記憶する第２記憶手段と、前記第１記憶手
段の白基準値をＤ／Ａ変換する第１Ｄ／Ａ変換手段と、
前記第２記憶手段の黒基準値をＤ／Ａ変換する第２Ｄ／
Ａ変換手段と、標準の上限電圧を供給する第１供給手段
と、標準の下限電圧を供給する第２供給手段と、前記上
限電圧又は前記第１Ｄ／Ａ変換手段にてアナログに変換
された白基準値の一方を選択して前記変換手段の上限基
準電圧として供給する第１選択手段と、前記下限電圧又
は前記第２Ｄ／Ａ変換手段にてアナログに変換された黒
基準値の一方を選択して前記変換手段の下限基準電圧と
して供給する第２選択手段と、アナログ画像信号のシェ
ーディング補正を行う際には、前記白基準値を供給する
べく前記第１選択手段を制御し、前記黒基準値を前記変
換手段に供給するべく前記第２選択手段を制御し、更に
前記ラインセンサ１ライン分の白基準値とラインセンサ
１ライン分の前記黒基準値のうち前記アナログ画像信号
の位置に応じた白基準値と黒基準値とが選択されて前記
変換手段の基準信号としてそれぞれ供給されるべく、前
記第１・第２記憶手段を制御する第１制御手段と、前記
白基準値及び黒基準値の作成を行う際には、前記上限電
圧を前記変換手段に供給するべく前記第１選択手段を制
御し、前記下限電圧を前記変換手段に供給するべく前記
第２選択手段を制御し、前記光電変換手段により白基準
板と黒基準板とをそれぞれ複数回の走査を行うことによ
り画像信号を取り込みこの平均値を求めることで、前記
第１記憶手段が白基準値を記憶し、前記第２記憶手段が
新たな黒基準値を記憶するべく制御する第２制御手段
と、を具備することを特徴とする画像読取装置である。

【００１７】本発明は、光電変換された画像信号をＡ／
Ｄ変換してデジタル信号を出力する変換部と、白基準値
を記憶する第１記憶部と、黒基準値を記憶する第２記憶
部と、前記第１記憶部の白基準値をＤ／Ａ変換する第１
Ｄ／Ａ変換部と、前記第２記憶部の黒基準値をＤ／Ａ変
換する第２Ｄ／Ａ変換部と、標準の上限電圧を供給する
第１供給部と、標準の下限電圧を供給する第２供給部
と、を有するシェーディング回路において、アナログ画
像信号のシェーディング補正を行う際には、前記第１Ａ
／Ｄ変換手段によりアナログ化された白基準値を前記変
換部に供給すると共に、前記第２Ａ／Ｄ変換手段により
アナログ化された黒基準値を前記変換部に供給して、前
記変換部が前記アナログ化された白基準値と黒基準値と
を基準値として前記アナログ画像信号をデジタル信号に
変換するべく制御する工程を具備することを特徴とする
シェーディング補正方法である。

【００１８】本発明は、光電変換された画像信号をＡ／
Ｄ変換してデジタル信号を出力する変換部と、白基準値
を記憶する第１記憶部と、黒基準値を記憶する第２記憶
部と、前記第１記憶部の白基準値をＤ／Ａ変換する第１
Ｄ／Ａ変換部と、前記第２記憶部の黒基準値をＤ／Ａ変
換する第２Ｄ／Ａ変換部と、標準の上限電圧を供給する
第１供給部と、標準の下限電圧を供給する第２供給部
と、を有するシェーディング回路において、前記白基準
値及び黒基準値の作成を行う際には、前記上限電圧を前
記変換部に供給し、かつ前記下限電圧を前記変換部に供
給する工程と、前記変換部が受けたアナログ画像信号を
前記上限電圧と前記下限電圧とに基づき前記変換部によ
りＡ／Ｄ変換を行い、これをそれぞれ前記第１記憶部と
第２記憶部とに白基準値及び新たな黒基準値として記憶
する工程と、アナログ画像信号のシェーディング補正を
行う際には、前記第１Ａ／Ｄ変換手段によりアナログ化
された白基準値を前記変換部に供給すると共に、前記第
２Ａ／Ｄ変換手段によりアナログ化された黒基準値を前
記変換部に供給して、前記変換部が前記アナログ化され
た白基準値と黒基準値とを基準値として前記アナログ画
像信号をデジタル信号に変換するべく制御する工程と、
を具備することを特徴とするシェーディング補正基準値
作成方法である。

【００１９】

【発明の実施の形態】以下、この発明の一実施の形態に
ついて図面を参照して説明する。

【００２０】図１は、この発明に係る画像読取装置１の
概略構成を示すものである。

【００２１】すなわち、画像読取装置１は、複写すべき
原稿が載置される原稿台１１、原稿台１１上に載置され
た原稿を押える開閉自在なプラテンカバー１２、原稿台
１１上に載置された原稿を照明する光源としての露光ラ
ンプ１３、露光ランプ１３からの光照射による原稿から
の反射光を光電変換する光電変換手段としてのカラーＣ
ＣＤセンサ１４を有している。なお、露光ランプ１３に
は、その管壁を一定温度に加熱するための加熱手段とし
ての図示しないランプヒータが設置されている。また、
原稿台１１には、原稿を載置するプラテンガラス１５と
原稿を突き当てて原稿位置を測る原稿スケール１６とが
設けられている。また、原稿スケール１６に直角でプラ
テンガラス１５の端にも白基準板２５が設けられてい
る。

【００２２】露光ランプ１３の側方には、露光ランプ１
３からの光を原稿に効率良く収束させるためのリフレク
タ１７が配設されている。また、露光ランプ１３とカラ
ーＣＣＤセンサ１４との間には、原稿からカラーＣＣＤ
センサ１４へ向かう光、すなわち、原稿からの反射光が
通過される光路を折曲げるための複数のミラー１８、１
９、２０、および上記反射光をカラーＣＣＤセンサ１４
の受光面に集束させるためのレンズユニット２１などが
配設されている。

【００２３】そして、原稿台１１上に載置された原稿
は、露光ランプ１３、および、ミラー１８〜２０からな
る走査系が原稿台１１の下面に沿って矢印ａ方向に往復
動移動することにより、その往復時に露光走査されるよ
うになっている。この場合、ミラー１９、２０は光路長
を保持するように、ミラー１８の１／２の速度にて移動
するようになっている。

【００２４】上記走査系の走査による原稿からの反射
光、つまり、露光ランプ１３の光照射による原稿からの
反射光は、ミラー１８〜２０によって反射された後、レ
ンズユニット２１を通りカラーＣＣＤセンサ１４に導か
れ、原稿の像がカラーＣＣＤセンサ１４の受光面に結像
されるようになっている。

【００２５】なお、露光ランプ１３、カラーＣＣＤセン
サ１４、ミラー１８〜２０、および、レンズユニット２
１によって走査ユニット２２が構成されている。そし
て、露光ランプ１３、リフレクタ１７、および、ミラー
１８は第１キャリッジ２３に設けられ、ミラー１９，２
０は第２キャリッジ２４に設けられ、これらのキャリッ
ジ２３，２４はそれぞれ図示しないモータによって移動
されるようになっている。

【００２６】図２は、画像読取装置１の制御系を示すブ
ロックダイアグラムである。

【００２７】画像読取装置１は、全体を制御するＣＰＵ
２、制御プログラム等が記憶されているＲＯＭ３、デー
タ記憶用のＲＡＭ４、カラーＣＣＤセンサ１４を駆動す
るＣＣＤドライバ５、露光ランプ１３、ミラー１８、１
９、２０等を移動するモータの回転を制御するスキャナ
モータドライバ６、カラーＣＣＤセンサ１４からのアナ
ログ信号をデジタル信号に変換するＡ／Ｄ変換回路７、
カラーＣＣＤセンサ１４のばらつきあるいは周囲の温度
変化などに起因するカラーＣＣＤセンサ１４からの出力
信号に対するスレッショルドレベルの変動を補正するた
めのシェーディング補正回路８、及びシェーディング補
正回路８からのシェーディング補正されたデジタル信号
を一旦記憶するラインメモリ９とから構成されている。

【００２８】上記構成による画像読取装置において、本
発明のシェーディング回路を以下に詳細に説明する。図
３はシェーディング補正回路のブロック図、図４は本発
明に係るスキャナ断面模式図である。又、図５はシェー
ディング補正の概念を説明するための概念図であり、図
６は本発明のシェーディング補正の手順を説明するため
のフローチャートである。

【００２９】図３において、本発明に係るシェーディン
グ補正回路８は、アナログ画像信号を受けるＡ／Ｄ変換
器３１と，これに上限用電圧を供給する上限標準３５
と，下限用電圧を供給する下限標準電圧源３７と、それ
ぞれに接続されるＤ／Ａコンバータ回路３３，３５と、
それぞれに接続される白基準ラインメモリ４１と，黒基
準ラインメモリ４３と、Ｄ／Ａコンバータ３３，３９と
標準電圧源３５，３７とを切り替えるスイッチング素子
４５，４７と、現在の画素位置の情報をラインメモリ４
１，４３に与える位置タイミングパルスジェネレータ４
９から位置信号を受けるアドレス回路５０とを有してい
る。

【００３０】又図４は、図１，図２の画像読取装置１が
画像を読み取る場合の動作を示したスキャナ断面図であ
り、原稿Ｄの原稿画像が光源１３に照射され、この原稿
画像が各ミラー１８，１９，２０に反射し、カラーＣＣ
Ｄセンサ１４を介してシェーディング回路８を含む画像
処理回路５１に供給される。更に、この画像信号処理回
路５１は、接続されるＣＰＵ２，ＲＯＭ３，ＲＡＭ４、
オペレーションパネル５３により制御される。更に、こ
れにドライブ基板とソレノイド５７が接続されている。

【００３１】図３において、本発明のシェーディング補
正回路８では、通常のシェーディング補正動作（アナロ
グ値を適切なデジタル値に変換）と、シェーディング補
正のための基準信号を作成する基準信号作成動作とが存
在する。

【００３２】通常のシェーディング動作時は、ＣＣＤセ
ンサ１４などから入力されたアナログ画像信号は、黒基
準ラインメモリ４３の出力をＤ／Ａコンバータ３９でＤ
／Ａ変換しこれをＡ／Ｄ変換器３１の下限電圧（ＶＢ)
として用い、一方白基準ラインメモリ４１の出力をＤ／
Ａコンバータ３３でＤ／Ａ変換しこれを上限電圧（Ｖ
Ｔ)として用いる。これにより、従来のアナログ式のシ
ェーディング回路ように引き算器とわり算器回路とを必
要とせず、与えられたアナログ信号が図５に示すよう
に、最も白い画像をＦＦＨ、最も黒い画像を００Ｈとす
るデジタル信号に変換することができる。

【００３３】又更にこの白基準データと黒基準データと
は、白基板と黒基板とをそれぞれ照射し実測して本回路
内で作成されるものであり、これは１ライン分のデータ
が作成されるものである。なお、１ライン分のデータを
作成し１ライン分のデータでシェーディング補正を行う
ことで、ラインセンサのライン上のばらつきに対しても
これを補正しようとするものである。つまり、図５に示
すように画素位置ｘに応じて例えば白基準値について言
えばラインセンサの中央の方が両端よりも画像データレ
ベルが低い値を示している。このような偏差も１ライン
分の基準データをもたせて現在位置に応じた位置タイミ
ングパルスジェネレータ４９から現在位置データを受
け、これに応じたアドレスを発生し、画素位置に適した
基準データをＡ／Ｄ変換器３１に供給する。これによ
り、ラインセンサの偏差をも解消するシェーディング補
正を実現するシェーディング回路を実現することができ
る。

【００３４】なお、黒基準メモリと白基準メモリの出力
が最小値（たとえば８ビットに変換された場合００Ｈ）
のときＤ／Ａ変換した結果は標準の下限電圧（ＶＢ) に
なるようにＤ／Ａ変換回路３９は調整されている。ま
た、黒基準メモリ白基準メモリの出力が最大値（たとえ
ば８ビットに変換された場合ＦＦＨ）のときＤ／Ａ変換
した結果は標準の上限電圧（ＶＴ) になるようにＤ／Ａ
変換回路３３は調整されている。

【００３５】次に、白基準値と黒基準値の求め方を図
６，図７を用いて以下に詳しく説明する。

【００３６】図６において、黒基準値は、光源０を消灯
した状態で、かつ、ＣＣＤセンサに光が入らないキャリ
ッジ位置でＮライン分の読み取りをおこなうか、光源０
を消灯した状態で、黒基準板のＮライン分を読み取り、
平均値を用いる。ここでは、黒基準板を読み取る場合に
ついて述べる。この場合、黒基準値の生成は概略次の手
順でおこなわれる。

【００３７】１．第１キャリッジ２３を黒基準板の下に
位置決めする（Ｓ１１）。

【００３８】黒基準値を記憶する黒ラインメモリ４３を
クリアする。ないしは初期値で埋める。この操作はＣＰ
Ｕ２がおこなう（Ｓ１３）。

【００３９】２．ＣＣＤセンサ１４によりえたアナログ
信号を、スイッチング素子４５，４７の操作により標準
電圧源３５，３７からの上限電圧と下限電圧が供給され
たＡ／Ｄ変換器３１によるＡ／Ｄ変換でデジタル化し、
黒基準板を１ライン分読み取りディジタル信号を得る
（Ｓ１５）。

【００４０】３．このディジタル信号を該当する主走査
位置のデータを記憶する黒ラインメモリに加算し、黒ラ
インメモリ４３に記憶する（Ｓ１７）。

【００４１】４．第１キャリッジ２３の位置を副走査方
向にずらす（Ｓ１９）５．これら、ステップＳ１５，１
７，１９をＮライン分おこなう（Ｓ２１）。 ６．黒ラインメモリ４３の値をＮで割り、黒ラインメモ
リ４３に記憶する（Ｓ２３）。

【００４２】７．これにより、シェーディング補正に用
いる１ライン分の黒基準データがメモリされたデータと
して得られる。

【００４３】次に、白基準値は、白基準板のＮラインの
平均値を用いる。白基準値の生成は次の手順でおこなわ
れる。

【００４４】１．第１キャリッジを白基準板の下に位置
決めする（Ｓ３１）。

【００４５】２．白基準値を記憶する白ラインメモリＭ
ｗをクリアする。ないしは初期値で埋める。この操作は
ＣＰＵがおこなう（Ｓ３３）。

【００４６】３．ＣＣＤセンサ７により得たアナログ信
号を、スイッチング素子４５，４７の操作により標準電
圧源３５，３７からの上限電圧と下限電圧が供給された
Ａ／Ｄ変換器３１によるＡ／Ｄ変換でデジタル化し、白
基準板を１ライン分読み取りディジタル信号を得る（Ｓ
３５）。

【００４７】４．前記ディジタル信号と該当する主走査
位置のデータを記憶する白ラインメモリを加算し白ライ
ンメモリに記憶する（Ｓ３７）。

【００４８】５．第１キャリッジの位置を副走査方向に
ずらす（Ｓ３９）。

【００４９】６．ステップＳ３５，Ｓ３７，Ｓ３９を、
Ｎライン分行う（Ｓ４１）。

【００５０】７．白ラインメモリの値をＮで割り、白ラ
インメモリに記憶する（Ｓ４３）。これにより、シェー
ディング補正に用いる１ライン分の白基準データがメモ
リされたデータとして得られる。

【００５１】以上の手順により白基準データと黒基準デ
ータとを得、これらに基づきシェーディング補正を行う
ことにより、ラインセンサの偏差をも解消する、減算器
とわり算器とが必要ない簡易な構造のデジタル式のシェ
ーディング補正回路が得られる。

【００５２】

【発明の効果】以上詳細に説明したとおり、本発明に係
るシェーディング補正回路を適用することにより、引き
算器と割り算器が不要で、制御が簡単なシェーディング
補正回路を得ることができる。

【図面の簡単な説明】

【図１】この発明に係る画像読取装置の概略構成を示す
断面図。

【図２】画像読取装置の制御系を示すブロック図。

【図３】本発明に係るシェーディング補正回路ブロック
図。

【図４】本発明に係るスキャナ断面模式図。

【図５】シェーディング補正の概念を説明するための概
念図。

【図６】本発明のシェーディング補正の黒基準値を得る
手順を説明するためのフローチャート。

【図７】本発明のシェーディング補正の白基準値を得る
手順を説明するためのフローチャート。

【符号の説明】

１…画像読取装置 ２…ＣＰＵ ３…ＲＯＭ ４…ＲＡＭ ５…ＣＣＤドライバ ６…スキャナモータドライバ ７…Ａ／Ｄ変換回路 ８…シェーディング補正回路 ９…ラインメモリ １１…原稿台 １３…露光ランプ １４…ＣＣＤセンサ ２１…レンズユニット ２３…第１キャリッジ ２４…第２キャリッジ ２５…白基準板

Claims (7)

【特許請求の範囲】
1. 【請求項１】 光電変換された画像信号をＡ／Ｄ変換し
   てデジタル信号を出力する変換手段と、 白基準値を記憶する第１記憶手段と、 黒基準値を記憶する第２記憶手段と、 前記第１記憶手段の白基準値をＤ／Ａ変換する第１Ｄ／
   Ａ変換手段と、 前記第２記憶手段の黒基準値をＤ／Ａ変換する第２Ｄ／
   Ａ変換手段と、 標準の上限電圧を供給する第１供給手段と、 標準の下限電圧を供給する第２供給手段と、 前記上限電圧又は前記第１Ｄ／Ａ変換手段にてアナログ
   に変換された白基準値の一方を選択して前記変換手段の
   上限基準電圧として供給する第１選択手段と、 前記下限電圧又は前記第１Ｄ／Ａ変換手段にてアナログ
   に変換された黒基準値の一方を選択して前記変換手段の
   下限基準電圧として供給する第２選択手段と、 アナログ画像信号のシェーディング補正を行う際には、
   前記白基準値を供給するべく前記第１選択手段を制御
   し、前記黒基準値を前記変換手段に供給するべく前記第
   ２選択手段を制御することにより、前記変換手段が前記
   白基準値と黒基準値とを基準値として前記アナログ画像
   信号をデジタル信号に変換するべく制御する第１制御手
   段と、 前記白基準値及び黒基準値の作成を行う際には、前記上
   限電圧を前記変換手段に供給するべく前記第１選択手段
   を制御し、前記下限電圧を前記変換手段に供給するべく
   前記第２選択手段を制御することで、前記第１記憶手段
   が白基準値を記憶し、前記第２記憶手段が新たな黒基準
   値を検出し記憶するべく制御する第２制御手段と、 を具備することを特徴とするシェーディング補正回路。
2. 【請求項２】 光電変換された画像信号をＡ／Ｄ変換し
   てデジタル信号を出力する変換手段と、 ラインセンサ１ライン分の白基準値を記憶する第１記憶
   手段と、 ラインセンサ１ライン分の黒基準値を記憶する第２記憶
   手段と、 前記第１記憶手段の白基準値をＤ／Ａ変換する第１Ｄ／
   Ａ変換手段と、 前記第２記憶手段の黒基準値をＤ／Ａ変換する第２Ｄ／
   Ａ変換手段と、 標準の上限電圧を供給する第１供給手段と、 標準の下限電圧を供給する第２供給手段と、 前記上限電圧又は前記第１Ｄ／Ａ変換手段にてアナログ
   に変換された白基準値の一方を選択して前記変換手段の
   上限基準電圧として供給する第１選択手段と、 前記下限電圧又は前記第２Ｄ／Ａ変換手段にてアナログ
   に変換された黒基準値の一方を選択して前記変換手段の
   下限基準電圧として供給する第２選択手段と、 アナログ画像信号のシェーディング補正を行う際には、
   前記白基準値を供給するべく前記第１選択手段を制御
   し、前記黒基準値を前記変換手段に供給するべく前記第
   ２選択手段を制御し、更に前記ラインセンサ１ライン分
   の白基準値とラインセンサ１ライン分の前記黒基準値の
   うち前記アナログ画像信号の位置に応じた白基準値と黒
   基準値とが選択されて前記変換手段の基準信号としてそ
   れぞれ供給されるべく、前記第１・第２記憶手段を制御
   する第１制御手段と、 前記白基準値及び黒基準値の作成を行う際には、前記上
   限電圧を前記変換手段に供給するべく前記第１選択手段
   を制御し、前記下限電圧を前記変換手段に供給するべく
   前記第２選択手段を制御することで、前記第１記憶手段
   が白基準値を記憶し、前記第２記憶手段が新たな黒基準
   値を検出し記憶するべく制御する第２制御手段と、 を具備することを特徴とするシェーディング補正回路。
3. 【請求項３】 光電変換された画像信号をＡ／Ｄ変換し
   てデジタル信号を出力する変換手段と、 ラインセンサ１ライン分の白基準値を記憶する第１記憶
   手段と、 ラインセンサ１ライン分の黒基準値を記憶する第２記憶
   手段と、 前記第１記憶手段の白基準値をＤ／Ａ変換する第１Ｄ／
   Ａ変換手段と、 前記第２記憶手段の黒基準値をＤ／Ａ変換する第２Ｄ／
   Ａ変換手段と、 標準の上限電圧を供給する第１供給手段と、 標準の下限電圧を供給する第２供給手段と、 前記上限電圧又は前記第１Ｄ／Ａ変換手段にてアナログ
   に変換された白基準値の一方を選択して前記変換手段の
   上限基準電圧として供給する第１選択手段と、前記下限
   電圧又は前記第２Ｄ／Ａ変換手段にてアナログに変換さ
   れた黒基準値の一方を選択して前記変換手段の下限基準
   電圧として供給する第２選択手段と、アナログ画像信号
   のシェーディング補正を行う際には、前記白基準値を供
   給するべく前記第１選択手段を制御し、前記黒基準値を
   前記変換手段に供給するべく前記第２選択手段を制御
   し、更に前記ラインセンサ１ライン分の白基準値とライ
   ンセンサ１ライン分の前記黒基準値のうち前記アナログ
   画像信号の位置に応じた白基準値と黒基準値とが選択さ
   れて前記変換手段の基準信号としてそれぞれ供給される
   べく、前記第１・第２記憶手段を制御する第１制御手段
   と、前記白基準値及び黒基準値の作成を行う際には、前
   記上限電圧を前記変換手段に供給するべく前記第１選択
   手段を制御し、前記下限電圧を前記変換手段に供給する
   べく前記第２選択手段を制御し、複数回の画像信号を取
   り込みこれの平均値を求めることで、前記第１記憶手段
   が白基準値を記憶し、前記第２記憶手段が新たな黒基準
   値を記憶するべく制御する第２制御手段と、を具備する
   ことを特徴とするシェーディング補正回路。
4. 【請求項４】 原稿画像を走査し光電変換することで取
   り込みこれをアナログ画像信号として出力する光電変換
   手段と、前記光電変換手段が出力する前記アナログ画像
   信号をＡ／Ｄ変換してデジタル信号を出力する変換手段
   と、白基準値となる画像を光電変換手段にて走査した際
   の変換手段の出力を白基準値として記憶する第１記憶手
   段と、黒基準値となる画像を光電変換手段にて走査した
   際の変換手段の出力を黒基準値として記憶する第２記憶
   手段と、前記第１記憶手段の白基準値をＤ／Ａ変換する
   第１Ｄ／Ａ変換手段と、前記第２記憶手段の黒基準値を
   Ｄ／Ａ変換する第２Ｄ／Ａ変換手段と、アナログ画像信
   号のシェーディング補正を行う際には、前記第１Ａ／Ｄ
   変換手段によりアナログ化された白基準値と前記第２Ａ
   ／Ｄ変換手段によりアナログ化された黒基準値とを基準
   値として前記変換手段が前記アナログ画像信号をデジタ
   ル信号に変換するべく制御する制御手段と、 を具備することを特徴とするシェーディング補正回路。
5. 【請求項５】 原稿画像を走査し光電変換することで取
   り込みこれをアナログ画像信号として出力するラインセ
   ンサと、 前記ラインセンサが出力する前記アナログ画像信号をＡ
   ／Ｄ変換してデジタル信号を出力する変換手段と、 前記ラインセンサ１ライン分の白基準値を記憶する第１
   記憶手段と、 前記ラインセンサ１ライン分の黒基準値を記憶する第２
   記憶手段と、 前記第１記憶手段の白基準値をＤ／Ａ変換する第１Ｄ／
   Ａ変換手段と、 前記第２記憶手段の黒基準値をＤ／Ａ変換する第２Ｄ／
   Ａ変換手段と、 標準の上限電圧を供給する第１供給手段と、 標準の下限電圧を供給する第２供給手段と、 前記上限電圧又は前記第１Ｄ／Ａ変換手段にてアナログ
   に変換された白基準値の一方を選択して前記変換手段の
   上限基準電圧として供給する第１選択手段と、 前記下限電圧又は前記第２Ｄ／Ａ変換手段にてアナログ
   に変換された黒基準値の一方を選択して前記変換手段の
   下限基準電圧として供給する第２選択手段と、 アナログ画像信号のシェーディング補正を行う際には、
   前記白基準値を供給するべく前記第１選択手段を制御
   し、前記黒基準値を前記変換手段に供給するべく前記第
   ２選択手段を制御し、更に前記ラインセンサ１ライン分
   の白基準値とラインセンサ１ライン分の前記黒基準値の
   うち前記アナログ画像信号の位置に応じた白基準値と黒
   基準値とが選択されて前記変換手段の基準信号としてそ
   れぞれ供給されるべく、前記第１・第２記憶手段を制御
   する第１制御手段と、 前記白基準値及び黒基準値の作成を行う際には、前記上
   限電圧を前記変換手段に供給するべく前記第１選択手段
   を制御し、前記下限電圧を前記変換手段に供給するべく
   前記第２選択手段を制御し、前記光電変換手段により白
   基準板と黒基準板とをそれぞれ複数回の走査を行うこと
   により画像信号を取り込みこの平均値を求めることで、
   前記第１記憶手段が白基準値を記憶し、前記第２記憶手
   段が新たな黒基準値を記憶するべく制御する第２制御手
   段と、 を具備することを特徴とする画像読取装置。
6. 【請求項６】 光電変換された画像信号をＡ／Ｄ変換し
   てデジタル信号を出力する変換部と、白基準値を記憶す
   る第１記憶部と、黒基準値を記憶する第２記憶部と、前
   記第１記憶部の白基準値をＤ／Ａ変換する第１Ｄ／Ａ変
   換部と、前記第２記憶部の黒基準値をＤ／Ａ変換する第
   ２Ｄ／Ａ変換部と、標準の上限電圧を供給する第１供給
   部と、標準の下限電圧を供給する第２供給部と、を有す
   るシェーディング回路において、 アナログ画像信号のシェーディング補正を行う際には、
   前記第１Ａ／Ｄ変換手段によりアナログ化された白基準
   値を前記変換部に供給すると共に、前記第２Ａ／Ｄ変換
   手段によりアナログ化された黒基準値を前記変換部に供
   給して、前記変換部が前記アナログ化された白基準値と
   黒基準値とを基準値として前記アナログ画像信号をデジ
   タル信号に変換するべく制御する工程を具備することを
   特徴とするシェーディング補正方法。
7. 【請求項７】 光電変換された画像信号をＡ／Ｄ変換し
   てデジタル信号を出力する変換部と、白基準値を記憶す
   る第１記憶部と、黒基準値を記憶する第２記憶部と、前
   記第１記憶部の白基準値をＤ／Ａ変換する第１Ｄ／Ａ変
   換部と、前記第２記憶部の黒基準値をＤ／Ａ変換する第
   ２Ｄ／Ａ変換部と、標準の上限電圧を供給する第１供給
   部と、標準の下限電圧を供給する第２供給部と、を有す
   るシェーディング回路において、 前記白基準値及び黒基準値の作成を行う際には、前記上
   限電圧を前記変換部に供給し、かつ前記下限電圧を前記
   変換部に供給する工程と、 前記変換部が受けたアナログ画像信号を前記上限電圧と
   前記下限電圧とに基づき前記変換部によりＡ／Ｄ変換を
   行い、これをそれぞれ前記第１記憶部と第２記憶部とに
   白基準値及び新たな黒基準値として記憶する工程と、 アナログ画像信号のシェーディング補正を行う際には、
   前記第１Ａ／Ｄ変換手段によりアナログ化された白基準
   値を前記変換部に供給すると共に、前記第２Ａ／Ｄ変換
   手段によりアナログ化された黒基準値を前記変換部に供
   給して、前記変換部が前記アナログ化された白基準値と
   黒基準値とを基準値として前記アナログ画像信号をデジ
   タル信号に変換するべく制御する工程と、 を具備することを特徴とするシェーディング補正基準値
   作成方法。