JPH118865A - Lvds信号分配器 - Google Patents
Lvds信号分配器Info
- Publication number
- JPH118865A JPH118865A JP16215497A JP16215497A JPH118865A JP H118865 A JPH118865 A JP H118865A JP 16215497 A JP16215497 A JP 16215497A JP 16215497 A JP16215497 A JP 16215497A JP H118865 A JPH118865 A JP H118865A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- lvds
- lvds signal
- connector
- distributor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Dc Digital Transmission (AREA)
Abstract
図り、かつ電気的な安定性及び信頼性を確保し、また、
利用効率,使い勝手及び利便性を飛躍的に高める。 【解決手段】入力部2に入力したLVDS信号Sxをデ
ィジタル信号Syに変換するLVDS信号受信回路3
と、ディジタル信号Syを分配する分配回路4と、分配
されたディジタル信号Sy…をLVDS信号Sx…に変
換するLVDS信号送信回路5a,5b…と、LVDS
信号Sx…を出力する出力部6a,6b…と、分配回路
4に他の信号分配器からのディジタル信号Syを入力さ
せ又は分配回路4から他の信号分配器にディジタル信号
Syを出力させる第一コネクタ部7と、分配回路4から
他の信号分配器にディジタル信号Syを出力させる第二
コネクタ部8を備える。
Description
ボルテイジディファレンシャルシグナリング信号)を複
数の系統に分配する際に用いて好適なLVDS信号分配
器に関する。
ィスプレイ等のフラットパネルディスプレイの製造検査
工程では、製造された多数のディスプレイに対してディ
ジタル映像信号によるテストパターンを付与して表示テ
ストを行っている。
速ディジタル映像信号を伝送できる距離は50cm程度
が限界であり、これ以上の距離では信号の高速性故に電
気的な安定性及び信頼性を確保できない。したがって、
通常、これ以上の距離を伝送する場合には、発信側にお
いてディジタル映像信号を長距離の伝送でも信号の劣化
が少ないLVDS信号に一旦変換し、このLVDS信号
をケーブルラインにより伝送していた。この場合、受信
側ではケーブルラインの末端に接続したLVDS信号分
配器によりLVDS信号を複数の系統に分配するととも
に、分配されたLVDS信号をそれぞれディジタル映像
信号に変換した後、各ディスプレイに付与していた。
分配器は、通常、LVDS信号が入力する入力部と、こ
の入力部に入力したLVDS信号をディジタル信号に変
換して出力するLVDS信号受信回路と、当該ディジタ
ル信号を複数の系統に分配する分配回路と、分配された
ディジタル信号をLVDS信号に変換して出力する複数
のLVDS信号送信回路と、各LVDS信号送信回路か
らのLVDS信号を出力する複数の出力部を備え、これ
らの各部を一体に構成したり、或いはマザーボードとド
ータボードの組合わせにより構成していた。なお、LV
DS信号の分配は電気的に難易度が高いため、一旦ディ
ジタル信号に変換して分配する。
S信号分配器は、次のような問題点があった。
保する必要があるため、分配器の大型化及びコストアッ
プを招く。
なるため、分配器内部でディジタル信号が劣化する虞れ
があり、電気的な安定性及び信頼性に劣る。
ため、使用状況によっては利用できない出力部が生じ、
利用効率,使い勝手及び利便性に難がある。
課題を解決したものであり、一台当たりの大幅な小型化
及びコストダウンを図れるとともに、電気的な安定性及
び信頼性を確保し、しかも、利用効率,使い勝手及び利
便性を飛躍的に高めることができるLVDS信号分配器
の提供を目的とする。
係るLVDS信号分配器1は、LVDS信号Sxが入力
する入力部2と、この入力部2に入力したLVDS信号
Sxをディジタル信号Syに変換して出力するLVDS
信号受信回路3と、当該ディジタル信号Syを一又は二
以上の系統に分配する分配回路4と、分配されたディジ
タル信号Sy…をLVDS信号Sx…に変換して出力す
る一又は二以上のLVDS信号送信回路5a,5b…
と、各LVDS信号送信回路5a,5b…からのLVD
S信号Sx…を出力する一又は二以上の出力部6a,6
b…と、分配回路4に他の信号分配器からのディジタル
信号Syを入力させ又は分配回路4から他の信号分配器
にディジタル信号Syを出力させる第一コネクタ部7
と、分配回路4から他の信号分配器にディジタル信号S
yを出力させる第二コネクタ部8を備えることを特徴と
する。
コネクタ部7と第二コネクタ部8は相互に接続可能な構
成を有する。また、第二コネクタ部8はラッチ回路9を
介して分配回路4に接続するとともに、LVDS信号送
信回路5a,5b…はラッチ回路10a,10b…を介
して分配回路4に接続する。
a,1b,1c…を用意し、任意のLVDS信号分配
器、例えば、LVDS信号分配器1bの入力コネクタ部
7に他のLVDS信号分配器1aの出力コネクタ部8を
接続するとともに、当該任意のLVDS信号分配器1b
の出力コネクタ部8に他のLVDS信号分配器1cの入
力コネクタ部7を接続すれば、複数台のLVDS信号分
配器1a,1b,1cを順次連結できる。そして、一台
のLVDS信号分配器1aの入力部2にLVDS信号S
xが入力すれば、このLVDS信号SxはLVDS信号
受信回路3によりディジタル信号Syに変換された後、
分配回路4に付与され、一又は二以上の系統に分配され
るとともに、分配されたディジタル信号Sy…はラッチ
回路10a,10bを介してLVDS信号送信回路5
a,5b…によりLVDS信号Sx…に変換された後、
対応する出力部6a,6b…から出力する。また、同時
に、LVDS信号分配器1aの分配回路4に付与された
ディジタル信号Syは、第二コネクタ部8から出力し、
他のLVDS信号分配器1bの第一コネクタ部7から当
該LVDS信号分配器1bにおける分配回路4に直接付
与されるとともに、当該LVDS信号分配器1bの第二
コネクタ部8から出力し、他のLVDS信号分配器1c
の第一コネクタ部7から当該LVDS信号分配器1cに
おける分配回路4に直接付与される。この結果、LVD
S信号分配器1b及び1cにおける出力部6a…からも
同様に分配されたLVDS信号Sx…が出力する。
a,1b,1c…)は必要に応じて複数連結して利用で
きるため、一台当たりの分配数を少なくすることがで
き、小型化及びコストダウンが図られるとともに、利用
効率,使い勝手及び利便性が高められる。特に、ディジ
タル信号Sy…をラッチ回路9,10a,10b…を介
して出力させれば、LVDS信号分配器1(1a…)が
多数連結されても、当該ディジタル信号Sy…の劣化が
防止される。
面に基づき詳細に説明する。
1の構成について、図1を参照して説明する。
シングに収容される。また、2は基板21の一辺に設け
たコネクタ形式の入力部であり、この入力部2はLVD
S信号受信回路3の入力側に接続する。LVDS信号受
信回路3は入力したLVDS信号Sxをディジタル信号
Syに変換して出力する機能を有し、このLVDS信号
受信回路3の出力側は分配回路4に接続する。分配回路
4はディジタル信号Syを二系統に分配するバスライン
22により構成し、分岐したバスライン22a,22b
の出力端はそれぞれラッチ回路10a,10bの入力側
に接続するとともに、ラッチ回路10a,10bの出力
側はLVDS信号送信回路5a,5bの入力側に接続す
る。各LVDS信号送信回路5a,5bは入力したディ
ジタル信号Sy…をLVDS信号Sx…に変換して出力
する機能を有し、各LVDS信号送信回路5a,5bの
出力側にはコネクタ形式の出力部6a,6bにそれぞれ
接続する。この場合、出力部6a,6bは基板21にお
ける入力部2を設けた辺に対向する辺に設ける。なお、
23はLVDS信号受信回路3の信号出力をオン−オフ
するスイッチである。
入力部2及び出力部6a…を設けた辺に対して直交する
各辺にはそれぞれ第一コネクタ部7と第二コネクタ部8
を設ける。第一コネクタ部7は分配回路4におけるバス
ライン22に接続する。これにより、第一コネクタ部7
に入力する他のLVDS信号分配器からのディジタル信
号Syは、当該分配回路4に直接付与される。また、第
二コネクタ部8はラッチ回路9を介して分配回路4にお
けるバスライン22に接続する。これにより、分配回路
4のディジタル信号Syは、ラッチ回路9及び第二コネ
クタ部8を介して他のLVDS信号分配器における分配
回路4に直接付与される。この場合、第一コネクタ部7
と第二コネクタ部8は相互に接続可能な構成を有する。
1(1a…)の動作及び使用方法について、図1及び図
2を参照して説明する。
S信号分配器1a,1b,1c,1d,1eを用意す
る。そして、任意のLVDS信号分配器、例えば、LV
DS信号分配器1bの入力コネクタ部7に他のLVDS
信号分配器1aの出力コネクタ部8を接続するととも
に、当該任意のLVDS信号分配器1bの出力コネクタ
部8に他のLVDS信号分配器1cの入力コネクタ部7
を接続すれば、複数台のLVDS信号分配器1a,1
b,1cを順次連結できる。
には信号発生器28側のコネクタ25を接続する。この
コネクタ25には比較的長いケーブルライン26及びL
VDS信号送信器27を介して信号発生器28が接続さ
れている。他方、各LVDS信号分配器1a,1b,1
c,1dの各出力部6a,6b…には、液晶ディスプレ
イ31…側のコネクタ29…をそれぞれ接続する。各コ
ネクタ29…にはLVDS信号受信器30…を介してテ
スト対象となる液晶ディスプレイ31…が接続されてい
る。よって、このようなシステムにより液晶ディスプレ
イ31…の表示テストを行うことができる。
タル映像信号(テストパターン)は、LVDS信号送信
器27によりLVDS信号Sxに変換され、このLVD
S信号Sxはケーブルライン26を介してLVDS信号
分配器1aの入力部2に付与される。入力部2に入力し
たLVDS信号Sxは、LVDS信号受信回路3により
ディジタル信号Syに変換された後、分配回路4に付与
され、二系統に分配される。そして、分配されたディジ
タル信号Sy…はラッチ回路10a,10bによりそれ
ぞれラッチされ、ラッチされたディジタル信号Sy…は
LVDS信号送信回路5a,5bにそれぞれ付与され
る。ディジタル信号Sy…は各LVDS信号送信回路5
a,5bによりLVDS信号Sx…に変換された後、各
出力部6a,6b…を介して各LVDS信号受信器30
…に付与される。LVDS信号Sx…は各LVDS信号
受信器30…によりディジタル信号(ディジタル映像信
号)Sy…に変換された後、液晶ディスプレイ31…に
それぞれ付与される。
4に付与されたディジタル信号Syは、第二コネクタ部
8から出力し、他のLVDS信号分配器1bの第一コネ
クタ部7から当該LVDS信号分配器1bにおける分配
回路4に直接付与されるとともに、当該LVDS信号分
配器1bの第二コネクタ部8から出力し、他のLVDS
信号分配器1cの第一コネクタ部7から当該LVDS信
号分配器1cにおける分配回路4に直接付与される。こ
の結果、LVDS信号分配器1b及び1cにおける出力
部6a…からも同様に分配されたLVDS信号Sx…が
出力し、液晶ディスプレイ31…に付与される。
分配器1(1a…)は、必要に応じて複数連結して利用
できるため、一台当たりの分配数を少なくすることがで
き、大幅な小型化及びコストダウンを図れるとともに、
利用効率,使い勝手及び利便性を飛躍的に高めることが
できる。また、ディジタル信号Sy…はラッチ回路9,
10a,10b…を介して出力するため、LVDS信号
分配器1(1a…)を多数連結しても、当該ディジタル
信号Sy…の劣化を防止でき、電気的な安定性及び信頼
性を確保できる。
本発明はこのような実施例に限定されるものではなく、
細部の構成,手法等において本発明の要旨を逸脱しない
範囲で任意に変更,追加,削除することができる。
32を用意し、連結した任意のLVDS信号分配器、例
えば、LVDS信号分配器1cの出力部6bと他のLV
DS信号分配器1eの入力部2を接続ケーブル32によ
り接続して利用してもよい。また、実施例は二つの出力
部6a,6bを設けた場合を示したが、三つ以上であっ
てもよいし一つであってもよい。一つの場合は分配の特
殊形態となる。なお、LVDS信号分配器は、より伝送
距離を長くすることを目的にLVDS信号中継器として
利用することもできる。
は、分配回路4に他の信号分配器からのディジタル信号
Syを入力させる機能を持たせたが、分配回路4から他
の信号分配器にディジタル信号Syを出力させる機能を
持たせてもよい。この場合には、第二コネクタ部8と同
様に、第一コネクタ部7と分配回路4間にラッチ回路を
接続する。このように、第一コネクタ部7と第二コネク
タ部8の双方に出力機能を持たせたLVDS信号分配器
を用いれば、当該LVDS信号分配器に信号発生器28
を接続するとともに、当該LVDS信号分配器を中心に
して両方向に他のLVDS信号分配器を連結することが
できる。
部8は、図3及び図4に示す位置を選定してもよい。図
3は基板21の上面中央に第一コネクタ部7を面実装す
るとともに、基板21の下面中央に第二コネクタ部8を
面実装したものである。これにより、各LVDS信号分
配器1a,1b…が重なるように上下に連結できる。ま
た、図4は基板21の上面一側に第一コネクタ部7を設
けるとともに、基板21の下面他側に第二コネクタ部8
を設けたものである。この場合も各LVDS信号分配器
1a,1b…が重なるように上下に連結できるが、各L
VDS信号分配器1a,1b…の一側と他側は交互に反
対となる。なお、図3及び図4において、図2と同一部
分には同一符号を付し、その構成を明確にした。
途として、液晶ディスプレイの表示テストを行う場合を
例示したが、LVDS信号を複数の系統に分配するため
の他の各種用途に利用できることは勿論である。
数の系統に分配するLVDS信号分配器において、特
に、分配回路に他の信号分配器からのディジタル信号を
入力させ又は分配回路から他の信号分配器にディジタル
信号を出力させる第一コネクタ部と、分配回路から他の
信号分配器にディジタル信号を出力させる第二コネクタ
部を設けたため、次のような顕著な効果を奏する。
ができ、大幅な小型化及びコストダウンを図れるととも
に、利用効率,使い勝手及び利便性を飛躍的に高めるこ
とができる。
信号をラッチ回路を介して出力させれば、LVDS信号
分配器を多数連結しても、ディジタル信号の劣化を防止
でき、電気的な安定性及び信頼性を確保できる。
ロック回路図、
めのシステム系統図、
の連結状態を示す側面図、
の連結状態を示す側面図、
Claims (4)
- 【請求項1】 LVDS信号(ローボルテイジディファ
レンシャルシグナリング信号)が入力する入力部と、こ
の入力部に入力したLVDS信号をディジタル信号に変
換して出力するLVDS信号受信回路と、当該ディジタ
ル信号を一又は二以上の系統に分配する分配回路と、分
配されたディジタル信号をLVDS信号に変換して出力
する一又は二以上のLVDS信号送信回路と、各LVD
S信号送信回路からのLVDS信号を出力する一又は二
以上の出力部と、前記分配回路に他の信号分配器からの
ディジタル信号を入力させ又は前記分配回路から他の信
号分配器にディジタル信号を出力させる第一コネクタ部
と、前記分配回路から他の信号分配器にディジタル信号
を出力させる第二コネクタ部を備えることを特徴とする
LVDS信号分配器。 - 【請求項2】 前記第一コネクタ部と前記第二コネクタ
部は相互に接続可能な構成を有することを特徴とする請
求項1記載のLVDS信号分配器。 - 【請求項3】 前記第二コネクタ部はラッチ回路を介し
て前記分配回路に接続することを特徴とする請求項1記
載のLVDS信号分配器。 - 【請求項4】 前記LVDS信号送信回路はラッチ回路
を介して前記分配回路に接続することを特徴とする請求
項1記載のLVDS信号分配器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16215497A JP3779796B2 (ja) | 1997-06-19 | 1997-06-19 | Lvds信号分配器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16215497A JP3779796B2 (ja) | 1997-06-19 | 1997-06-19 | Lvds信号分配器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH118865A true JPH118865A (ja) | 1999-01-12 |
JP3779796B2 JP3779796B2 (ja) | 2006-05-31 |
Family
ID=15749070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16215497A Expired - Fee Related JP3779796B2 (ja) | 1997-06-19 | 1997-06-19 | Lvds信号分配器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3779796B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015544A (ja) * | 2001-07-04 | 2003-01-17 | Aitesu:Kk | エージング装置及びエージング方法 |
JP2006174104A (ja) * | 2004-12-16 | 2006-06-29 | Nippon Antenna Co Ltd | トランスポートストリーム信号分配装置 |
JP2006318362A (ja) * | 2005-05-16 | 2006-11-24 | Win System:Kk | 表示器のテスト方法 |
-
1997
- 1997-06-19 JP JP16215497A patent/JP3779796B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003015544A (ja) * | 2001-07-04 | 2003-01-17 | Aitesu:Kk | エージング装置及びエージング方法 |
JP2006174104A (ja) * | 2004-12-16 | 2006-06-29 | Nippon Antenna Co Ltd | トランスポートストリーム信号分配装置 |
JP2006318362A (ja) * | 2005-05-16 | 2006-11-24 | Win System:Kk | 表示器のテスト方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3779796B2 (ja) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100349984B1 (ko) | 커넥터를갖는전송장치 | |
WO2004079941A3 (en) | Digital method and device for reducing crosstalk | |
JPH118865A (ja) | Lvds信号分配器 | |
CN210781062U (zh) | 基于轨道交通的hdmi差分信号接收转换器 | |
CN109783045B (zh) | 一种vga信号保护系统 | |
CN115208840B (zh) | 缩放网路结构的系统 | |
JPH09261083A (ja) | 通信装置 | |
US7388452B2 (en) | Integrated branching network system and joint connector | |
JP3344174B2 (ja) | 配線システム | |
JPH0533091Y2 (ja) | ||
JPH0744473A (ja) | 信号授受回路 | |
JP3083886B2 (ja) | 並列光伝送装置 | |
JP3277038B2 (ja) | 光伝送装置 | |
KR100202993B1 (ko) | 통신포트와 백보드상의 코넥터간 정합장치 | |
JPH0221580A (ja) | レベル変換器内蔵の電子機器用接続器具 | |
JPH04249874A (ja) | マルチ出力用コネクタ | |
JPH06224965A (ja) | 信号分配器 | |
KR101152185B1 (ko) | 엘시디모듈의 에이징용 신호발생장치 및 그 방법 | |
JPS58172039A (ja) | 光伝送システム | |
JPS58171117A (ja) | 無方向性分配装置 | |
US5973933A (en) | Interconnection arrangement for distribution of electrical signal | |
JPH10134919A (ja) | 接続変換器 | |
JPS62164333A (ja) | デ−タ伝送回路 | |
JPH0328861B2 (ja) | ||
KR19980024561A (ko) | 시퀀서의 i/o 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060201 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060303 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20100310 |
|
LAPS | Cancellation because of no payment of annual fees |