JPH1188231A - スペクトラム拡散通信の同期確立および保持方式 - Google Patents
スペクトラム拡散通信の同期確立および保持方式Info
- Publication number
- JPH1188231A JPH1188231A JP9238586A JP23858697A JPH1188231A JP H1188231 A JPH1188231 A JP H1188231A JP 9238586 A JP9238586 A JP 9238586A JP 23858697 A JP23858697 A JP 23858697A JP H1188231 A JPH1188231 A JP H1188231A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- multiplier
- filter
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 構成要素をデジタル化し、調整箇所や特性の
劣化を低減させ、回路のパラメータを容易に変更できる
ＳＳ通信の同期補足及び保持方式を提供する。 【解決手段】 入力信号をＡ／Ｄ変換器４６でデジタル
信号に変換し、このデジタル信号を処理する後続の各部
４９，５０，〜，６９をデジタル素子およびデジタル回
路で構成することにより、ノンコヒーレント遅延ロック
ループ７０は、アナログ回路によるような調整が不要と
なり、素子のばらつきによる制限設けることなく、特性
の劣化しないＳＳ通信の同期補足及び保持方式を提供す
ることができる。
劣化を低減させ、回路のパラメータを容易に変更できる
ＳＳ通信の同期補足及び保持方式を提供する。 【解決手段】 入力信号をＡ／Ｄ変換器４６でデジタル
信号に変換し、このデジタル信号を処理する後続の各部
４９，５０，〜，６９をデジタル素子およびデジタル回
路で構成することにより、ノンコヒーレント遅延ロック
ループ７０は、アナログ回路によるような調整が不要と
なり、素子のばらつきによる制限設けることなく、特性
の劣化しないＳＳ通信の同期補足及び保持方式を提供す
ることができる。
Description
【０００１】
【発明の属する技術分野】直接拡散方式を用いるスペク
トラム拡散通信の同期確立および保持方式に関し、特に
遅延ロックループに特徴のあるスペクトラム拡散通信の
同期確立および保持方式に関する。
トラム拡散通信の同期確立および保持方式に関し、特に
遅延ロックループに特徴のあるスペクトラム拡散通信の
同期確立および保持方式に関する。
【０００２】
【従来の技術】従来、スペクトラム拡散通信の直接拡散
通信方式（ＳＳ／ＤＳ方式）の受信側の復調回路におい
て、拡散符号（疑似ランダム符号：ＰＮ符号）の同期の
初期獲得あるいは保持（追跡）を行う同期回路として
は、能動型のものと受動型のものがある。能動型の同期
回路の代表的なものとしては、（１）ベースバンド遅延
ロックループ（ベースバンドＤＬＬ）、（２）ノンコヒ
ーレント遅延ロックループ（ノンコヒーレントＤＬ
Ｌ）、（３）震動ループ等がある。以下で代表的な
（１）および（２）のものについて説明する。
通信方式（ＳＳ／ＤＳ方式）の受信側の復調回路におい
て、拡散符号（疑似ランダム符号：ＰＮ符号）の同期の
初期獲得あるいは保持（追跡）を行う同期回路として
は、能動型のものと受動型のものがある。能動型の同期
回路の代表的なものとしては、（１）ベースバンド遅延
ロックループ（ベースバンドＤＬＬ）、（２）ノンコヒ
ーレント遅延ロックループ（ノンコヒーレントＤＬ
Ｌ）、（３）震動ループ等がある。以下で代表的な
（１）および（２）のものについて説明する。
【０００３】（１）ベースバンド遅延ロックループ（ベ
ースバンドＤＬＬ）について説明する。スペクトラム拡
散通信の直接拡散通信方式において、通常では拡散符号
としてＰＮ符号が用いられており、このＰＮ系列の同期
を確立したり、確立した同期を保持するためには、受信
信号に含まれるＰＮ系列の時間遅れを正しく推定し、そ
の推定値による進みあるいは遅れに応じて極性が変化す
る制御信号を発生する必要がある。このような制御信号
を発生させる時間弁別器は、遅延弁別器（Delay-discri
minator: DD）と呼ばれ、時間に対して“Ｓ−曲線”特
性を実現できなければならない。時間に対する遅延弁別
器のＳ−曲線特性は、ＰＮ系列の相関特性を利用して実
現することができる。
ースバンドＤＬＬ）について説明する。スペクトラム拡
散通信の直接拡散通信方式において、通常では拡散符号
としてＰＮ符号が用いられており、このＰＮ系列の同期
を確立したり、確立した同期を保持するためには、受信
信号に含まれるＰＮ系列の時間遅れを正しく推定し、そ
の推定値による進みあるいは遅れに応じて極性が変化す
る制御信号を発生する必要がある。このような制御信号
を発生させる時間弁別器は、遅延弁別器（Delay-discri
minator: DD）と呼ばれ、時間に対して“Ｓ−曲線”特
性を実現できなければならない。時間に対する遅延弁別
器のＳ−曲線特性は、ＰＮ系列の相関特性を利用して実
現することができる。
【０００４】図８（ａ）にＰＮ系列の自己相関関数が示
されている。この相関関数に関して基準時間から進めた
ものから同じ時間だけ遅らせたものを減算すると、図８
（ｂ）および図８（ｃ）に示した特性を得ることができ
る。図８（ｂ）に示されているのは、相関関数の相互の
時間差が１Δ（Δは、１チップ時間）の場合であり、図
８（ｃ）に示されているのは、時間差が２Δの場合であ
る。これらの遅延弁別器はそれぞれ、１Δ−ＤＤおよび
２Δ−ＤＤと呼ばれている。ＰＮ系列の相関関数をＲPN
（τ）と表し、１Δ−ＤＤおよび２Δ−ＤＤの弁別器特
性をそれぞれＤΔ（τ）およびＤ2 Δ（τ）と表すと、
これらの間には下式（１．１）〜（２．４）の関係が成
立する。
されている。この相関関数に関して基準時間から進めた
ものから同じ時間だけ遅らせたものを減算すると、図８
（ｂ）および図８（ｃ）に示した特性を得ることができ
る。図８（ｂ）に示されているのは、相関関数の相互の
時間差が１Δ（Δは、１チップ時間）の場合であり、図
８（ｃ）に示されているのは、時間差が２Δの場合であ
る。これらの遅延弁別器はそれぞれ、１Δ−ＤＤおよび
２Δ−ＤＤと呼ばれている。ＰＮ系列の相関関数をＲPN
（τ）と表し、１Δ−ＤＤおよび２Δ−ＤＤの弁別器特
性をそれぞれＤΔ（τ）およびＤ2 Δ（τ）と表すと、
これらの間には下式（１．１）〜（２．４）の関係が成
立する。
【０００５】 ＤΔ（τ）＝ＲPN（τ−Δ／２）−ＲPN（τ＋Δ／２）・・・（１．１） ＝（（Ｌ＋１）／Ｌ）×τ／（Δ／２）・・・（１．２） ただし、この場合、｜τ｜≦Δ／２である。また、 ＤΔ（τ）＝−（（Ｌ＋１）／Ｌ）・（τ／Δ） × １−３Δ／｜２τ｜ ・・・・ （１．３） ただし、この場合、Δ／２≦｜τ｜≦３Δ／２である。また、 ＤΔ（τ）＝０ ・・・・・・・・ （１．４） ただし、この場合、３Δ／２≦｜τ｜≦（Ｌ−３／２）・Δである。 Ｄ2Δ（τ）＝ＲPN（τ−Δ）−ＲPN（τ＋Δ）・・・（２．１） ＝（（Ｌ＋１）／Ｌ）・（τ／Δ）・・・・（２．２） ただし、この場合、｜τ｜≦Δである。また、 Ｄ2Δ（τ）＝−（（Ｌ＋１）／Ｌ）×（τ／Δ） × １−２Δ／｜τ｜ ・・・・ （２．３） ただし、この場合、Δ≦｜τ｜≦２Δである。また、 Ｄ2Δ（τ）＝０ ・・・・・・・・ （２．４） ただし、この場合、２Δ≦｜τ｜≦（Ｌ−２）×Δである。
【０００６】また、Ｌは、ＰＮ系列の長さを表し、ＤΔ
とＤ2Δとはいずれも周期Ｌ×Δの周期関数である。こ
こで示した遅延弁別器を使用して構成した遅延ロックル
ープ（Delay-lock loop: DLL）回路の例（従来のＳＳ／
ＤＳ方式の復調用のベースバンド遅延ロックループの原
理的な構成）を図５に示している。この回路はベースバ
ンドで動作している。図５において入力信号は、時間遅
延を含むＰＮ信号と受信機熱雑音で構成される。この入
力信号は、２分岐された後に、拡散信号発生器１１から
出力された進みと遅れのＰＮ信号と乗算１，４において
それぞれ乗算される。乗算１，４の結果は、減算７にお
いて減算されて誤差信号を発生する。この誤差信号は、
ループフィルタである低域通過フィルタ（ＬＰＦ）８で
平滑され、電圧制御発振器９に供給され、位相が制御さ
れたクロック信号が拡散符号発生器１１を駆動する。こ
のループにおいては、入力のＰＮ信号が含んでいる遅延
と、拡散符号発生器１１から出力されるＰＮ信号の推定
遅延とが一致するように制御が行われる。
とＤ2Δとはいずれも周期Ｌ×Δの周期関数である。こ
こで示した遅延弁別器を使用して構成した遅延ロックル
ープ（Delay-lock loop: DLL）回路の例（従来のＳＳ／
ＤＳ方式の復調用のベースバンド遅延ロックループの原
理的な構成）を図５に示している。この回路はベースバ
ンドで動作している。図５において入力信号は、時間遅
延を含むＰＮ信号と受信機熱雑音で構成される。この入
力信号は、２分岐された後に、拡散信号発生器１１から
出力された進みと遅れのＰＮ信号と乗算１，４において
それぞれ乗算される。乗算１，４の結果は、減算７にお
いて減算されて誤差信号を発生する。この誤差信号は、
ループフィルタである低域通過フィルタ（ＬＰＦ）８で
平滑され、電圧制御発振器９に供給され、位相が制御さ
れたクロック信号が拡散符号発生器１１を駆動する。こ
のループにおいては、入力のＰＮ信号が含んでいる遅延
と、拡散符号発生器１１から出力されるＰＮ信号の推定
遅延とが一致するように制御が行われる。
【０００７】Ｐを入力ＰＮ信号の平均電力、Ｎ0 ／２を
白色ガウス雑音の両側スペクトル密度、ＢＬを片側ルー
プ雑音帯域幅、１Δ−ＤＤのタイミング誤差の分散をσ
（Δ）、２Δ−ＤＤのタイミング誤差の分散をσ（２
Δ）とすると下式（３），（４）が成立する。 σ（Δ）／Δ＝√（ＢL ×Ｎ0 ／（２Ｐ）） ・・・・・・・（３） σ（２Δ）／Δ＝√（２ＢL ×Ｎ0 ／Ｐ） ・・・・・・・・（４）
白色ガウス雑音の両側スペクトル密度、ＢＬを片側ルー
プ雑音帯域幅、１Δ−ＤＤのタイミング誤差の分散をσ
（Δ）、２Δ−ＤＤのタイミング誤差の分散をσ（２
Δ）とすると下式（３），（４）が成立する。 σ（Δ）／Δ＝√（ＢL ×Ｎ0 ／（２Ｐ）） ・・・・・・・（３） σ（２Δ）／Δ＝√（２ＢL ×Ｎ0 ／Ｐ） ・・・・・・・・（４）
【０００８】（２）次に、ノンコヒーレント遅延ロック
ループ（ノンコヒーレントＤＬＬ）について説明する。
ベースバンド遅延ロックループの場合、ループに入力す
る信号は、ＰＮ信号のみで、データや搬送波は存在しな
い。ところが一般にはデータや変調信号で搬送波を変調
し、さらにＰＮ信号で変調して伝送するのが普通であ
る。そのため受信側では、この変調波を中間周波段で復
調することなくＰＮ信号の同期を確立する必要がある。
このような要求のための遅延ロックループがノンコヒー
レント遅延ロックループである。図６に従来のＳＳ／Ｄ
Ｓ方式の復調用ノンコヒーレント遅延ロックループの構
成例を示す。
ループ（ノンコヒーレントＤＬＬ）について説明する。
ベースバンド遅延ロックループの場合、ループに入力す
る信号は、ＰＮ信号のみで、データや搬送波は存在しな
い。ところが一般にはデータや変調信号で搬送波を変調
し、さらにＰＮ信号で変調して伝送するのが普通であ
る。そのため受信側では、この変調波を中間周波段で復
調することなくＰＮ信号の同期を確立する必要がある。
このような要求のための遅延ロックループがノンコヒー
レント遅延ロックループである。図６に従来のＳＳ／Ｄ
Ｓ方式の復調用ノンコヒーレント遅延ロックループの構
成例を示す。
【０００９】図６において、入力されたＳＳ／ＤＳ信号
は、乗算１２，１７に入力される。乗算１７の別の入力
は、乗算２２の出力であって、拡散符号（ＰＮ符号）の
進み信号と搬送波信号とが乗算された信号であり、乗算
１２の別の入力は、乗算１６の出力であって、拡散符号
（ＰＮ符号）の遅れ信号と搬送波信号とが乗算された信
号である。乗算１７および乗算１２の出力は、変調波の
帯域をもつＢＰＦ１８およびＢＰＦ１４に与えられ、変
調波の帯域でそれぞれ濾波される。ＢＰＦ１８の出力は
包絡線検波１９へ、ＢＰＦ１４の出力は包絡線検波１５
へそれぞれ与えられ、ダイオードおよびＬＰＦ（抵抗、
コンデンサ等）を利用した包絡線検波１９，１５におい
て、包絡線検波の処理が行われる。この場合、搬送波を
発生する搬送波発振器２４は、搬送波の位相同期を必要
としない。なお、図７は、これら従来のＳＳ／ＤＳ方式
の復調用ノンコヒーレント遅延ロックループの典型的な
例をより具体的に示したものである。
は、乗算１２，１７に入力される。乗算１７の別の入力
は、乗算２２の出力であって、拡散符号（ＰＮ符号）の
進み信号と搬送波信号とが乗算された信号であり、乗算
１２の別の入力は、乗算１６の出力であって、拡散符号
（ＰＮ符号）の遅れ信号と搬送波信号とが乗算された信
号である。乗算１７および乗算１２の出力は、変調波の
帯域をもつＢＰＦ１８およびＢＰＦ１４に与えられ、変
調波の帯域でそれぞれ濾波される。ＢＰＦ１８の出力は
包絡線検波１９へ、ＢＰＦ１４の出力は包絡線検波１５
へそれぞれ与えられ、ダイオードおよびＬＰＦ（抵抗、
コンデンサ等）を利用した包絡線検波１９，１５におい
て、包絡線検波の処理が行われる。この場合、搬送波を
発生する搬送波発振器２４は、搬送波の位相同期を必要
としない。なお、図７は、これら従来のＳＳ／ＤＳ方式
の復調用ノンコヒーレント遅延ロックループの典型的な
例をより具体的に示したものである。
【００１０】
【発明が解決しようとする課題】上述の従来のノンコヒ
ーレント遅延ロックループにおいては、例えば図７にお
いても、遅延回路４４および拡散符号発生器４５を除い
ては、ほとんどの部分がアナログ回路で構成されてお
り、アナログ素子に特有である素子のばらつきや特性の
限界によって所要の特性が得られない場合がある。ま
た、調整箇所が多いことや個々の素子の特性の限界によ
り所要の特性が得られないことから、回路のパラメータ
を変更することが容易でないという問題や回路規模が大
きいという問題がある。
ーレント遅延ロックループにおいては、例えば図７にお
いても、遅延回路４４および拡散符号発生器４５を除い
ては、ほとんどの部分がアナログ回路で構成されてお
り、アナログ素子に特有である素子のばらつきや特性の
限界によって所要の特性が得られない場合がある。ま
た、調整箇所が多いことや個々の素子の特性の限界によ
り所要の特性が得られないことから、回路のパラメータ
を変更することが容易でないという問題や回路規模が大
きいという問題がある。
【００１１】本発明は上記問題点に鑑み、従来のスペク
トラム拡散通信システムの同期補足及び保持方式におい
て、その構成要素のほとんどがアナログ素子やアナログ
回路から構成されていたノンコヒーレント遅延ロックル
ープに関し、例えば、図７においても、遅延回路４４お
よび拡散符号発生器４５を除いては、ほとんどの構成要
素がアナログ回路で構成されていたが、これをデジタル
処理で行うようにさせ、調整箇所をほとんど皆無にして
問題を解消させようとするものである。この場合、遅延
ロックループの構成は、１次ループでもよいが、移動体
などの影響を考慮して２次ループのものも用意すること
によって、アナログ素子やアナログ回路のもつ性能の限
界やばらつきによる同期補足および保持の特性の劣化を
なくし、回路のパラメータの変更を容易に実行できるよ
うにさせ、回路規模を小さくさせるとともに、前記影響
を除去できる同期補足及び保持方式を提供することを目
的とする。
トラム拡散通信システムの同期補足及び保持方式におい
て、その構成要素のほとんどがアナログ素子やアナログ
回路から構成されていたノンコヒーレント遅延ロックル
ープに関し、例えば、図７においても、遅延回路４４お
よび拡散符号発生器４５を除いては、ほとんどの構成要
素がアナログ回路で構成されていたが、これをデジタル
処理で行うようにさせ、調整箇所をほとんど皆無にして
問題を解消させようとするものである。この場合、遅延
ロックループの構成は、１次ループでもよいが、移動体
などの影響を考慮して２次ループのものも用意すること
によって、アナログ素子やアナログ回路のもつ性能の限
界やばらつきによる同期補足および保持の特性の劣化を
なくし、回路のパラメータの変更を容易に実行できるよ
うにさせ、回路規模を小さくさせるとともに、前記影響
を除去できる同期補足及び保持方式を提供することを目
的とする。
【００１２】
【課題を解決するための手段】前述した課題を解決する
ために、本発明のノンコヒーレント遅延ロックループで
は全ての信号の処理をデジタル信号処理を行う。したが
って、各構成部分は、デジタル化可能に、また、容易に
デジタル化できるように構成されている。この場合、遅
延ロックループのＰＬＬ（フェーズ・ロックド・ルー
プ）のループフィルタは、１次形であり、ループ応答
は、ループ利得のみで決まってしまう。ここで、ＰＬＬ
の引き込み範囲（キャプチャ・レンジ）は、ループ利得
とループの低域フィルタの時定数に関係している。従
来、通常のＰＬＬでのループの低域フィルタは、このよ
うな理由から２次ループが用いられ、アナログ素子で定
数を決めていた。処理をデジタル化する本発明では、２
次のデジタルフィルタも使用するが、１次のデジタルフ
ィルを使用する場合には、前述のように引き込み特性が
劣化する可能性があるので、初期引き込み時は別な方
法、例えば、マッチドフィルタで相関のピークを捉える
等の方法で同期補足を行う。
ために、本発明のノンコヒーレント遅延ロックループで
は全ての信号の処理をデジタル信号処理を行う。したが
って、各構成部分は、デジタル化可能に、また、容易に
デジタル化できるように構成されている。この場合、遅
延ロックループのＰＬＬ（フェーズ・ロックド・ルー
プ）のループフィルタは、１次形であり、ループ応答
は、ループ利得のみで決まってしまう。ここで、ＰＬＬ
の引き込み範囲（キャプチャ・レンジ）は、ループ利得
とループの低域フィルタの時定数に関係している。従
来、通常のＰＬＬでのループの低域フィルタは、このよ
うな理由から２次ループが用いられ、アナログ素子で定
数を決めていた。処理をデジタル化する本発明では、２
次のデジタルフィルタも使用するが、１次のデジタルフ
ィルを使用する場合には、前述のように引き込み特性が
劣化する可能性があるので、初期引き込み時は別な方
法、例えば、マッチドフィルタで相関のピークを捉える
等の方法で同期補足を行う。
【００１３】すなわち、第１の発明は、直接拡散方式を
用いるスペクトラム拡散通信の同期確立および保持方式
において、入力信号をアナログ信号からデジタル信号に
変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力と第
３の乗算器の出力とを乗算する第１の乗算器と、前記第
１の乗算器の出力を濾波する第１の濾波器と、前記第１
の濾波器の出力を包絡線検波する第１の包絡線検波器
と、前記Ａ／Ｄ変換器の出力と第４の乗算器の出力とを
乗算する第２の乗算器と、前記第２の乗算器の出力を濾
波する第２の濾波器と、前記第２の濾波器の出力を包絡
線検波する第２の包絡線検波器と、前記第１，第２の包
絡線検波器の出力の差分を検出する差分検出部と、前記
差分検出部の出力から高調波成分を除去するために設け
られ、１次の伝達関数を有する検出部低域通過濾波器
と、前記検出部低域通過濾波器の出力を制御信号として
クロック信号を出力するクロック発振器と、前記クロッ
ク発振器からのクロック信号に基づき、同期信号を発生
する同期信号制御部と、前記同期信号制御部からの同期
信号により位相を制御して拡散符号信号を発生する拡散
符号発生器と、前記拡散符号発生器の拡散符号信号から
拡散符号信号の同相信号、進み信号、遅れ信号を生成す
る遅延回路と、前記Ａ／Ｄ変換器の出力と第６の乗算器
の出力とを乗算する第５の乗算器と、前記第５の乗算器
の出力を周波数弁別する周波数弁別器と、前記周波数弁
別器の出力の高調波成分を除去する弁別部低域通過濾波
器と、前記弁別部低域通過濾波器の出力を制御信号とし
て周波数を調整し、搬送波を出力する数値制御発振器と
を有するとともに、前記第３の乗算器は、前記進み信号
と前記搬送波とを乗算し、前記第１の乗算器に与え、前
記第４の乗算器は、前記遅れ信号と前記搬送波とを乗算
し、前記第２の乗算器に与え、前記第６の乗算器は、前
記同相信号と前記搬送波とを乗算し、前記第５の乗算器
に与えることを特徴とする。
用いるスペクトラム拡散通信の同期確立および保持方式
において、入力信号をアナログ信号からデジタル信号に
変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力と第
３の乗算器の出力とを乗算する第１の乗算器と、前記第
１の乗算器の出力を濾波する第１の濾波器と、前記第１
の濾波器の出力を包絡線検波する第１の包絡線検波器
と、前記Ａ／Ｄ変換器の出力と第４の乗算器の出力とを
乗算する第２の乗算器と、前記第２の乗算器の出力を濾
波する第２の濾波器と、前記第２の濾波器の出力を包絡
線検波する第２の包絡線検波器と、前記第１，第２の包
絡線検波器の出力の差分を検出する差分検出部と、前記
差分検出部の出力から高調波成分を除去するために設け
られ、１次の伝達関数を有する検出部低域通過濾波器
と、前記検出部低域通過濾波器の出力を制御信号として
クロック信号を出力するクロック発振器と、前記クロッ
ク発振器からのクロック信号に基づき、同期信号を発生
する同期信号制御部と、前記同期信号制御部からの同期
信号により位相を制御して拡散符号信号を発生する拡散
符号発生器と、前記拡散符号発生器の拡散符号信号から
拡散符号信号の同相信号、進み信号、遅れ信号を生成す
る遅延回路と、前記Ａ／Ｄ変換器の出力と第６の乗算器
の出力とを乗算する第５の乗算器と、前記第５の乗算器
の出力を周波数弁別する周波数弁別器と、前記周波数弁
別器の出力の高調波成分を除去する弁別部低域通過濾波
器と、前記弁別部低域通過濾波器の出力を制御信号とし
て周波数を調整し、搬送波を出力する数値制御発振器と
を有するとともに、前記第３の乗算器は、前記進み信号
と前記搬送波とを乗算し、前記第１の乗算器に与え、前
記第４の乗算器は、前記遅れ信号と前記搬送波とを乗算
し、前記第２の乗算器に与え、前記第６の乗算器は、前
記同相信号と前記搬送波とを乗算し、前記第５の乗算器
に与えることを特徴とする。
【００１４】また、第２の発明は、前記１次の伝達関数
を有する検出部低域通過濾波器の代わりに、２次の伝達
関数を有する検出部低域通過濾波器を配置している。ま
た、第３の発明は、第２の発明の２次の伝達関数を有す
る前記検出部低域通過濾波器において、ｓ＝ｊ・２・π
・ｆ、Ｋ＝ループ利得、ａ＝ループフィルタにより決ま
る定数、Ａ＝定数であるとき、閉ループ伝達関数が下式
（１） Ａ・Ｋ・（ｓ＋ａ）／（ｓ2 ＋Ａ・Ｋ・ｓ＋Ａ・Ｋ・ａ）−−（１） で表され、前記ループフィルタの伝達関数が（１＋ａ／
ｓ）で表されることを特徴としている。
を有する検出部低域通過濾波器の代わりに、２次の伝達
関数を有する検出部低域通過濾波器を配置している。ま
た、第３の発明は、第２の発明の２次の伝達関数を有す
る前記検出部低域通過濾波器において、ｓ＝ｊ・２・π
・ｆ、Ｋ＝ループ利得、ａ＝ループフィルタにより決ま
る定数、Ａ＝定数であるとき、閉ループ伝達関数が下式
（１） Ａ・Ｋ・（ｓ＋ａ）／（ｓ2 ＋Ａ・Ｋ・ｓ＋Ａ・Ｋ・ａ）−−（１） で表され、前記ループフィルタの伝達関数が（１＋ａ／
ｓ）で表されることを特徴としている。
【００１５】さらに、第４の発明は、第２の発明の２次
の伝達関数を有する前記検出部低域通過濾波器におい
て、ｓ＝ｊ・２・π・ｆ、Ｋ＝ループ利得、ａ，ｃ＝ル
ープフィルタにより決まる定数、Ａ＝定数であるとき、
閉ループ伝達関数が下式（２） Ａ・Ｋ・（ｓ＋ａ）／（ｓ2 ＋（Ａ・Ｋ＋ｃ）・ｓ＋Ａ・Ｋ・ａ）−−（２） で表され、前記ループフィルタの伝達関数が（ｓ＋ａ）
／（ｓ＋ｃ）で表されることを特徴とする。
の伝達関数を有する前記検出部低域通過濾波器におい
て、ｓ＝ｊ・２・π・ｆ、Ｋ＝ループ利得、ａ，ｃ＝ル
ープフィルタにより決まる定数、Ａ＝定数であるとき、
閉ループ伝達関数が下式（２） Ａ・Ｋ・（ｓ＋ａ）／（ｓ2 ＋（Ａ・Ｋ＋ｃ）・ｓ＋Ａ・Ｋ・ａ）−−（２） で表され、前記ループフィルタの伝達関数が（ｓ＋ａ）
／（ｓ＋ｃ）で表されることを特徴とする。
【００１６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて添付図面に基づいて説明する。図１は、この発明に
係わるＳＳ／ＤＳ方式の復調用ノンコヒーレント遅延ロ
ックループの実施の形態を示す構成図である。図１にお
いて、ＳＳ／ＤＳ信号は、Ａ／Ｄ変換４６によりアナロ
グ（連続）信号からデジタル信号に変換され、復調用ノ
ンコヒーレント遅延ロックループ７０の乗算４９，５
６，６３に与えられる。乗算４９には、別の入力、すな
わち、拡散符号（ＰＮ符号）の進み信号と搬送波信号と
の乗算された信号が与えられる。また、乗算５６には、
別の入力、すなわち、拡散符号（ＰＮ符号）の遅れ信号
と搬送波信号との乗算された信号が与えられる。これら
の進み信号および遅れ信号は、遅延６８からそれぞれ与
えられている。
いて添付図面に基づいて説明する。図１は、この発明に
係わるＳＳ／ＤＳ方式の復調用ノンコヒーレント遅延ロ
ックループの実施の形態を示す構成図である。図１にお
いて、ＳＳ／ＤＳ信号は、Ａ／Ｄ変換４６によりアナロ
グ（連続）信号からデジタル信号に変換され、復調用ノ
ンコヒーレント遅延ロックループ７０の乗算４９，５
６，６３に与えられる。乗算４９には、別の入力、すな
わち、拡散符号（ＰＮ符号）の進み信号と搬送波信号と
の乗算された信号が与えられる。また、乗算５６には、
別の入力、すなわち、拡散符号（ＰＮ符号）の遅れ信号
と搬送波信号との乗算された信号が与えられる。これら
の進み信号および遅れ信号は、遅延６８からそれぞれ与
えられている。
【００１７】乗算４９および乗算５６の出力は、変調波
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とにおける処理により、ま
た、ＢＰＦ５７の出力は、自乗５８とＬＰＦ５９とにお
ける処理により、それぞれ包絡線検波と等価な処理を受
ける。減算５３においては、ＬＰＦ５２の出力の進み信
号からＬＰＦ５９の出力の遅れ信号を減算する。減算５
３の出力は、入力信号（搬送波）の約２倍（和の成分）
の周波数成分と、拡散符号（ＰＮ符号）の進み、遅れと
に応じて極性の変化する信号で、時間に対して“Ｓ字曲
線”となる時間弁別（遅延弁別）された信号が出力され
る。この減算５３の出力は、ＬＰＦ５４で２倍の周波数
成分（和の周波数成分）が除去され、時間に対して“Ｓ
字曲線”となる時間弁別（遅延弁別）された信号のみが
出力される。
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とにおける処理により、ま
た、ＢＰＦ５７の出力は、自乗５８とＬＰＦ５９とにお
ける処理により、それぞれ包絡線検波と等価な処理を受
ける。減算５３においては、ＬＰＦ５２の出力の進み信
号からＬＰＦ５９の出力の遅れ信号を減算する。減算５
３の出力は、入力信号（搬送波）の約２倍（和の成分）
の周波数成分と、拡散符号（ＰＮ符号）の進み、遅れと
に応じて極性の変化する信号で、時間に対して“Ｓ字曲
線”となる時間弁別（遅延弁別）された信号が出力され
る。この減算５３の出力は、ＬＰＦ５４で２倍の周波数
成分（和の周波数成分）が除去され、時間に対して“Ｓ
字曲線”となる時間弁別（遅延弁別）された信号のみが
出力される。
【００１８】ＬＰＦ５４の出力は、数値制御発振器６１
を制御し、数値制御発振器６１の位相を制御する。この
ＤＬＬは、主に同期保持の動作を行うものであって、初
期同期は、初期同期制御信号に従って制御６２によって
補足される。初期同期の時点では、同期保持の動作は停
止させられている。この初期同期および同期保持の信号
は、拡散符号発生器６９に同期信号（クロック信号）と
して入力され、位相を制御する。拡散符号発生器６９か
らの出力は、遅延６８において進み信号、同相信号、遅
れ信号に分けられ、進み信号は乗算５５に、同相信号は
乗算６６に、遅れ信号は乗算６０にそれぞれ与えられ
る。
を制御し、数値制御発振器６１の位相を制御する。この
ＤＬＬは、主に同期保持の動作を行うものであって、初
期同期は、初期同期制御信号に従って制御６２によって
補足される。初期同期の時点では、同期保持の動作は停
止させられている。この初期同期および同期保持の信号
は、拡散符号発生器６９に同期信号（クロック信号）と
して入力され、位相を制御する。拡散符号発生器６９か
らの出力は、遅延６８において進み信号、同相信号、遅
れ信号に分けられ、進み信号は乗算５５に、同相信号は
乗算６６に、遅れ信号は乗算６０にそれぞれ与えられ
る。
【００１９】乗算５５および乗算６０においては、数値
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７においては、拡散符号発生器６９からの
同相信号が搬送波と乗算された信号と、Ａ／Ｄ変換され
た入力信号とが乗算され、その乗算された信号が周波数
弁別６４で周波数検波され、ＬＰＦ６５で高調波成分が
除去された後に、数値制御発振器６７に印加されること
により、搬送波信号の周波数を制御している。このよう
に、図１で示されたＳＳ／ＤＳ方式の復調用ノンコヒー
レント遅延ロックループは、各部をデジタル回路で構成
することが可能であり、また、Ａ／Ｄ変換４６より後段
をデジタル信号処理用集積回路（ＤＳＰ）として実現可
能である。
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７においては、拡散符号発生器６９からの
同相信号が搬送波と乗算された信号と、Ａ／Ｄ変換され
た入力信号とが乗算され、その乗算された信号が周波数
弁別６４で周波数検波され、ＬＰＦ６５で高調波成分が
除去された後に、数値制御発振器６７に印加されること
により、搬送波信号の周波数を制御している。このよう
に、図１で示されたＳＳ／ＤＳ方式の復調用ノンコヒー
レント遅延ロックループは、各部をデジタル回路で構成
することが可能であり、また、Ａ／Ｄ変換４６より後段
をデジタル信号処理用集積回路（ＤＳＰ）として実現可
能である。
【００２０】図２は、図１のＳＳ／ＤＳ方式の復調用ノ
ンコヒーレント遅延ロックループをより具体的に実現し
た一例を示す構成図である。図２において、ＳＳ／ＤＳ
信号は、不要な帯域の信号を抑圧するようにＬＰＦ７１
を通され、Ａ／Ｄ変換４６によりアナログ（連続）信号
からデジタル信号に変換され、復調用ノンコヒーレント
遅延ロックループ７０の乗算４９，５６，６３に与えら
れる。乗算４９には、別の入力、すなわち、拡散符号
（ＰＮ符号）の進み信号と搬送波信号との乗算された信
号が与えられている。また、乗算５６には、別の入力、
すなわち、拡散符号（ＰＮ符号）の遅れ信号と搬送波信
号との乗算された信号が与えられている。これらの進み
信号および遅れ信号は、遅延６８からそれぞれ与えられ
ている。この場合、遅延６８は、シフトレジスタ（Ｓ
Ｒ）回路により構成されている。
ンコヒーレント遅延ロックループをより具体的に実現し
た一例を示す構成図である。図２において、ＳＳ／ＤＳ
信号は、不要な帯域の信号を抑圧するようにＬＰＦ７１
を通され、Ａ／Ｄ変換４６によりアナログ（連続）信号
からデジタル信号に変換され、復調用ノンコヒーレント
遅延ロックループ７０の乗算４９，５６，６３に与えら
れる。乗算４９には、別の入力、すなわち、拡散符号
（ＰＮ符号）の進み信号と搬送波信号との乗算された信
号が与えられている。また、乗算５６には、別の入力、
すなわち、拡散符号（ＰＮ符号）の遅れ信号と搬送波信
号との乗算された信号が与えられている。これらの進み
信号および遅れ信号は、遅延６８からそれぞれ与えられ
ている。この場合、遅延６８は、シフトレジスタ（Ｓ
Ｒ）回路により構成されている。
【００２１】乗算４９および乗算５６の出力は、変調波
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とによる包絡線検波７２の処
理をを受け、また、ＢＰＦ５７の出力は、自乗５８とＬ
ＰＦ５９とによる包絡線検波７３の処理を受ける。減算
５３においては、ＬＰＦ５２の出力の進み信号からＬＰ
Ｆ５９の出力の遅れ信号を減算する。減算５３の出力
は、入力信号（搬送波）の約２倍（和の成分）の周波数
成分と、拡散符号（ＰＮ符号）の進み、遅れとに応じて
極性の変化する信号で、時間に対して“Ｓ字曲線”とな
る時間弁別（遅延弁別）された信号が出力される。この
減算５３の出力は、ＬＰＦ５４で２倍の周波数成分（和
の周波数成分）が除去され、時間に対して“Ｓ字曲線”
となる時間弁別（遅延弁別）された信号のみが出力され
る。
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とによる包絡線検波７２の処
理をを受け、また、ＢＰＦ５７の出力は、自乗５８とＬ
ＰＦ５９とによる包絡線検波７３の処理を受ける。減算
５３においては、ＬＰＦ５２の出力の進み信号からＬＰ
Ｆ５９の出力の遅れ信号を減算する。減算５３の出力
は、入力信号（搬送波）の約２倍（和の成分）の周波数
成分と、拡散符号（ＰＮ符号）の進み、遅れとに応じて
極性の変化する信号で、時間に対して“Ｓ字曲線”とな
る時間弁別（遅延弁別）された信号が出力される。この
減算５３の出力は、ＬＰＦ５４で２倍の周波数成分（和
の周波数成分）が除去され、時間に対して“Ｓ字曲線”
となる時間弁別（遅延弁別）された信号のみが出力され
る。
【００２２】ＬＰＦ５４の出力は、数値制御発振器６１
を制御し、数値制御発振器６１の位相を制御する。この
ＤＬＬは、主に同期保持の動作を行うものであって、初
期同期は、初期同期制御信号に従って制御６２によって
補足される。初期同期の時点では、同期保持の動作は停
止させられている。数値制御発振器６１は、制御７４、
位相累算７５、波形メモリ７６から構成され、制御７４
は位相制御を行い、この制御信号により位相累算７５で
決まった周波数に対応する位相累算が行われ、その位相
に応じた方形波の値が波形メモリ７６から読み出され、
クロック信号が生成される。制御６２からは、この初期
同期および同期保持の信号が拡散符号発生器６９に同期
信号（クロック信号）として入力され、位相を制御す
る。拡散符号発生器６９からの出力は、遅延６８におい
て進み信号、同相信号、遅れ信号に分けられ、進み信号
は乗算５５に、同相信号は乗算６６に、遅れ信号は乗算
６０にそれぞれ与えられる。
を制御し、数値制御発振器６１の位相を制御する。この
ＤＬＬは、主に同期保持の動作を行うものであって、初
期同期は、初期同期制御信号に従って制御６２によって
補足される。初期同期の時点では、同期保持の動作は停
止させられている。数値制御発振器６１は、制御７４、
位相累算７５、波形メモリ７６から構成され、制御７４
は位相制御を行い、この制御信号により位相累算７５で
決まった周波数に対応する位相累算が行われ、その位相
に応じた方形波の値が波形メモリ７６から読み出され、
クロック信号が生成される。制御６２からは、この初期
同期および同期保持の信号が拡散符号発生器６９に同期
信号（クロック信号）として入力され、位相を制御す
る。拡散符号発生器６９からの出力は、遅延６８におい
て進み信号、同相信号、遅れ信号に分けられ、進み信号
は乗算５５に、同相信号は乗算６６に、遅れ信号は乗算
６０にそれぞれ与えられる。
【００２３】乗算５５および乗算６０においては、数値
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７においては、拡散符号発生器６９からの
同相信号が搬送波と乗算され、その乗算された信号と、
Ａ／Ｄ変換された入力信号とがさらに乗算され、そのさ
らに乗算された信号が周波数弁別６４で周波数検波され
ている。数値制御発振器６７による数値制御は、制御８
２が位相累算８１に位相累算を行わせ、その結果に基づ
いて波形メモリ８０より記憶波形を出力させることによ
り行われる。この周波数弁別６４は、零交差検波７７、
カウンタ７８、ＲＯＭテーブル７９とから構成されてい
る。周波弁別６４の動作は、零交差検波７７で零交差を
検出した後、カウンタ７８でパルスをカウントし、高調
波を除去する目的でＲＯＭテーブル７９から所定の値を
読み出している。図２においては、ＬＰＦ６５が設けら
れているが、ＲＯＭテーブル７９からの読み出しによっ
て高調波が除去されていることから、ＬＰＦ６５は削除
することも可能である。
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７においては、拡散符号発生器６９からの
同相信号が搬送波と乗算され、その乗算された信号と、
Ａ／Ｄ変換された入力信号とがさらに乗算され、そのさ
らに乗算された信号が周波数弁別６４で周波数検波され
ている。数値制御発振器６７による数値制御は、制御８
２が位相累算８１に位相累算を行わせ、その結果に基づ
いて波形メモリ８０より記憶波形を出力させることによ
り行われる。この周波数弁別６４は、零交差検波７７、
カウンタ７８、ＲＯＭテーブル７９とから構成されてい
る。周波弁別６４の動作は、零交差検波７７で零交差を
検出した後、カウンタ７８でパルスをカウントし、高調
波を除去する目的でＲＯＭテーブル７９から所定の値を
読み出している。図２においては、ＬＰＦ６５が設けら
れているが、ＲＯＭテーブル７９からの読み出しによっ
て高調波が除去されていることから、ＬＰＦ６５は削除
することも可能である。
【００２４】図２で示されたＳＳ／ＤＳ方式の復調用ノ
ンコヒーレント遅延ロックループは、各部をデジタル回
路で構成することが可能であり、Ａ／Ｄ変換４６より後
段をデジタル信号処理用集積回路（ＤＳＰ）として実現
している。また、上述の実施例では、Ａ／Ｄ変換のサン
プリング周波数がＤＳＰの処理速度よりも高いためマル
チレート処理を行い、サンプリング周波数の変換を行っ
ている。Ａ／Ｄ変換器の前段では、サンプリング周波数
の１／２以下の帯域にアンチエリアシングフィルタによ
り帯域制限される。Ａ／Ｄ変換器の後段では、デシメー
ションフィルタにより間引き処理を行い、レート変換を
行った後、ＤＳＰで処理が行われる。
ンコヒーレント遅延ロックループは、各部をデジタル回
路で構成することが可能であり、Ａ／Ｄ変換４６より後
段をデジタル信号処理用集積回路（ＤＳＰ）として実現
している。また、上述の実施例では、Ａ／Ｄ変換のサン
プリング周波数がＤＳＰの処理速度よりも高いためマル
チレート処理を行い、サンプリング周波数の変換を行っ
ている。Ａ／Ｄ変換器の前段では、サンプリング周波数
の１／２以下の帯域にアンチエリアシングフィルタによ
り帯域制限される。Ａ／Ｄ変換器の後段では、デシメー
ションフィルタにより間引き処理を行い、レート変換を
行った後、ＤＳＰで処理が行われる。
【００２５】図３は、この発明に係わるＳＳ／ＤＳ方式
の復調用ノンコヒーレント遅延ロックループのもう一つ
の実施の形態を示す構成図である。図３において、ＳＳ
／ＤＳ信号は、Ａ／Ｄ変換４６によりアナログ（連続）
信号からデジタル信号に変換され、復調用ノンコヒーレ
ント遅延ロックループ７０ａの乗算４９，５６，６３に
与えられる。乗算４９には、別の入力、すなわち、拡散
符号（ＰＮ符号）の進み信号と搬送波信号との乗算され
た信号が与えられる。また、乗算５６には、別の入力、
すなわち、拡散符号（ＰＮ符号）の遅れ信号と搬送波信
号との乗算された信号が与えられる。これらの進み信号
および遅れ信号は、遅延６８からそれぞれ与えられてい
る。
の復調用ノンコヒーレント遅延ロックループのもう一つ
の実施の形態を示す構成図である。図３において、ＳＳ
／ＤＳ信号は、Ａ／Ｄ変換４６によりアナログ（連続）
信号からデジタル信号に変換され、復調用ノンコヒーレ
ント遅延ロックループ７０ａの乗算４９，５６，６３に
与えられる。乗算４９には、別の入力、すなわち、拡散
符号（ＰＮ符号）の進み信号と搬送波信号との乗算され
た信号が与えられる。また、乗算５６には、別の入力、
すなわち、拡散符号（ＰＮ符号）の遅れ信号と搬送波信
号との乗算された信号が与えられる。これらの進み信号
および遅れ信号は、遅延６８からそれぞれ与えられてい
る。
【００２６】乗算４９および乗算５６の出力は、変調波
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とにおける処理により、ま
た、ＢＰＦ５７の出力は、自乗５８とＬＰＦ５９とにお
ける処理により、それぞれ包絡線検波と等価な処理を受
ける。減算５３においては、ＬＰＦ５２の出力の進み信
号からＬＰＦ５９の出力の遅れ信号を減算する。減算５
３の出力は、入力信号（搬送波）の約２倍（和の成分）
の周波数成分と、拡散符号（ＰＮ符号）の進み、遅れと
に応じて極性の変化する信号で、時間に対して“Ｓ字曲
線”となる時間弁別（遅延弁別）された信号が出力され
る。この減算５３の出力は、畳み込み演算５４ａで２倍
の周波数成分（和の周波数成分）が除去され、時間に対
して“Ｓ字曲線”となる時間弁別（遅延弁別）された信
号のみが出力される。
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とにおける処理により、ま
た、ＢＰＦ５７の出力は、自乗５８とＬＰＦ５９とにお
ける処理により、それぞれ包絡線検波と等価な処理を受
ける。減算５３においては、ＬＰＦ５２の出力の進み信
号からＬＰＦ５９の出力の遅れ信号を減算する。減算５
３の出力は、入力信号（搬送波）の約２倍（和の成分）
の周波数成分と、拡散符号（ＰＮ符号）の進み、遅れと
に応じて極性の変化する信号で、時間に対して“Ｓ字曲
線”となる時間弁別（遅延弁別）された信号が出力され
る。この減算５３の出力は、畳み込み演算５４ａで２倍
の周波数成分（和の周波数成分）が除去され、時間に対
して“Ｓ字曲線”となる時間弁別（遅延弁別）された信
号のみが出力される。
【００２７】畳み込み演算５４ａの出力は、同期信号発
生６１ａを制御し、同期信号発生６１ａの位相を制御す
る。このＤＬＬは、主に同期保持の動作を行うものであ
って、初期同期は、初期同期制御信号に従って制御６２
によって補足される。初期同期の時点では、同期保持の
動作は停止させられている。この初期同期および同期保
持の信号は、拡散符号発生器６９に同期信号（クロック
信号）として入力され、位相を制御する。拡散符号発生
器６９からの出力は、遅延６８において進み信号、同相
信号、遅れ信号に分けられ、進み信号は乗算５５に、同
相信号は乗算６６に、遅れ信号は乗算６０にそれぞれ与
えられる。
生６１ａを制御し、同期信号発生６１ａの位相を制御す
る。このＤＬＬは、主に同期保持の動作を行うものであ
って、初期同期は、初期同期制御信号に従って制御６２
によって補足される。初期同期の時点では、同期保持の
動作は停止させられている。この初期同期および同期保
持の信号は、拡散符号発生器６９に同期信号（クロック
信号）として入力され、位相を制御する。拡散符号発生
器６９からの出力は、遅延６８において進み信号、同相
信号、遅れ信号に分けられ、進み信号は乗算５５に、同
相信号は乗算６６に、遅れ信号は乗算６０にそれぞれ与
えられる。
【００２８】乗算５５および乗算６０においては、数値
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７に関連して、拡散符号発生器６９からの
同相信号が搬送波と乗算された信号と、Ａ／Ｄ変換され
た入力信号とが乗算され、その乗算された信号が周波数
弁別６４ａで周波数検波され、ＬＰＦ６５で高調波成分
が除去された後に、数値制御発振器６７に印加されるこ
とにより、搬送波信号の周波数を制御している。このよ
うに、図３で示されたＳＳ／ＤＳ方式の復調用ノンコヒ
ーレント遅延ロックループ７０ａは、各部をデジタル回
路で構成することが可能であり、また、Ａ／Ｄ変換４６
より後段をデジタル信号処理用集積回路（ＤＳＰ）とし
て実現可能である。
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７に関連して、拡散符号発生器６９からの
同相信号が搬送波と乗算された信号と、Ａ／Ｄ変換され
た入力信号とが乗算され、その乗算された信号が周波数
弁別６４ａで周波数検波され、ＬＰＦ６５で高調波成分
が除去された後に、数値制御発振器６７に印加されるこ
とにより、搬送波信号の周波数を制御している。このよ
うに、図３で示されたＳＳ／ＤＳ方式の復調用ノンコヒ
ーレント遅延ロックループ７０ａは、各部をデジタル回
路で構成することが可能であり、また、Ａ／Ｄ変換４６
より後段をデジタル信号処理用集積回路（ＤＳＰ）とし
て実現可能である。
【００２９】図４は、図３のＳＳ／ＤＳ方式の復調用ノ
ンコヒーレント遅延ロックループをより具体的に実現し
た一例を示す構成図である。図４において、ＳＳ／ＤＳ
信号は、不要な帯域の信号を抑圧するようにＬＰＦ７１
を通され、Ａ／Ｄ変換４６によりアナログ（連続）信号
からデジタル信号に変換され、復調用ノンコヒーレント
遅延ロックループ７０ａの乗算４９，５６，６３に与え
られる。乗算４９には、別の入力、すなわち、拡散符号
（ＰＮ符号）の進み信号と搬送波信号との乗算された信
号が与えられている。また、乗算５６には、別の入力、
すなわち、拡散符号（ＰＮ符号）の遅れ信号と搬送波信
号との乗算された信号が与えられている。これらの進み
信号および遅れ信号は、遅延６８からそれぞれ与えられ
ている。この場合、遅延６８は、シフトレジスタ（Ｓ
Ｒ）回路により構成されている。
ンコヒーレント遅延ロックループをより具体的に実現し
た一例を示す構成図である。図４において、ＳＳ／ＤＳ
信号は、不要な帯域の信号を抑圧するようにＬＰＦ７１
を通され、Ａ／Ｄ変換４６によりアナログ（連続）信号
からデジタル信号に変換され、復調用ノンコヒーレント
遅延ロックループ７０ａの乗算４９，５６，６３に与え
られる。乗算４９には、別の入力、すなわち、拡散符号
（ＰＮ符号）の進み信号と搬送波信号との乗算された信
号が与えられている。また、乗算５６には、別の入力、
すなわち、拡散符号（ＰＮ符号）の遅れ信号と搬送波信
号との乗算された信号が与えられている。これらの進み
信号および遅れ信号は、遅延６８からそれぞれ与えられ
ている。この場合、遅延６８は、シフトレジスタ（Ｓ
Ｒ）回路により構成されている。
【００３０】乗算４９および乗算５６の出力は、変調波
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とによる包絡線検波７２の処
理を受け、また、ＢＰＦ５７の出力は、自乗５８とＬＰ
Ｆ５９とによる包絡線検波７３の処理を受ける。減算５
３においては、ＬＰＦ５２の出力の進み信号からＬＰＦ
５９の出力の遅れ信号を減算する。減算５３の出力は、
入力信号（搬送波）の約２倍（和の成分）の周波数成分
と、拡散符号（ＰＮ符号）の進み、遅れとに応じて極性
の変化する信号で、時間に対して“Ｓ字曲線”となる時
間弁別（遅延弁別）された信号が出力される。この減算
５３の出力は、畳み込み演算５４ａで２倍の周波数成分
（和の周波数成分）が除去され、時間に対して“Ｓ字曲
線”となる時間弁別（遅延弁別）された信号のみが出力
される。
の帯域をもつＢＰＦ５０およびＢＰＦ５７にそれぞれ与
えられ、変調波の帯域で濾波される。ＢＰＦ５０の出力
は、自乗５１とＬＰＦ５２とによる包絡線検波７２の処
理を受け、また、ＢＰＦ５７の出力は、自乗５８とＬＰ
Ｆ５９とによる包絡線検波７３の処理を受ける。減算５
３においては、ＬＰＦ５２の出力の進み信号からＬＰＦ
５９の出力の遅れ信号を減算する。減算５３の出力は、
入力信号（搬送波）の約２倍（和の成分）の周波数成分
と、拡散符号（ＰＮ符号）の進み、遅れとに応じて極性
の変化する信号で、時間に対して“Ｓ字曲線”となる時
間弁別（遅延弁別）された信号が出力される。この減算
５３の出力は、畳み込み演算５４ａで２倍の周波数成分
（和の周波数成分）が除去され、時間に対して“Ｓ字曲
線”となる時間弁別（遅延弁別）された信号のみが出力
される。
【００３１】畳み込み演算５４ａでは伝達関数が２次の
インパルス応答を入力信号と畳み込み演算を行ってい
る。この出力は、同期信号発生（演算）６１ａに入力さ
れる。同期信号発生６１ａでは位相制御７４ａで位相同
期の制御を行い、演算７５ａでデジタル信号処理により
クロック信号を生成している。このＤＬＬは、主に同期
保持の動作を行うものであって、初期同期は、初期同期
制御信号に従って制御６２によって補足される。初期同
期の時点では、同期保持の動作は停止させられている。
同期信号発生６１ａは、位相制御７４ａ、累算７５ａか
ら構成され、位相制御７４ａは位相制御を行うが、この
制御信号により位相累算７５ａで決まった周波数に対応
する位相累算が行われ、その位相に応じた方形波の値が
波形メモリ７６から読み出され、クロック信号が生成さ
れる。制御６２からは、この初期同期および同期保持の
信号が拡散符号発生器６９に同期信号（クロック信号）
として入力され、位相を制御する。拡散符号発生器６９
からの出力は、遅延６８において進み信号、同相信号、
遅れ信号に分けられ、進み信号は乗算５５に、遅れ信号
は乗算６０にそれぞれ与えられる。
インパルス応答を入力信号と畳み込み演算を行ってい
る。この出力は、同期信号発生（演算）６１ａに入力さ
れる。同期信号発生６１ａでは位相制御７４ａで位相同
期の制御を行い、演算７５ａでデジタル信号処理により
クロック信号を生成している。このＤＬＬは、主に同期
保持の動作を行うものであって、初期同期は、初期同期
制御信号に従って制御６２によって補足される。初期同
期の時点では、同期保持の動作は停止させられている。
同期信号発生６１ａは、位相制御７４ａ、累算７５ａか
ら構成され、位相制御７４ａは位相制御を行うが、この
制御信号により位相累算７５ａで決まった周波数に対応
する位相累算が行われ、その位相に応じた方形波の値が
波形メモリ７６から読み出され、クロック信号が生成さ
れる。制御６２からは、この初期同期および同期保持の
信号が拡散符号発生器６９に同期信号（クロック信号）
として入力され、位相を制御する。拡散符号発生器６９
からの出力は、遅延６８において進み信号、同相信号、
遅れ信号に分けられ、進み信号は乗算５５に、遅れ信号
は乗算６０にそれぞれ与えられる。
【００３２】乗算５５および乗算６０においては、数値
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７に関連して、拡散符号発生器６９からの
同相信号が搬送波と乗算され、その乗算された信号と、
Ａ／Ｄ変換された入力信号とがさらに乗算され、そのさ
らに乗算された信号が周波数弁別６４ａで周波数検波さ
れている。この周波数弁別６４ａは、位相検波７７ａ、
ＬＰＦ７８ａ、積分７９ａとから構成されている。周波
数弁別６４ａの動作は、周波数検出を位相同期ループ
（ＰＬＬ）で実現している。周波数弁別６４ａの入力信
号と積分７９ａの出力とが位相検波７７ａで位相比較さ
れ、ＬＰＦ７８ａで濾過された後、積分７９ａに入力さ
れる。この周波数検波された信号は、数値制御発振器６
７の周波数を制御する。
制御発振器６７からの搬送波に対して、遅延６８からの
進み信号および遅れ信号がそれぞれ乗算され、その出力
はそれぞれ乗算４９および乗算５６に与えられる。数値
制御発振器６７に関連して、拡散符号発生器６９からの
同相信号が搬送波と乗算され、その乗算された信号と、
Ａ／Ｄ変換された入力信号とがさらに乗算され、そのさ
らに乗算された信号が周波数弁別６４ａで周波数検波さ
れている。この周波数弁別６４ａは、位相検波７７ａ、
ＬＰＦ７８ａ、積分７９ａとから構成されている。周波
数弁別６４ａの動作は、周波数検出を位相同期ループ
（ＰＬＬ）で実現している。周波数弁別６４ａの入力信
号と積分７９ａの出力とが位相検波７７ａで位相比較さ
れ、ＬＰＦ７８ａで濾過された後、積分７９ａに入力さ
れる。この周波数検波された信号は、数値制御発振器６
７の周波数を制御する。
【００３３】図４で示されたＳＳ／ＤＳ方式の復調用ノ
ンコヒーレント遅延ロックループは、各部をデジタル回
路で構成することが可能であり、Ａ／Ｄ変換４６より後
段をデジタル信号処理用集積回路（ＤＳＰ）として実現
している。また、上述の実施例では、Ａ／Ｄ変換のサン
プリング周波数がＤＳＰの処理速度よりも高いためマル
チレート処理を行い、サンプリング周波数の変換を行っ
ている。Ａ／Ｄ変換器の前段では、サンプリング周波数
の１／２以下の帯域にアンチエリアシングフィルタによ
り帯域制限される。Ａ／Ｄ変換器の後段では、デシメー
ションフィルタにより間引き処理を行い、レート変換を
行った後、ＤＳＰで処理が行われる。
ンコヒーレント遅延ロックループは、各部をデジタル回
路で構成することが可能であり、Ａ／Ｄ変換４６より後
段をデジタル信号処理用集積回路（ＤＳＰ）として実現
している。また、上述の実施例では、Ａ／Ｄ変換のサン
プリング周波数がＤＳＰの処理速度よりも高いためマル
チレート処理を行い、サンプリング周波数の変換を行っ
ている。Ａ／Ｄ変換器の前段では、サンプリング周波数
の１／２以下の帯域にアンチエリアシングフィルタによ
り帯域制限される。Ａ／Ｄ変換器の後段では、デシメー
ションフィルタにより間引き処理を行い、レート変換を
行った後、ＤＳＰで処理が行われる。
【００３４】ここで説明をした処理は、他の方法で行う
ことも可能である。数値制御発振器の処理をデジタル信
号処理により搬送波あるいは方形波を生成することも可
能であり、この場合、ＤＳＰで波形生成の処理を含める
ことが適当である。これまで述べたＤＳＰによる処理
は、ＦＰＧＡ（Field Programmable Gate Array）やゲ
ートアレイ、あるいは汎用ロジックＩＣ等でも処理可能
である。
ことも可能である。数値制御発振器の処理をデジタル信
号処理により搬送波あるいは方形波を生成することも可
能であり、この場合、ＤＳＰで波形生成の処理を含める
ことが適当である。これまで述べたＤＳＰによる処理
は、ＦＰＧＡ（Field Programmable Gate Array）やゲ
ートアレイ、あるいは汎用ロジックＩＣ等でも処理可能
である。
【００３５】
【発明の効果】以上に詳述したように、この発明に係わ
るスペクトラム拡散通信の同期確立および保持方式は、
従来、そのほとんどの構成がアナログ素子あるいはアナ
ログ回路でなされていたものを、デジタル素子あるいは
デジタル回路で実現することを可能にしている。このこ
とにより、調整箇所がほとんど皆無になり、アナログ素
子あるいはアナログ回路による性能の限界や素子のばら
つきによる同期捕捉および保持の特性の劣化をなくし、
回路のパラメータの変更を容易にすることが可能になっ
た。また、ＤＬＬの外界からの変動による影響、例え
ば、周波数オフセットが存在する場合でも、良好なＤＬ
Ｌの同期保持が特性が得られるようになった。さらに、
ＤＳＰを初めとするデジタル信号処理用の素子の集積度
が近年著しく向上したため回路規模を大幅に縮減できる
こととなった。
るスペクトラム拡散通信の同期確立および保持方式は、
従来、そのほとんどの構成がアナログ素子あるいはアナ
ログ回路でなされていたものを、デジタル素子あるいは
デジタル回路で実現することを可能にしている。このこ
とにより、調整箇所がほとんど皆無になり、アナログ素
子あるいはアナログ回路による性能の限界や素子のばら
つきによる同期捕捉および保持の特性の劣化をなくし、
回路のパラメータの変更を容易にすることが可能になっ
た。また、ＤＬＬの外界からの変動による影響、例え
ば、周波数オフセットが存在する場合でも、良好なＤＬ
Ｌの同期保持が特性が得られるようになった。さらに、
ＤＳＰを初めとするデジタル信号処理用の素子の集積度
が近年著しく向上したため回路規模を大幅に縮減できる
こととなった。
【図１】この発明に係わるＳＳ／ＤＳ方式の復調用ノン
コヒーレント遅延ロックループの実施の形態を示す構成
図である。
コヒーレント遅延ロックループの実施の形態を示す構成
図である。
【図２】図１のＳＳ／ＤＳ方式の復調用ノンコヒーレン
ト遅延ロックループをより具体的に実現した一例を示す
構成図である。
ト遅延ロックループをより具体的に実現した一例を示す
構成図である。
【図３】この発明に係わるＳＳ／ＤＳ方式の復調用ノン
コヒーレント遅延ロックループのもう一つの実施の形態
を示す構成図である。
コヒーレント遅延ロックループのもう一つの実施の形態
を示す構成図である。
【図４】図３のＳＳ／ＤＳ方式の復調用ノンコヒーレン
ト遅延ロックループをより具体的に実現した一例を示す
構成図である。
ト遅延ロックループをより具体的に実現した一例を示す
構成図である。
【図５】遅延ロックループ（ DLL）回路を用いた従来の
ＳＳ／ＤＳ方式の復調用のベースバンド遅延ロックルー
プの原理的な構成を示す図である。
ＳＳ／ＤＳ方式の復調用のベースバンド遅延ロックルー
プの原理的な構成を示す図である。
【図６】従来のＳＳ／ＤＳ方式の復調用ノンコヒーレン
ト遅延ロックループの例を示す構成図である。
ト遅延ロックループの例を示す構成図である。
【図７】もう一つの従来のＳＳ／ＤＳ方式の復調用ノン
コヒーレント遅延ロックループの例を示す構成図であ
る。
コヒーレント遅延ロックループの例を示す構成図であ
る。
【図８】（ａ）は、ＰＮ系列の自己相関関数を示してい
るグラフである。（ｂ）は、（ａ）の相関関数に関して
基準時間から進めたものから同じ時間だけ遅らせたもの
を減算した特性であって、相関関数の相互の時間差が１
Δ（Δは、１チップ時間）の場合である。（ｃ）は、
（ｂ）と同様であるが、相関関数の相互の時間差が２Δ
の場合である。
るグラフである。（ｂ）は、（ａ）の相関関数に関して
基準時間から進めたものから同じ時間だけ遅らせたもの
を減算した特性であって、相関関数の相互の時間差が１
Δ（Δは、１チップ時間）の場合である。（ｃ）は、
（ｂ）と同様であるが、相関関数の相互の時間差が２Δ
の場合である。
４６ Ａ／Ｄ変換器 ４９，５５，５６，６０，６３，６６ 乗算 ５０，５７ ＢＰＦ ５１，５８ 自乗 ５２，５９ ＬＰＦ ５３ 減算 ５４ ＬＰＦ ５４ａ 畳み込み演算 ６１ 数値制御発振器 ６１ａ 同期信号発生 ６２，７４ 制御 ６４ 周波数弁別 ６５ ＬＰＦ ６７ 数値制御発振器 ６８ 遅延 ６９ 拡散符号発生器 ７０，７０ａ 復調用ノンコヒーレント遅延ロックル
ープ ７４ａ 位相制御 ７６，８０ 波形メモリ ７７ 零交差検波 ７７ａ 位相検波 ７９ ＲＯＭテーブル
ープ ７４ａ 位相制御 ７６，８０ 波形メモリ ７７ 零交差検波 ７７ａ 位相検波 ７９ ＲＯＭテーブル
Claims (4)
- 【請求項１】 直接拡散方式を用いるスペクトラム拡散
通信の同期確立および保持方式において、 入力信号をアナログ信号からデジタル信号に変換するＡ
／Ｄ変換器と、 前記Ａ／Ｄ変換器の出力と第３の乗算器の出力とを乗算
する第１の乗算器と、 前記第１の乗算器の出力を濾波する第１の濾波器と、 前記第１の濾波器の出力を包絡線検波する第１の包絡線
検波器と、 前記Ａ／Ｄ変換器の出力と第４の乗算器の出力とを乗算
する第２の乗算器と、 前記第２の乗算器の出力を濾波する第２の濾波器と、 前記第２の濾波器の出力を包絡線検波する第２の包絡線
検波器と、 前記第１，第２の包絡線検波器の出力の差分を検出する
差分検出部と、 前記差分検出部の出力から高調波成分を除去するために
設けられ、１次の伝達関数を有する検出部低域通過濾波
器と、 前記検出部低域通過濾波器の出力を制御信号としてクロ
ック信号を出力するクロック発振器と、 前記クロック発振器からのクロック信号に基づき、同期
信号を発生する同期信号制御部と、 前記同期信号制御部からの同期信号により位相を制御し
て拡散符号信号を発生する拡散符号発生器と、 前記拡散符号発生器の拡散符号信号から拡散符号信号の
同相信号、進み信号、遅れ信号を生成する遅延回路と、 前記Ａ／Ｄ変換器の出力と第６の乗算器の出力とを乗算
する第５の乗算器と、 前記第５の乗算器の出力を周波数弁別する周波数弁別器
と、 前記周波数弁別器の出力の高調波成分を除去する弁別部
低域通過濾波器と、 前記弁別部低域通過濾波器の出力を制御信号として周波
数を調整し、搬送波を出力する数値制御発振器とを有す
るとともに、 前記第３の乗算器は、前記進み信号と前記搬送波とを乗
算し、前記第１の乗算器に与え、前記第４の乗算器は、
前記遅れ信号と前記搬送波とを乗算し、前記第２の乗算
器に与え、前記第６の乗算器は、前記同相信号と前記搬
送波とを乗算し、前記第５の乗算器に与えることを特徴
とするスペクトラム拡散通信の同期確立および保持方
式。 - 【請求項２】 直接拡散方式を用いるスペクトラム拡散
通信の同期確立および保持方式において、 入力信号をアナログ信号からデジタル信号に変換するＡ
／Ｄ変換器と、 前記Ａ／Ｄ変換器の出力と第３の乗算器の出力とを乗算
する第１の乗算器と、 前記第１の乗算器の出力を濾波する第１の濾波器と、 前記第１の濾波器の出力を包絡線検波する第１の包絡線
検波器と、 前記Ａ／Ｄ変換器の出力と第４の乗算器の出力とを乗算
する第２の乗算器と、 前記第２の乗算器の出力を濾波する第２の濾波器と、 前記第２の濾波器の出力を包絡線検波する第２の包絡線
検波器と、 前記第１，第２の包絡線検波器の出力の差分を検出する
差分検出部と、 前記差分検出部の出力から高調波成分を除去するために
設けられ、２次の伝達関数を有するループフィルタであ
る検出部低域通過濾波器と、 前記検出部低域通過濾波器の出力を制御信号としてクロ
ック信号を出力するクロック発振器と、 前記クロック発振器からのクロック信号に基づき、同期
信号を発生する同期信号制御部と、 前記同期信号制御部からの同期信号により位相を制御し
て拡散符号信号を発生する拡散符号発生器と、 前記拡散符号発生器の拡散符号信号から拡散符号信号の
同相信号、進み信号、遅れ信号を生成する遅延回路と、 前記Ａ／Ｄ変換器の出力と第６の乗算器の出力とを乗算
する第５の乗算器と、 前記第５の乗算器の出力を周波数弁別する周波数弁別器
と、 前記周波数弁別器の出力の高調波成分を除去する弁別部
低域通過濾波器と、 前記弁別部低域通過濾波器の出力を制御信号として周波
数を調整し、搬送波を出力する数値制御発振器とを有す
るとともに、 前記第３の乗算器は、前記進み信号と前記搬送波とを乗
算し、前記第１の乗算器に与え、前記第４の乗算器は、
前記遅れ信号と前記搬送波とを乗算し、前記第２の乗算
器に与え、前記第６の乗算器は、前記同相信号と前記搬
送波とを乗算し、前記第５の乗算器に与えることを特徴
とするスペクトラム拡散通信の同期確立および保持方
式。 - 【請求項３】 ２次の伝達関数を有する前記検出部低域
通過濾波器において、ｓ＝ｊ・２・π・ｆ、Ｋ＝ループ
利得、ａ＝ループフィルタにより決まる定数、Ａ＝定数
であるとき、閉ループ伝達関数が下式（１） Ａ・Ｋ・（ｓ＋ａ）／（ｓ2 ＋Ａ・Ｋ・ｓ＋Ａ・Ｋ・ａ）−−（１） で表され、前記ループフィルタの伝達関数が（１＋ａ／
ｓ）で表される請求項２記載のスペクトラム拡散通信の
同期確立および保持方式。 - 【請求項４】 ２次の伝達関数を有する前記検出部低域
通過濾波器において、ｓ＝ｊ・２・π・ｆ、Ｋ＝ループ
利得、ａおよびｃ＝ループフィルタにより決まる定数、
Ａ＝定数であるとき、閉ループ伝達関数が下式（２） Ａ・Ｋ・（ｓ＋ａ）／（ｓ2 ＋（Ａ・Ｋ＋ｃ）・ｓ＋Ａ・Ｋ・ａ）−−（２） で表され、前記ループフィルタの伝達関数が（ｓ＋ａ）
／（ｓ＋ｃ）で表される請求項２記載のスペクトラム拡
散通信の同期確立および保持方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9238586A JPH1188231A (ja) | 1997-09-03 | 1997-09-03 | スペクトラム拡散通信の同期確立および保持方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9238586A JPH1188231A (ja) | 1997-09-03 | 1997-09-03 | スペクトラム拡散通信の同期確立および保持方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1188231A true JPH1188231A (ja) | 1999-03-30 |
Family
ID=17032412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9238586A Withdrawn JPH1188231A (ja) | 1997-09-03 | 1997-09-03 | スペクトラム拡散通信の同期確立および保持方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1188231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307007B1 (ko) * | 1998-09-08 | 2001-11-07 | 가네꼬 히사시 | 추적 정밀도가 양호하고 동기 유지 범위가 넓은 이동 통신 장치 |
-
1997
- 1997-09-03 JP JP9238586A patent/JPH1188231A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307007B1 (ko) * | 1998-09-08 | 2001-11-07 | 가네꼬 히사시 | 추적 정밀도가 양호하고 동기 유지 범위가 넓은 이동 통신 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3419397B2 (ja) | クロック同期回路及びクロック同期方法 | |
| JPH1188231A (ja) | スペクトラム拡散通信の同期確立および保持方式 | |
| JP4992748B2 (ja) | テンプレートパルス発生回路 | |
| JPH1070520A (ja) | 受信装置の同期捕捉方式 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JPS6028170B2 (ja) | スペクトラム拡散信号の受信における符号同期方式 | |
| JP3128992B2 (ja) | 受信装置 | |
| JP2770995B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JP2785009B2 (ja) | スペクトル拡散受信方式 | |
| JPH1198107A (ja) | スペクトラム拡散通信方式の受信装置 | |
| JP3566139B2 (ja) | タイミング再生回路 | |
| JPH04172728A (ja) | スペクトラム拡散信号受信装置 | |
| JPH07123024A (ja) | スペクトラム拡散通信における自動周波数制御の初期引込み方法と受信装置 | |
| JP3029219B2 (ja) | スペクトル拡散信号受信装置 | |
| KR960000612B1 (ko) | 직접대역 확산방식의 수신기에 있어서 동기 추적방식 및 회로 | |
| JP3234446B2 (ja) | スペクトル拡散信号復調装置 | |
| JP2650553B2 (ja) | スペクトル拡散復調装置 | |
| KR950006699B1 (ko) | 비동기 ds/ss 시스템의 수신기에 있어서 타이밍 복구회로 | |
| JP2775038B2 (ja) | スペクトラム拡散通信装置 | |
| JPH02108338A (ja) | スペクトラム拡散信号復調回路 | |
| JP2841873B2 (ja) | 同期保持回路 | |
| JP3118938B2 (ja) | スペクトラム拡散通信用復調装置 | |
| JP2902945B2 (ja) | スペクトラム拡散符号同期捕捉保持装置 | |
| JP2650557B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPH04167646A (ja) | 自動周波数制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |