JPH1188070A - 増幅回路 - Google Patents

増幅回路

Info

Publication number
JPH1188070A
JPH1188070A JP9254055A JP25405597A JPH1188070A JP H1188070 A JPH1188070 A JP H1188070A JP 9254055 A JP9254055 A JP 9254055A JP 25405597 A JP25405597 A JP 25405597A JP H1188070 A JPH1188070 A JP H1188070A
Authority
JP
Japan
Prior art keywords
voltage
amplifier
power
output voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9254055A
Other languages
English (en)
Other versions
JP3365936B2 (ja
Inventor
Akihiro Fukushima
昭拓 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP25405597A priority Critical patent/JP3365936B2/ja
Publication of JPH1188070A publication Critical patent/JPH1188070A/ja
Application granted granted Critical
Publication of JP3365936B2 publication Critical patent/JP3365936B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 電圧増幅器による電力増幅器のオーバードラ
イブがあったときにも過渡的な発振および電力増幅器に
おけるラッチアップなどが防止できる増幅回路を提供す
る。 【解決手段】 電源電圧±Vcc1が供給されて入力電
圧を増幅する電圧増幅器Aの出力電圧をリミットするリ
ミッタL1およびL2を設け、電源電圧±Vcc2(V
cc2>Vcc1)が供給されて電圧増幅器Aの出力電
圧によって駆動される電力増幅器BをリミッタL1およ
びL2を介した電圧増幅器1の出力電圧によって駆動す
る。電圧増幅器Aの出力電圧によって電力増幅器Bをオ
ーバードライブしたときにおいて、電力増幅器Bはリミ
ッタL1およびL2によってリミットされた電圧によっ
て駆動されることになって、過渡的な発振および電力増
幅器におけるラッチアップなどが防止される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は増幅回路に関し、さ
らに詳細には縦続接続された前段および後段の増幅器を
備え、後段の増幅器の電源電圧として前段の増幅器の電
源電圧以上の電源電圧が供給されて、後段の増幅器によ
り前段の増幅器の出力を増幅する増幅回路に関する。
【0002】
【従来の技術】この種の従来の増幅回路として、例えば
演算増幅器などの出力インピーダンスが低く、かつ電源
電圧の低い電圧増幅器Aと電圧増幅器Aの後段に電圧利
得のある増幅器と電流利得のある電力増幅器Bを接続し
て電力増幅を行うものがある。従来のこの増幅回路の構
成を図2に示す。
【0003】図2に示す従来の増幅回路は、電源電圧±
Vcc1が供給されて入力信号電圧を演算増幅器1から
なる電圧増幅器Aによって電圧増幅し、電源電圧±Vc
c2(Vcc2>Vcc1)が供給されて電圧増幅器A
からの出力電圧を電力増幅器Bで電力増幅する。電力増
幅器Bはコンプリメンタリ型SEPP構成の、電圧利得
を有する電圧増幅段Cと電流増幅段Dとからなってい
る。電圧増幅段Cはインバーテッドダーリンと接続のト
ランジスタQ1とQ3およびインバーテッドダーリンと
接続のトランジスタQ2とQ4からなり電圧増幅器Aの
出力電圧を電圧増幅し、電流増幅段DはトランジスタQ
5とQ6とからなり電圧増幅段Cの出力電圧を受けて電
流増幅する。
【0004】図2において、抵抗Rcと抵抗Rdは電力
増幅器Bの局部帰還回路を構成し出力電圧を帰還点pへ
帰還し、抵抗Raと抵抗Rbは増幅回路全体の帰還回路
を構成し出力電圧を増幅回路Aの反転入力端子へ帰還し
ている。一方、符号Vb1は電圧増幅段Cのバイアス回
路を示し、符号Vb2は電流増幅段Dのバイアス回路を
示している。
【0005】上記のように、電源電圧の低い電圧増幅器
Aを用いるとき、電圧増幅器Aの出力電圧では電源電圧
の高い電流増幅段Dを十分にドライブしきれないので、
電力増幅器Bの電流増幅段Dの前段に電圧利得のある電
圧増幅段Cを設けている。
【0006】
【発明が解決しようとする課題】しかしながら、上記し
たような従来の増幅回路において、それでもさらに電力
増幅器Bの出力電圧が飽和する入力電圧よりも高い電圧
で、電圧増幅器Aが電力増幅器Bをオーバードライブし
たような場合においては、電力増幅器Bの出力は入力信
号に追従できず、過渡的な発振や、ラッチアップ、すな
わち電力増幅器Bの出力電圧が飽和してしまって所謂電
力増幅器Bの出力電圧が電源電圧に貼り付いて早期に戻
ってこなくなって、正常な増幅作用が行えなくなるとい
う問題点があった。
【0007】本発明は電圧増幅器による電力増幅器のオ
ーバードライブがあったときにも過渡的な発振および電
力増幅器におけるラッチアップなどが防止できる増幅回
路を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明にかかる増幅回路
は、電圧増幅器と、電圧増幅器の電源電圧以上の電源電
圧が供給されかつ電圧増幅器の出力電圧により駆動され
て電力増幅する電力増幅器とを備えた増幅回路におい
て、電圧増幅器の出力電圧をリミットするリミッタを設
け、リミッタを介した電圧増幅器の出力電圧によって電
力増幅器を駆動すること特徴とする。
【0009】本発明にかかる増幅回路は、電圧増幅器の
出力電圧をリミットするリミッタを介した電圧増幅器の
出力電圧によって電力増幅器が駆動されるため、電圧増
幅器の出力電圧によって電力増幅器がオーバードライブ
されたときにはリミッタによって電圧増幅器の出力電圧
がリミットされて、過渡的な発振および電力増幅器にお
けるラッチアップの発生が防止される。
【0010】
【発明の実施の形態】以下、本発明にかかる増幅回路を
実施の形態によって説明する。図1は本発明の実施の一
形態にかかる増幅回路の構成を示すブロック図である。
【0011】本発明の実施の一形態にかかる増幅回路に
おいて、図2に示した従来の増幅回路と同一の構成要素
には同一の符号を付して示してある。
【0012】本発明の実施の一形態にかかる増幅回路
は、安定化電源回路から出力される電源電圧±Vcc1
が供給されて入力信号電圧を演算増幅器1からなる電圧
増幅器Aによって電圧増幅し、電源電圧±Vcc2(V
cc2>Vcc1)が供給されて電圧増幅器Aからの出
力電圧を電流制限抵抗Rmを介して出力し、電力増幅器
Bで電力増幅する。
【0013】電力増幅器Bはコンプリメンタリ型SEP
P構成の、電圧利得を有する電圧増幅段Cと電流増幅段
Dとからなっている。電圧増幅段Cはインバーテッドダ
ーリンと接続のトランジスタQ1とQ3およびインバー
テッドダーリンと接続のトランジスタQ2とQ4からな
り、バイアス回路Vb1の出力電圧に重畳された電圧増
幅器Aの出力電圧を、トランジスタQ1のベースと帰還
端子pとの間に接続されたダイオードD1とD2とから
なるリミッタL1と、帰還端子pとトランジスタQ2の
ベースとの間に接続されたダイオードD3とD4からな
るリミッタL2とを、介して出力される電圧を電圧増幅
する。電流増幅段DはトランジスタQ5とQ6とからな
り、バイアス回路Vb2の出力電圧に重畳された電圧増
幅段Cの出力電圧を受けて電流増幅する。
【0014】図1において、抵抗Rcと抵抗Rdは増幅
器Bの局部帰還回路を構成し出力電圧を帰還点pへ帰還
し、抵抗Raと抵抗Rbは増幅回路全体の帰還回路を構
成し出力電圧を増幅回路Aの反転入力端子へ帰還してい
る。また、電圧増幅器1の出力端にはダイオードD1〜
D4に流れる電流を制限する抵抗Rmが接続されてい
る。
【0015】ここで、トランジスタQ1のエミッタと帰
還端子pとの間に接続された抵抗R1の両端に発生する
電圧とトランジスタQ1のVBEとの和電圧は、無信号
時におけるダイオードD1とD2との順方向電圧の和の
電圧すなわちリミッタL1のリミット電圧よりも低くな
るように、トランジスタQ1の動作電流をバイアス回路
Vb1の出力電圧によって設定し、帰還端子pとトラン
ジスタQ2のエミッタとの間に接続された抵抗R2の両
端に発生する電圧とトランジスタQ2のVBEの電圧と
の和の電圧は、無信号時におけるダイオードD3とD4
との順方向電圧の和の電圧すなわちリミッタL2のリミ
ット電圧よりも低くなるように、トランジスタQ2の動
作電流をバイアス回路Vb1の出力電圧によって設定し
てある。
【0016】電力増幅器Bの出力電圧は抵抗Rcおよび
Rdの帰還回路を介して帰還点pに帰還されており、入
力信号を増幅した電圧増幅器1の出力電圧が、電力増幅
器Bを飽和させない出力電圧の範囲内では、ダイオード
D1〜D4はカットオフ状態であって、電力増幅器Bの
入力電圧にリミットはかからず、電圧増幅段Cおよび電
力増幅段Dは正常に作用する。
【0017】ここで、電圧増幅器Aの出力電圧が増大し
てオーバードライブ状態になると電力増幅器Bの出力電
圧が飽和する。電力増幅器Bの出力電圧が飽和すると抵
抗RcおよびRdの帰還回路を介した帰還電圧が印加さ
れる帰還点pの電圧は一定に維持され、電圧増幅器Aの
出力電圧によってオーバードライブされると、抵抗R1
の両端に発生する電圧がリミッタL1のリミット電圧を
超えた時点でダイオードD1とD2が導通状態になって
リミットがかかり、同様に抵抗R2の両端に発生する電
圧がリミッタL2のリミット電圧を超えた時点でダイオ
ードD3とD4が導通状態になってリミットがかかり、
ドライブ電流は抵抗Rc、抵抗Rdに流れて、過渡的な
発振や、ラッチアップの発生が防止される。さらに、抵
抗Rmによっても制限される。
【0018】なお、上記した本発明の実施の位置形態に
かかる増幅回路において、Vcc2>Vcc1とした
が、Vcc2=Vcc1であって同じである。
【0019】
【発明の効果】以上説明したように本発明にかかる増幅
回路によれば、電圧増幅器の出力電圧をリミットするリ
ミッタを介して電力増幅器を駆動するようにしたため、
電圧増幅器によって電力増幅器がオーバードライブされ
たときに、過渡的な発振や、ラッチアップが防止される
という効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の一形態にかかる増幅回路の構成
を示すブロック図である。
【図2】従来の増幅回路の構成を示すブロック図であ
る。
【符号の説明】
A 電圧増幅器 B 電力増幅器 C 電圧増幅段 D 電流増幅段 1 演算増幅器 Vb1およびVb2 バイアス回路 L1およびL2 リミッタ D1〜D4 ダイオード Q1〜Q6 トランジスタ R1、R2、Ra、Rb、RcおよびRd 抵抗

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】電圧増幅器と、電圧増幅器の電源電圧以上
    の電源電圧が供給されかつ電圧増幅器の出力電圧により
    駆動されて電力増幅する電力増幅器とを備えた増幅回路
    において、電圧増幅器の出力電圧をリミットするリミッ
    タを設け、リミッタを介した電圧増幅器の出力電圧によ
    って電力増幅器を駆動すること特徴とする増幅回路。
JP25405597A 1997-09-04 1997-09-04 増幅回路 Expired - Fee Related JP3365936B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25405597A JP3365936B2 (ja) 1997-09-04 1997-09-04 増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25405597A JP3365936B2 (ja) 1997-09-04 1997-09-04 増幅回路

Publications (2)

Publication Number Publication Date
JPH1188070A true JPH1188070A (ja) 1999-03-30
JP3365936B2 JP3365936B2 (ja) 2003-01-14

Family

ID=17259613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25405597A Expired - Fee Related JP3365936B2 (ja) 1997-09-04 1997-09-04 増幅回路

Country Status (1)

Country Link
JP (1) JP3365936B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10039438A1 (de) * 2000-08-11 2002-03-07 Infineon Technologies Ag Zweistufiger Operationsverstärker

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10039438A1 (de) * 2000-08-11 2002-03-07 Infineon Technologies Ag Zweistufiger Operationsverstärker
DE10039438C2 (de) * 2000-08-11 2002-06-20 Infineon Technologies Ag Zweistufiger Operationsverstärker
US6664857B2 (en) 2000-08-11 2003-12-16 Infineon Technologies Ag Two-stage operational amplifier

Also Published As

Publication number Publication date
JP3365936B2 (ja) 2003-01-14

Similar Documents

Publication Publication Date Title
US4236120A (en) High speed, high efficiency amplifier circuit
US4431972A (en) Push-pull amplifier
US4254379A (en) Push-pull amplifier circuit
US3526845A (en) Apparatus for overcurrent protection of a push-pull amplifier
US4471322A (en) Power amplifier
US4922208A (en) Output stage for an operational amplifier
US5376897A (en) Differential amplifier circuit providing high gain output at low power supply voltage
US5754066A (en) Output stage for buffering an electrical signal and method for performing the same
JPS6262084B2 (ja)
JP3365936B2 (ja) 増幅回路
US6417733B1 (en) High output voltage swing class AB operational amplifier output stage
KR100325900B1 (ko) 증폭회로
US6734720B2 (en) Operational amplifier in which the idle current of its output push-pull transistors is substantially zero
US6492870B2 (en) Class AB, high speed, input stage with base current compensation for fast settling time
JPS6123689B2 (ja)
US5440273A (en) Rail-to-rail gain stage of an amplifier
US6037839A (en) BTL amplifying circuit
JPH01264405A (ja) 切換回路
JP3733188B2 (ja) パワーアンプ
JPH06120809A (ja) 電流切換型論理回路
JP3438959B2 (ja) 増幅器の地絡保護回路
JP3281852B2 (ja) 増幅回路の保護回路
JP3441356B2 (ja) 増幅回路
JP4654609B2 (ja) 負荷駆動回路
JP2834929B2 (ja) 増幅回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081101

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091101

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101101

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111101

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121101

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131101

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees