JPH1187602A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH1187602A
JPH1187602A JP9243626A JP24362697A JPH1187602A JP H1187602 A JPH1187602 A JP H1187602A JP 9243626 A JP9243626 A JP 9243626A JP 24362697 A JP24362697 A JP 24362697A JP H1187602 A JPH1187602 A JP H1187602A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
wires
electrode
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9243626A
Other languages
English (en)
Inventor
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9243626A priority Critical patent/JPH1187602A/ja
Publication of JPH1187602A publication Critical patent/JPH1187602A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明は、容易に小型化を実現し得る半導体装
置及びその製造方法を実現しようとするものである。 【解決手段】半導体装置において、一面側に複数の電極
が設けられた半導体チツプと、それぞれ一端が半導体チ
ツプの対応する電極と接続された複数のワイヤと、半導
体チツプ及び各ワイヤを一体に封止する絶縁性樹脂とを
設け、各ワイヤの他端が絶縁性樹脂の一面の所定位置か
ら外部接続用の第１の電極端子としてそれぞれ露出する
ようにしたことにより、半導体装置の装置全体としての
部品点数を低減させると共に薄型化を実現することがで
き、かくして容易に小型化を実現し得る半導体装置及び
その製造方法を実現することができる。

Description

【発明の詳細な説明】
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図６（Ａ）及び（Ｂ）） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）第１の実施の形態（図１（Ａ）〜図２（Ｄ）） （２）第２の実施の形態（図３（Ａ）〜図４（Ｅ）） （３）他の実施の形態（図５（Ａ）及び（Ｂ）） 発明の効果
【０００３】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、例えば半導体チツプがパツケージ内に
封止された半導体装置及びその製造方法に適用して好適
なものである。
【０００４】
【従来の技術】従来、この種の半導体装置として、半導
体チツプを封止するパツケージの裏面（すなわち配線基
板との接合面）側に複数の外部接続用の電極端子が格子
状に配設されたものがある。
【０００５】かかる半導体装置１は、図６（Ａ）に示す
ように例えばセラミツク材からなるインタポーザ基板２
の一面２Ａ上に接着剤３を介して半導体チツプ４が接着
されている。このインタポーザ基板２は、一面２Ａ及び
他面２Ｂ間に所定パターンでスルーホール５が貫通形成
され、当該各スルーホール５の両端にそれぞれ第１の電
極６及び第２の電極７が導通接続されている。さらにこ
の半導体チツプ４の各電極端子（以下、これをパツドと
呼ぶ）８と、これらに対応する各第１の電極６とはそれ
ぞれ金ワイヤ９を介して電気的に接続されている。
【０００６】この場合図６（Ｂ）に示すように、外部接
続用の各第２の電極７は、半導体チツプ４の各パツド８
間のピツチよりも広い間隔で形成されている。これによ
りインタポーザ基板２は、半導体チツプ４の各パツド８
間のピツチを拡げる役割を果たし、かくして実装対象と
なるマザー基板（図示せず）上に形成する電極間のピツ
チを広げて、その分容易にマザー基板を形成させ得るよ
うになされている。
【０００７】またインタポーザ基板２の一面２Ａには、
半導体チツプ４及び各ワイヤ９を覆うように例えばエポ
キシ樹脂でなる絶縁性の封止樹脂１０が供給され、これ
により封止された内部の半導体チツプ４を外部環境（例
えば衝撃、高温、多湿等）から保護し得るようになされ
ている。
【０００８】
【発明が解決しようとする課題】ところで近年、電子機
器の小型化及び軽量化に伴い、半導体装置１の小型化が
要求されている。実際に半導体装置１を小型化するに
は、インタポーザ基板２に貫通形成する各スルーホール
５の穴径を小さくすると共に、当該インタポーザ基板２
の他面２Ｂに形成する各第２の電極７間のピツチを狭く
する必要がある。またインタポーザ基板２の厚さをでき
るだけ薄くすることも必要である。
【０００９】ところが、インタポーザ基板２に微細なピ
ツチでスルーホール５を貫通形成するためには作業工程
が煩雑となり、コスト面でも負担が大きくなる問題があ
つた。
【００１０】またインタポーザ基板２を薄型化すると、
搬送時及び実装時にインタポーザ基板２に撓みが生じて
作業性が悪くなるおそれがある。このためインタポーザ
基板２の材質が有機基板である場合には、インタポーザ
基板２の厚みを約 0.4〔mm〕程度は確保する必要があ
り、このような要因から半導体装置１の小型化を図るの
は非常に困難となる問題があつた。
【００１１】本発明は以上の点を考慮してなされたもの
で、容易に小型化を実現し得る半導体装置及びその製造
方法を提案しようとするものである。
【００１２】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、半導体装置において、一面側に複
数の電極が設けられた半導体チツプと、それぞれ一端が
半導体チツプの対応する電極と接続された複数のワイヤ
と、半導体チツプ及び各ワイヤを一体に封止する絶縁性
樹脂とを設け、各ワイヤの他端が絶縁性樹脂の一面の所
定位置から外部接続用の第１の電極端子としてそれぞれ
露出するようにした。
【００１３】この結果、絶縁性樹脂の一面から露出する
各ワイヤの他端をそのまま外部接続用の第１の電極端子
としてそれぞれ利用することかでき、かくして半導体装
置の装置全体としての部品点数を低減させると共に薄型
化を実現することができる。
【００１４】また本発明においては、ベース板の一面に
半導体チツプを仮固定した後、半導体チツプの各電極に
それぞれワイヤの一端を接続すると共に、各ワイヤの他
端をベース板の一面の所定位置にそれぞれ圧着する。続
いて半導体チツプ及び各ワイヤを絶縁性樹脂によつて一
体に封止した後、封止後の絶縁性樹脂をベース板の一面
から剥離し、絶縁性樹脂の剥離された一面から各ワイヤ
の他端を第１の電極端子としてそれぞれ露出させるよう
にした。
【００１５】この結果、絶縁性樹脂の一面から露出する
各ワイヤの他端をそのまま外部接続用の第１の電極端子
としてそれぞれ利用することかでき、かくして半導体装
置の装置全体としての部品点数を低減させると共に薄型
化を実現することができる。
【００１６】
【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。
【００１７】（１）第１の実施の形態 図６（Ａ）及び（Ｂ）との対応部分に同一符号を付した
図１（Ａ）及び（Ｂ）において、１０は全体として第１
の実施の形態による半導体装置１０を示し、半導体チツ
プ４及び当該半導体チツプ４の各パツドからそれぞれ引
き出された金ワイヤ１３が接着剤１１及び封止樹脂１２
によつて一体に封止されると共に、各金ワイヤ１３の一
端部１３Ａがそれぞれ封止樹脂１２の一面１２Ａから露
出されている。
【００１８】この場合この半導体装置１０においては、
封止樹脂１２の一面１２Ａ及び当該一面１２Ａ側に露出
する接着剤１１の表面は同じ平面上に位置するように面
一に形成されており、これにより封止樹脂１２の一面１
２Ａ側に露出する各金ワイヤ１３の一端部１３Ａをそれ
ぞれ外部電極として、これら各外部電極をマザー基板の
対応する電極と物理的及び電気的に接続するようにして
マザー基板上に実装することができるようになされてい
る。
【００１９】この実施の形態の場合、各金ワイヤ１３の
一端部１３Ａはそれぞれ偏平状に加工されており、これ
により封止樹脂１２の一面１２Ａから露出する各金ワイ
ヤ１３の一端部１３Ａの面積を金ワイヤ１３の断面積よ
りも広く確保することができるようになされている。
【００２０】ここでこの半導体装置１０は図２（Ａ）〜
（Ｄ）に示す以下の手順により製造することができる。
【００２１】すなわち、まず金メツキ（図示せず）を塗
布することによつて表面処理されたベース板２０の表面
２０Ａに、例えばエポキシ系樹脂が含有された接着剤１
１を介して半導体チツプ４を接着する（図２（Ａ））。
【００２２】続いてベース板２０の表面２０Ａの所定位
置にそれぞれ金ワイヤ１３の一端部１３Ａを熱圧着させ
た後、当該各金ワイヤ１３の他端部１３Ｂを半導体チツ
プ４の各パツド（図示せず）と接続させる。これにより
半導体チツプ４の各パツドから引き出された金ワイヤ１
３は、それぞれ一端部１３Ａがボール状に押し潰された
状態でベース板２０の表面２０Ａに塗布された金メツキ
と仮接合される（図２（Ｂ））。
【００２３】次いで例えばエポキシ系樹脂からなる電気
的絶縁性の封止樹脂１２を、溶融状態のままスクリーン
マスク（図示せず）の開口部を介してベース板２０の表
面２０Ａに仮固着された半導体チツプ４を覆うように適
量流し込んだ後、熱硬化させる。この結果、半導体チツ
プ４が封止樹脂１２によつて封止されると共にベース板
２０の表面２０Ａに張り付いた状態となる（図２
（Ｃ））。
【００２４】次いでベース板２０を湾曲させる。これに
よりエポキシ樹脂の接着性が金（Au）に対して比較的低
いことから、このベース板２０の表面２０Ａに張り付い
た封止樹脂１２及び接着剤１１を当該表面２０Ａから容
易に引き剥がすことができる（図２（Ｄ））。
【００２５】このとき各金ワイヤ１３の一端部１３Ａ
も、封止樹脂１２及び接着剤１１と共にベース板２０の
表面２０Ａから剥離される。この結果、各金ワイヤ１３
の一端部１３Ａは、ベース板２０の表面２０Ａから金ワ
イヤ１３の断面積よりも大きい偏平状に露出され、それ
ぞれ実装時における接続の信頼性の高い電極端子として
の役割を果たす。これにより図１（Ａ）において上述し
た半導体装置１０を得ることができる。
【００２６】以上の構成において、この半導体装置１０
は、上述のように半導体チツプ４を封止樹脂１２及び接
着剤１１で封止すると共に、半導体チツプ４の各パツド
と接続する金ワイヤ１３の一端部１３Ａをそれぞれ封止
樹脂１２の一面１２Ａから露出させることにより形成さ
れている。
【００２７】従つてこの半導体装置１０では、インタポ
ーザ基板を必要とせずに半導体チツプ４の各パツドを所
望状態にして再配列することができるため、薄型化する
ことができる。
【００２８】またこの半導体装置１０では、各金ワイヤ
１３の一端部１３Ａを外部接続用の電極端子としてその
まま利用することができ、かくして半導体装置１０の装
置全体としての部品点数を低減することができる。
【００２９】さらにこの半導体装置１０では、偏平状に
加工された各金ワイヤ１３の一端部１３Ａの露出面積を
ワイヤの断面積よりも拡張することができ、この結果実
装時の接続の信頼性を向上させることができる。
【００３０】以上の構成によれば、半導体チツプ４の各
パツドと接続する金ワイヤ１３の一端部１３Ａがそれぞ
れ電極端子として封止樹脂１２の一面１２Ａから露出す
るように半導体装置１０を形成したことにより、インタ
ポーザ基板を必要とせず、かつ各金ワイヤ１３の一端部
１３Ａを外部接続用の電極端子としてそのまま利用し
得、かくして小型化した半導体装置１０を容易に実現で
きる。
【００３１】（２）第２の実施の形態 図１（Ａ）及び（Ｂ）との対応部分に同一符号を付した
図３（Ａ）及び（Ｂ）は、第２の実施の形態による半導
体装置３０を示すものであり、封止樹脂１２の一面１２
Ａ上に、当該一面１２Ａ側から露出する各金ワイヤ１３
の一端部１３Ａに対応させて、これら各金ワイヤ１３の
一端部１３Ａをそれぞれ覆うように複数の電極端子３１
が形成されている点を除いて第１の実施の形態による半
導体装置１０と同様に構成されている。
【００３２】これによりこの半導体装置３０において
は、各金ワイヤ１３の一端部１３Ａを偏平状に潰して加
工した場合よりも格段と大きい電極端子３１を形成する
ことができ、かくして実装時における接続の信頼性を第
１の実施の形態の場合よりも一層向上させ得るようにな
されている。
【００３３】ここでこの半導体装置３０は図４（Ａ）〜
（Ｄ）に示す手順により製造することができる。
【００３４】すなわちまず図２（Ａ）〜（Ｄ）について
説明した上述のような方法で製造された半導体装置１０
における封止樹脂１２の一面１２Ａに銅めつき処理を施
すことにより銅めつき層３２を形成する（図４
（Ａ））。
【００３５】次いでこの銅めつき層３２上にフオトレジ
ストを塗布することによりレジスト層３３を積層形成し
た後（図４（Ｂ））、当該レジスト層３３を所定パター
ンに露光現像することにより、銅めつき層３２上の各金
ワイヤ１３の一端部１３Ａに対応する位置にそれぞれ残
存するレジスト層からなる所定径の円形状のマスク部３
３Ａを形成する（図４（Ｃ））。
【００３６】この場合マスク部３３Ａの面積は、金ワイ
ヤ１３の一端部１３Ａの露出部分の面積よりも格段と広
くなるように設定し、例えば金ワイヤ１３の断面の直径
が３０〔μｍ〕であるのに対してマスク部３３Ａの直径
は １００〔μｍ〕程度に設定する。
【００３７】続いてこのように各マスク部３３Ａが形成
された銅めつき層３２をエツチングすることにより、こ
れら各マスク部３３Ａに対応する部分（すなわち電極端
子）３１以外の銅めつき３２を全て除去する（図４
（Ｄ））。
【００３８】そしてこの後各マスク部３３Ａを取り除
く。これにより図４（Ｅ）に示すように封止樹脂１２の
一面１２Ａに各マスク部３３Ａと同じサイズの電極端子
３１がそれぞれ形成された半導体装置３０を得ることが
できる。
【００３９】以上の構成において、この半導体装置３０
は、第１の実施の形態による半導体装置１０の封止樹脂
１２の一面１２Ａから露出した各金ワイヤ１３の一端部
１３Ａに対応させて、当該各露出部分よりも大きい電極
端子３１が形成されている。
【００４０】従つてこの半導体装置３０では、第１の実
施の形態のように各金ワイヤ１３の一端部１３Ａの露出
部分の大きさが金ワイヤ１３の断面積に応じてほぼ決定
されるといつた制限を取り除くことができる分、各金ワ
イヤ１３の一端部１３Ａの露出部分を外部接続用の電極
端子としてマザー基板の対応する電極と接触させる場合
よりも、確実に各電極端子３１をマザー基板の対応する
電極と接触させることができる。
【００４１】以上の構成によれば、半導体チツプ４の各
パツドと接続する金ワイヤ１３の一端部１３Ａがそれぞ
れ封止樹脂１２の一面１２Ａから露出した状態におい
て、当該各露出部分よりも大きい電極端子３１をそれぞ
れ形成するようにしたことにより、実装時に各電極間同
士の接続を確実にすることができ、かくして第１の実施
の形態の半導体装置１０と比して接続の信頼性を格段と
向上し得る半導体装置３０を実現することができる。
【００４２】（３）他の実施の形態 なお第１の実施の形態においては、半導体チツプ４を封
止する方法として、封止部材としての封止樹脂１２を溶
融状態のままスクリーンマスク（図示せず）の開口部を
介してベース板２０の表面２０Ａに仮固着された半導体
チツプ４を覆うように適量流し込んだ後、熱硬化させる
ようにした場合について述べたが、本発明はこれに限ら
ず、ベース板２０の表面２０Ａ上に半導体チツプ４を覆
うように成形された所定形状の型（図示せず）を載置
し、この型の内部に封止樹脂１２を溶融状態のまま流し
込み、熱硬化させる（この工程をトランスフアーモール
ドと呼ぶ）ようにしても良い。
【００４３】また第１の実施の形態においては、ベース
板２０の表面２０Ａに張り付いた状態にある封止樹脂１
２を当該ベース板２０の表面２０Ａから剥離する方法と
して、ベース板２０を湾曲させるようにした場合につい
て述べたが、本発明はこれに限らず、封止樹脂１２の側
面から外力を加えて引き剥がすようにしても良い。
【００４４】さらに第１の実施の形態においては、各金
ワイヤ１３の一端部１３Ａをベース板２０の表面２０Ａ
に熱圧着した後に剥離することによつて当該各金ワイヤ
１３の一端部１３Ａを外部接続用の第１の電極端子とし
て偏平状に加工するようにした場合について述べたが、
本発明はこれに限らず、封止樹脂１２の一面１２Ａから
の露出面積が金ワイヤ１３の断面積よりも広く確保する
ことができれば、各金ワイヤ１３の一端部１３Ａはその
他種々の加工方法によつて偏平状に加工するようにして
も良い。
【００４５】さらに第２の実施の形態においては、第１
の実施の形態における半導体装置１０を作製した後、当
該半導体装置１０に銅めつき層３２を形成して上述した
エツチング処理を行うようにした場合について述べた
が、本発明はこれに限らず、半導体装置１０の製造工程
（図２（Ａ）〜（Ｄ））に用いられるベース板２０の表
面２０Ａに予め銅めつき層を形成しておくようにすれ
ば、半導体装置１０の製造完了時には既に銅めつき層が
形成された状態となり、この結果半導体装置３０の製造
効率を格段と向上させることができる。
【００４６】さらに第２の実施の形態においては、封止
樹脂１２の一面１２Ａに銅めつき層３２を形成し、所定
のマスクパターンでエツチング処理することにより、各
金ワイヤ１３の一端部１３Ａの露出部分に対応してそれ
ぞれ第２の電極端子としての電極端子３１を形成するよ
うにした場合について述べたが、本発明はこれに限ら
ず、電極端子３１を形成する方法としては、各金ワイヤ
１３の一端部１３Ａの露出部分に対してそれぞれ直接金
属バンプを形成するようにしても良い。
【００４７】さらに第２の実施の形態においては、封止
樹脂１２の一面１２Ａに銅めつき層３２を形成し、所定
のマスクパターンでエツチング処理するようにした場合
について述べたが、本発明はこれに限らず、封止樹脂１
２の一面１２Ａに銅めつき層３２に代えて薄い銅板を張
り付けた後、上述のようなエツチング処理を行うように
しても良い。また銅めつき層３２又は銅板に限らず、エ
ツチング処理によつて電極端子３１が形成し得れば、そ
の他種々の金属めつき又は金属板を用いるようにしても
良い。
【００４８】さらに第２の実施の形態においては、各金
ワイヤ１３の一端部１３Ａに円形状の電極端子３１を形
成するようにした場合について述べたが、本発明はこれ
に限らず、電極端子３１の形状は例えは四角形等の多角
形状にしても良く、その他種々の形状にしても良い。こ
の場合、半導体装置３０の製造工程において、レジスト
３３を塗布した後、露光現像する際に各マスク部３３Ａ
の形状が所望の形状となるようにマスクパターンを設定
すれば良い。
【００４９】さらに上述の実施の形態においては、半導
体チツプ４を封止する封止樹脂１２と、半導体チツプ４
及びベース板２０間に充填する接着剤１１として、それ
ぞれエポキシ系樹脂を適用した場合について述べたが、
本発明はこれに限らず、エポキシ系樹脂以外にもフエノ
ール系樹脂、ポリイミド系樹脂又はポリエステル系樹脂
等の種々の樹脂を適用しても良い。
【００５０】さらに上述の実施の形態においては、半導
体チツプ４をベース板２０に仮固着する方法として半導
体チツプ４及びベース板２０間に接着剤１１を充填する
ようにした場合について述べたが、本発明はこれに限ら
ず、要は半導体チツプ４を一時的にベース板２０の表面
２０Ａに位置決めし得れば、接着剤以外にもその他種々
の樹脂等を適用するようにしても良い。
【００５１】さらに上述の実施の形態においては、半導
体チツプ４の各パツドと接続するワイヤとして金ワイヤ
１３を適用した場合について述べたが、本発明はこれに
限らず、金以外にも例えばアルミニウム、金とパラジウ
ムとの合金等の種々の金属ワイヤを適用しても良い。こ
の場合、ベース板２０の表面２０Ａに塗布する金属めつ
きも、金属ワイヤと熱圧着し得る材質のものを用いれば
良い。
【００５２】さらに上述の実施の形態においては、半導
体装置として製造される半導体装置１０又は３０につい
て、封止樹脂１２の一面１２Ａに形成される外部接続用
の電極端子１３Ａ又は３１の配列パターンとして、図１
（Ｂ）又は図３（Ｂ）に示すように各辺に沿つて所定ピ
ツチで直線的に配列した場合について述べたが、本発明
はこれに限らず、電極端子１３Ａ又は３１の配列パター
ンとしては、この他にも隣り合う電極端子同士でブリツ
ジが生じなければ、格子状に配列しても良く、さらには
不規則に散在するように配列しても良い。
【００５３】例えば図５（Ａ）に示すように封止樹脂１
２の一面１２Ａに各辺に沿つて２列に配列した場合に
は、これと同数の電極端子１３Ａ又は３１を各辺に沿つ
て１列に配列する場合（図５（Ｂ））よりも封止樹脂１
２の一面１２Ａの面積を格段と小さくすることができ
る。
【００５４】
【発明の効果】上述のように本発明によれば、半導体装
置において、一面側に複数の電極が設けられた半導体チ
ツプと、それぞれ一端が半導体チツプの対応する電極と
接続された複数のワイヤと、半導体チツプ及び各ワイヤ
を一体に封止する絶縁性樹脂とを設け、各ワイヤの他端
が絶縁性樹脂の一面の所定位置から外部接続用の第１の
電極端子としてそれぞれ露出するようにしたことによ
り、半導体装置の装置全体としての部品点数を低減させ
ると共に薄型化を実現することができ、かくして容易に
小型化を実現し得る半導体装置を実現することができ
る。
【００５５】また本発明によれば、ベース板の一面に半
導体チツプを仮固定した後、半導体チツプの各電極にそ
れぞれワイヤの一端を接続すると共に、各ワイヤの他端
をベース板の一面の所定位置にそれぞれ圧着し、続いて
半導体チツプ及び各ワイヤを絶縁性樹脂によつて一体に
封止した後、封止後の絶縁性樹脂をベース板の一面から
剥離し、絶縁性樹脂の剥離された一面から各ワイヤの他
端を第１の電極端子としてそれぞれ露出させるようにし
たことにより、半導体装置の装置全体としての部品点数
を低減させると共に薄型化を実現することができ、かく
して容易に小型化を実現し得る半導体装置の製造方法を
実現することができる。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置の構成を示
す部分的断面図及び平面図である。
【図２】図１に示す半導体装置の製造工程の説明に供す
る部分的断面図である。
【図３】第２の実施の形態による半導体装置の構成を示
す部分的断面図及び平面図である。
【図４】図３に示す半導体装置の製造工程の説明に供す
る部分的断面図である。
【図５】他の実施の形態による電極端子の配列パターン
の一例を示す平面図である。
【図６】従来の半導体装置の構成を示す部分的断面図及
び平面図である。
【符号の説明】
１、１０、３０……半導体装置、３、１１……接着剤、
４……半導体チツプ、５、１３……金ワイヤ、８、１２
……封止樹脂、１３Ａ、３１……電極端子、２０……ベ
ース板、３２……銅めつき層、３３……レジスト層。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】一面側に複数の電極が設けられた半導体チ
    ツプと、 それぞれ一端が上記半導体チツプの対応する上記電極と
    接続された複数のワイヤと、 上記半導体チツプ及び各上記ワイヤを一体に封止する絶
    縁性樹脂とを具え、各上記ワイヤの他端が上記絶縁性樹
    脂の一面の所定位置から外部接続用の第１の電極端子と
    してそれぞれ露出されたことを特徴とする半導体装置。
  2. 【請求項２】各上記第１の電極端子は、上記絶縁性樹脂
    の上記一面から露出する各上記ワイヤの上記他端の面積
    が当該ワイヤの断面積よりも広くなるように加工された
    ことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】各上記第１の電極端子にそれぞれ対応させ
    て、当該第１の電極端子よりも大きい第２の電極端子が
    上記絶縁性樹脂の上記一面に形成されたことを特徴とす
    る請求項１に記載の半導体装置。
  4. 【請求項４】ベース板の一面に半導体チツプを仮固定す
    る第１の工程と、 上記半導体チツプの各電極にそれぞれワイヤの一端を接
    続すると共に、各上記ワイヤの他端を上記ベース板の上
    記一面の所定位置にそれぞれ圧着する第２の工程と、 上記半導体チツプ及び各上記ワイヤを絶縁性樹脂によつ
    て一体に封止する第３の工程と、 上記封止後の上記絶縁性樹脂を上記ベース板の上記一面
    から剥離し、上記絶縁性樹脂の上記剥離された一面から
    各上記ワイヤの上記他端を第１の電極端子としてそれぞ
    れ露出させる第４の工程とことを特徴とする半導体装置
    の製造方法。
  5. 【請求項５】各上記第１の電極端子にそれぞれ対応させ
    て、当該第１の電極端子よりも大きい第２の電極端子が
    上記絶縁性樹脂の上記一面に形成する第５の工程を具え
    ることを特徴とする請求項４に記載の半導体装置の製造
    方法。
  6. 【請求項６】上記第２の工程では、 上記複数のワイヤの各上記他端を上記ベース板の上記一
    面の所定位置にそれぞれ圧着した後、上記ワイヤの各上
    記一端を上記半導体チツプの対応する電極に接続するこ
    とを特徴とする請求項４に記載の半導体装置の製造方
    法。
JP9243626A 1997-09-09 1997-09-09 半導体装置及びその製造方法 Pending JPH1187602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9243626A JPH1187602A (ja) 1997-09-09 1997-09-09 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9243626A JPH1187602A (ja) 1997-09-09 1997-09-09 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH1187602A true JPH1187602A (ja) 1999-03-30

Family

ID=17106632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9243626A Pending JPH1187602A (ja) 1997-09-09 1997-09-09 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH1187602A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900024259A1 (it) * 2019-12-17 2021-06-17 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900024259A1 (it) * 2019-12-17 2021-06-17 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente procedimento
EP3840039A1 (en) * 2019-12-17 2021-06-23 STMicroelectronics S.r.l. A semiconductor device and corresponding method
US11749588B2 (en) 2019-12-17 2023-09-05 Stmicroelectronics S.R.L. Semiconductor device and corresponding method

Similar Documents

Publication Publication Date Title
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US10297582B2 (en) BVA interposer
US6495909B2 (en) Low-pin-count chip package and manufacturing method thereof
KR100447313B1 (ko) 반도체 장치 및 그 제조방법
US6258632B1 (en) Molded packaging for semiconductor device and method of manufacturing the same
JP2009506572A (ja) 相互接続構造を含むマイクロフィーチャ組立品およびそのような相互接続構造を形成するための方法
JP2002246535A (ja) 半導体集積回路
JP3478139B2 (ja) リードフレームの製造方法
JPH08279591A (ja) 半導体装置とその製造方法
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP2001250876A (ja) 半導体装置及びその製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3084648B2 (ja) 半導体装置
JP4626063B2 (ja) 半導体装置の製造方法
JPH1187602A (ja) 半導体装置及びその製造方法
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2001035866A (ja) チップ型電子部品の製造方法
JP3889311B2 (ja) プリント配線板
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH07183425A (ja) 半導体装置とその製造方法
JP3076302B2 (ja) 半導体装置
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
JP2000299399A (ja) 半導体装置
KR100356808B1 (ko) 칩 스케일 반도체 패키지
JP2002270629A (ja) 電子部品およびその製造方法