JPH1187593A - 半導体装置端子部の表面処理方法 - Google Patents
半導体装置端子部の表面処理方法Info
- Publication number
- JPH1187593A JPH1187593A JP23685597A JP23685597A JPH1187593A JP H1187593 A JPH1187593 A JP H1187593A JP 23685597 A JP23685597 A JP 23685597A JP 23685597 A JP23685597 A JP 23685597A JP H1187593 A JPH1187593 A JP H1187593A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminal
- surface treatment
- electroplating
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electroplating Methods And Accessories (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の端子加工後、半導体装置端子部
の電気めっきによる処理を行うことにより、信頼性の向
上とコストの低減化を図り得る半導体装置端子部の表面
処理方法を提供する。 【解決手段】 端子加工後に、個片状態となった半導体
装置１を専用半導体装置（パッケージ）保持治具６にて
固定し、電気めっき液５中で弾力性を有する導電性ブラ
シ状電極をマイナス電極とし、半導体装置端子部２に接
触させることにより、半導体装置端子部２に電気めっき
を析出させる。
の電気めっきによる処理を行うことにより、信頼性の向
上とコストの低減化を図り得る半導体装置端子部の表面
処理方法を提供する。 【解決手段】 端子加工後に、個片状態となった半導体
装置１を専用半導体装置（パッケージ）保持治具６にて
固定し、電気めっき液５中で弾力性を有する導電性ブラ
シ状電極をマイナス電極とし、半導体装置端子部２に接
触させることにより、半導体装置端子部２に電気めっき
を析出させる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置端子部
（リード部）の表面処理方法に関するものである。
（リード部）の表面処理方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置端子部（リード部）の
表面処理方法は、リードフレームの状態（ダイスボンド
前）での処理、もしくはモールド処理後の状態で処理す
る方法が採られていた。図７はかかる従来の半導体装置
の組み立てフローチャートである。
表面処理方法は、リードフレームの状態（ダイスボンド
前）での処理、もしくはモールド処理後の状態で処理す
る方法が採られていた。図７はかかる従来の半導体装置
の組み立てフローチャートである。
【０００３】（１）まず、ウエハを用意し（ステップＳ
１０１）、また、リードフレーム（ステップＳ１０２）
を用意する。 （２）そこで、これらのウエハとリードフレームのダイ
スボンドを行う（ステップＳ１０３）。 （３）次に、ワイヤボンディングを行う（ステップＳ１
０４）。
１０１）、また、リードフレーム（ステップＳ１０２）
を用意する。 （２）そこで、これらのウエハとリードフレームのダイ
スボンドを行う（ステップＳ１０３）。 （３）次に、ワイヤボンディングを行う（ステップＳ１
０４）。
【０００４】（４）次に、モールド（樹脂封止）を行う
（ステップＳ１０５）。 （５）次に、端子表面処理を行う（ステップＳ１０
６）。 （６）最後に、端子加工を行う（ステップＳ１０７）。
（ステップＳ１０５）。 （５）次に、端子表面処理を行う（ステップＳ１０
６）。 （６）最後に、端子加工を行う（ステップＳ１０７）。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
方法では、半導体組立工程における熱履歴及び端子加工
（リード加工）等の機械的な摩擦により、半導体装置端
子部が酸化による基板実装時の不良発生、あるいは端子
部表面処理の削れにより、その削れカスが端子間にブリ
ッジする等の問題が発生し、それにより電気的ショート
等の問題が発生している。
方法では、半導体組立工程における熱履歴及び端子加工
（リード加工）等の機械的な摩擦により、半導体装置端
子部が酸化による基板実装時の不良発生、あるいは端子
部表面処理の削れにより、その削れカスが端子間にブリ
ッジする等の問題が発生し、それにより電気的ショート
等の問題が発生している。
【０００６】更に、現状のリードフレーム状態では、表
面処理を実施しているため、製品とならない部分（表面
処理を必要としない部分）においても、必然的に表面処
理を実施することとなり、コスト的な無駄が生じてい
た。本発明は、上記問題点を除去し、半導体装置の端子
加工後、半導体装置端子部の電気めっきによる処理を行
うことにより、信頼性の向上とコストの低減化を図り得
る半導体装置端子部の表面処理方法を提供することを目
的とする。
面処理を実施しているため、製品とならない部分（表面
処理を必要としない部分）においても、必然的に表面処
理を実施することとなり、コスト的な無駄が生じてい
た。本発明は、上記問題点を除去し、半導体装置の端子
加工後、半導体装置端子部の電気めっきによる処理を行
うことにより、信頼性の向上とコストの低減化を図り得
る半導体装置端子部の表面処理方法を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕半導体装置端子部の表面処理方法において、半導
体装置の端子加工後、個片状態での半導体装置端子部の
電気めっきによる処理を行うようにしたものである。
成するために、 〔１〕半導体装置端子部の表面処理方法において、半導
体装置の端子加工後、個片状態での半導体装置端子部の
電気めっきによる処理を行うようにしたものである。
【０００８】〔２〕上記〔１〕記載の半導体装置端子部
の表面処理方法において、前記電気めっきは、弾性力を
有する導電性ブラシ状電極にマイナス電位を付与し、前
記半導体端子部に前記導電性ブラシ状電極を接触させる
ことにより行うようにしたものである。 〔３〕上記〔１〕記載の半導体装置端子部の表面処理方
法において、前記電気めっきは、導電性針状電極にマイ
ナス電位を付与し、前記半導体端子部に前記導電性針状
電極を接触させることにより行うようにしたものであ
る。
の表面処理方法において、前記電気めっきは、弾性力を
有する導電性ブラシ状電極にマイナス電位を付与し、前
記半導体端子部に前記導電性ブラシ状電極を接触させる
ことにより行うようにしたものである。 〔３〕上記〔１〕記載の半導体装置端子部の表面処理方
法において、前記電気めっきは、導電性針状電極にマイ
ナス電位を付与し、前記半導体端子部に前記導電性針状
電極を接触させることにより行うようにしたものであ
る。
【０００９】〔４〕上記〔１〕記載の半導体装置端子部
の表面処理方法において、前記電気めっきは、導電性棒
形状電極にマイナス電位を付与し、並設された半導体端
子部にブリッジするように前記導電性棒形状電極を接触
させることにより行うようにしたものである。 〔５〕上記〔１〕記載の半導体装置端子部の表面処理方
法において、前記電気めっきは、導電性クランプ治具電
極にマイナス電位を付与し、前記半導体端子部に前記導
電性クランプ治具電極を接触させることにより行うよう
にしたものである。
の表面処理方法において、前記電気めっきは、導電性棒
形状電極にマイナス電位を付与し、並設された半導体端
子部にブリッジするように前記導電性棒形状電極を接触
させることにより行うようにしたものである。 〔５〕上記〔１〕記載の半導体装置端子部の表面処理方
法において、前記電気めっきは、導電性クランプ治具電
極にマイナス電位を付与し、前記半導体端子部に前記導
電性クランプ治具電極を接触させることにより行うよう
にしたものである。
【００１０】〔６〕半導体装置の端子加工後、個片状態
での半導体装置端子部の電気めっきによる処理をパレッ
ト形状治具を使用することにより、一度に複数個の半導
体装置端子部の処理を実施するようにしたものである。
での半導体装置端子部の電気めっきによる処理をパレッ
ト形状治具を使用することにより、一度に複数個の半導
体装置端子部の処理を実施するようにしたものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。まず、本発明の
半導体装置の組み立て工程について説明する。図１は本
発明の第１実施例を示す半導体装置端子部の表面処理方
法の説明図、図２は本発明の半導体装置の組み立てフロ
ーチャートである。
て図面を参照しながら詳細に説明する。まず、本発明の
半導体装置の組み立て工程について説明する。図１は本
発明の第１実施例を示す半導体装置端子部の表面処理方
法の説明図、図２は本発明の半導体装置の組み立てフロ
ーチャートである。
【００１２】まず、本発明の半導体装置の組み立て方法
を図２を参照しながら説明する。 （１）ウエハを用意し（ステップＳ１）、また、リード
フレーム（ステップＳ２）を用意する。 （２）そこで、これらのウエハとリードフレームのダイ
スボンドを行う（ステップＳ３）。
を図２を参照しながら説明する。 （１）ウエハを用意し（ステップＳ１）、また、リード
フレーム（ステップＳ２）を用意する。 （２）そこで、これらのウエハとリードフレームのダイ
スボンドを行う（ステップＳ３）。
【００１３】（３）次に、ワイヤボンディングを行う
（ステップＳ４）。 （４）次に、樹脂封止（モールド）を行う（ステップＳ
５）。 （５）次に、端子加工を行う（ステップＳ６）。 （６）次に、端子表面処理を行う（ステップＳ７）。 このように、第１実施例によれば、端子加工後に表面処
理（電気めっき）を実施するようにしている。
（ステップＳ４）。 （４）次に、樹脂封止（モールド）を行う（ステップＳ
５）。 （５）次に、端子加工を行う（ステップＳ６）。 （６）次に、端子表面処理を行う（ステップＳ７）。 このように、第１実施例によれば、端子加工後に表面処
理（電気めっき）を実施するようにしている。
【００１４】そこで、端子加工方法について図１を参照
しながら詳細に説明する。図１において、１は半導体装
置（樹脂封止型半導体装置）、２は半導体装置端子部、
３は導電性ブラシ状マイナス電極、４は電気めっき槽、
５は電気めっき液、６は半導体装置保持治具である。こ
の図に示すように、端子加工後に、個片状態となった半
導体装置１を専用の半導体装置（パッケージ）保持治具
６にて固定し、電気めっき液５中で弾力性を有する導電
性ブラシ状電極３をマイナス極とし、半導体装置端子部
２に接触させることにより、半導体装置端子部２に電気
めっきを析出させるようにしている。
しながら詳細に説明する。図１において、１は半導体装
置（樹脂封止型半導体装置）、２は半導体装置端子部、
３は導電性ブラシ状マイナス電極、４は電気めっき槽、
５は電気めっき液、６は半導体装置保持治具である。こ
の図に示すように、端子加工後に、個片状態となった半
導体装置１を専用の半導体装置（パッケージ）保持治具
６にて固定し、電気めっき液５中で弾力性を有する導電
性ブラシ状電極３をマイナス極とし、半導体装置端子部
２に接触させることにより、半導体装置端子部２に電気
めっきを析出させるようにしている。
【００１５】このように、第１実施例によれば、端子加
工後に端子表面処理を実施することが可能となり、アセ
ンブル工程での熱履歴の影響を半導体装置端子部の表面
処理に受けないため、良好な基板実装を可能とすること
ができる、端子加工工程にて発生する半導体装置端子部
の表面処理の削れカスによる端子間のブリッジの発生を
防止することが可能となる。
工後に端子表面処理を実施することが可能となり、アセ
ンブル工程での熱履歴の影響を半導体装置端子部の表面
処理に受けないため、良好な基板実装を可能とすること
ができる、端子加工工程にて発生する半導体装置端子部
の表面処理の削れカスによる端子間のブリッジの発生を
防止することが可能となる。
【００１６】また、端子加工後の端子表面処理であるた
め、リードフレーム上の不必要部分への表面処理は不要
となり、コストの低減を図ることができる。更に、フレ
キシブルな導電性ブラシを使用することにより、多種多
様の半導体装置に確実な電気供給を実施することがで
き、均一な表面処理が可能となる。この方法は、２方
向、４方向または１方向に端子がある半導体装置に有効
である。
め、リードフレーム上の不必要部分への表面処理は不要
となり、コストの低減を図ることができる。更に、フレ
キシブルな導電性ブラシを使用することにより、多種多
様の半導体装置に確実な電気供給を実施することがで
き、均一な表面処理が可能となる。この方法は、２方
向、４方向または１方向に端子がある半導体装置に有効
である。
【００１７】次に、本発明の第２実施例について説明す
る。図３は本発明の第２実施例を示す半導体装置端子部
の表面処理方法の説明図である。この実施例でも端子加
工後に表面処理（電気めっき）を実施するようにしてい
る。なお、第１実施例と同じ部分については、同じ符号
を付している。第１実施例と同様に、図３に示すよう
に、半導体装置端子部２の端子加工後に個片状態となっ
た半導体装置１を専用半導体装置保持治具６にて固定
し、電気めっき液５中で導電性針状電極１１をマイナス
極とし、半導体装置端子部２に接触させることにより、
半導体装置端子部２に電気めっきを析出させる。
る。図３は本発明の第２実施例を示す半導体装置端子部
の表面処理方法の説明図である。この実施例でも端子加
工後に表面処理（電気めっき）を実施するようにしてい
る。なお、第１実施例と同じ部分については、同じ符号
を付している。第１実施例と同様に、図３に示すよう
に、半導体装置端子部２の端子加工後に個片状態となっ
た半導体装置１を専用半導体装置保持治具６にて固定
し、電気めっき液５中で導電性針状電極１１をマイナス
極とし、半導体装置端子部２に接触させることにより、
半導体装置端子部２に電気めっきを析出させる。
【００１８】このように、第２実施例によれば、第１実
施例と同様の効果を奏するとともに、針の型状または一
端子にあたる針の本数または位置を変更することによ
り、１端子内での表面処理膜厚を自由に制御することが
できる。例えば、端子の基板実装面のみ膜厚を多く必要
とするのであれば、実装部付近に針位置を設定すれば効
果が得られる。この方法は２方向、４方向または１方向
に端子がある半導体装置に有効である。
施例と同様の効果を奏するとともに、針の型状または一
端子にあたる針の本数または位置を変更することによ
り、１端子内での表面処理膜厚を自由に制御することが
できる。例えば、端子の基板実装面のみ膜厚を多く必要
とするのであれば、実装部付近に針位置を設定すれば効
果が得られる。この方法は２方向、４方向または１方向
に端子がある半導体装置に有効である。
【００１９】次に、本発明の第３実施例について説明す
る。図４は本発明の第３実施例を示す半導体装置端子部
の表面処理方法の説明図である。この実施例でも端子加
工後に表面処理（電気めっき）を実施するようにしてい
る。なお、上記実施例と同じ部分については、同じ符号
を付している。第１実施例と同様に、図４に示すよう
に、半導体装置端子部２の端子加工後に個片状態となっ
た半導体装置１を専用半導体装置保持治具６（図１参
照）にて固定し、電気めっき液５（図１参照）中で導電
性棒状電極２１をマイナス極とし、並列した半導体装置
端子部２の肩部にブリッジさせる、つまり、横に這わせ
て接触させることにより、半導体装置端子部２に電気め
っきを析出させるようにしている。
る。図４は本発明の第３実施例を示す半導体装置端子部
の表面処理方法の説明図である。この実施例でも端子加
工後に表面処理（電気めっき）を実施するようにしてい
る。なお、上記実施例と同じ部分については、同じ符号
を付している。第１実施例と同様に、図４に示すよう
に、半導体装置端子部２の端子加工後に個片状態となっ
た半導体装置１を専用半導体装置保持治具６（図１参
照）にて固定し、電気めっき液５（図１参照）中で導電
性棒状電極２１をマイナス極とし、並列した半導体装置
端子部２の肩部にブリッジさせる、つまり、横に這わせ
て接触させることにより、半導体装置端子部２に電気め
っきを析出させるようにしている。
【００２０】このように、第３実施例によれば、第１実
施例と同様の効果を奏することができる。この方法は、
簡単な電極構造で、１方向、２方向に端子が配置された
半導体装置、つまり、ＳＩＰ（シングル・インライン・
パッケージ）、ＤＩＰ（デュアル・インライン・パッケ
ージ）に有効である。
施例と同様の効果を奏することができる。この方法は、
簡単な電極構造で、１方向、２方向に端子が配置された
半導体装置、つまり、ＳＩＰ（シングル・インライン・
パッケージ）、ＤＩＰ（デュアル・インライン・パッケ
ージ）に有効である。
【００２１】次に、本発明の第４実施例について説明す
る。図５は本発明の第４実施例を示す半導体装置端子部
の表面処理方法の説明図である。この実施例でも端子加
工後に表面処理（電気めっき）を実施するようにしてい
る。なお、上記実施例と同じ部分については、同じ符号
を付している。図５に示すように、Ａタイプクランプ
（上面からのクランプ）３１またはＢタイプクランプ
（下面からのクランプ）３２、またはＡ，Ｂタイプ３
１，３２の両面から導電性クランプ治具電極をマイナス
電極とし、端子部に接触させ、電気めっきを析出させる
ようにしている。
る。図５は本発明の第４実施例を示す半導体装置端子部
の表面処理方法の説明図である。この実施例でも端子加
工後に表面処理（電気めっき）を実施するようにしてい
る。なお、上記実施例と同じ部分については、同じ符号
を付している。図５に示すように、Ａタイプクランプ
（上面からのクランプ）３１またはＢタイプクランプ
（下面からのクランプ）３２、またはＡ，Ｂタイプ３
１，３２の両面から導電性クランプ治具電極をマイナス
電極とし、端子部に接触させ、電気めっきを析出させる
ようにしている。
【００２２】このように、第４実施例によれば、第１実
施例と同様の効果を奏することができる。この方法は、
２方向、４方向に端子がある半導体装置に有効である。
次に、本発明の第５実施例について説明する。図６は本
発明の第５実施例を示す半導体装置端子部の一括表面処
理装置の平面図である。なお、上記実施例と同じ部分に
ついては、同じ符号を付している。
施例と同様の効果を奏することができる。この方法は、
２方向、４方向に端子がある半導体装置に有効である。
次に、本発明の第５実施例について説明する。図６は本
発明の第５実施例を示す半導体装置端子部の一括表面処
理装置の平面図である。なお、上記実施例と同じ部分に
ついては、同じ符号を付している。
【００２３】この実施例では、半導体装置の端子加工
後、第１実施例に示したように、半導体装置端子部２に
マイナス極である導電性ブラシ状電極３を接触させるよ
うにしており、複数の半導体装置１をパレット形状治具
４１のブスバー４２に装着するようにしている。つま
り、個片状態での複数個の半導体装置端子部２の電気め
っきによる処理をパレット形状治具４１を使用すること
により、一度に複数個の半導体装置端子部２の処理を実
施する。
後、第１実施例に示したように、半導体装置端子部２に
マイナス極である導電性ブラシ状電極３を接触させるよ
うにしており、複数の半導体装置１をパレット形状治具
４１のブスバー４２に装着するようにしている。つま
り、個片状態での複数個の半導体装置端子部２の電気め
っきによる処理をパレット形状治具４１を使用すること
により、一度に複数個の半導体装置端子部２の処理を実
施する。
【００２４】このように、第５実施例によれば、一回で
の半導体装置端子部の処理数を増加させることが可能と
なる。なお、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
の半導体装置端子部の処理数を増加させることが可能と
なる。なお、本発明は上記実施例に限定されるものでは
なく、本発明の趣旨に基づいて種々の変形が可能であ
り、これらを本発明の範囲から排除するものではない。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、端子加工後に端子
表面処理を実施することが可能となり、アセンブル工程
での熱履歴の影響を半導体装置端子部の表面処理に受け
ないため、良好な基板実装を可能とすることができる。
端子加工工程にて発生する半導体装置端子部の表面処理
の削れカスによる端子間のブリッジの発生を防止するこ
とが可能となる。
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、端子加工後に端子
表面処理を実施することが可能となり、アセンブル工程
での熱履歴の影響を半導体装置端子部の表面処理に受け
ないため、良好な基板実装を可能とすることができる。
端子加工工程にて発生する半導体装置端子部の表面処理
の削れカスによる端子間のブリッジの発生を防止するこ
とが可能となる。
【００２６】また、端子加工後の端子表面処理であるた
め、リードフレーム上の不必要部分への表面処理は不要
となり、コスト低減になる。 （２）請求項２記載の発明によれば、フレキシブルな導
電性ブラシを使用することにより、多種多様の半導体装
置に確実な電気供給を実施することができ、均一な表面
処理が可能となる。この方法は、２方向、４方向または
１方向に端子がある半導体装置に有効である。
め、リードフレーム上の不必要部分への表面処理は不要
となり、コスト低減になる。 （２）請求項２記載の発明によれば、フレキシブルな導
電性ブラシを使用することにより、多種多様の半導体装
置に確実な電気供給を実施することができ、均一な表面
処理が可能となる。この方法は、２方向、４方向または
１方向に端子がある半導体装置に有効である。
【００２７】（３）請求項３記載の発明によれば、上記
（１）の効果に加えて、針の型状または一端子にあたる
針の本数または位置を変更することにより、１端子内で
の表面処理膜厚を自由に制御することができる。例え
ば、端子の基板実装面のみ膜厚を多く必要とする場合に
は、実装部付近に針位置を設定すれば効果が得られる。
この方式は２方向、４方向または１方向に端子がある半
導体装置に有効である。
（１）の効果に加えて、針の型状または一端子にあたる
針の本数または位置を変更することにより、１端子内で
の表面処理膜厚を自由に制御することができる。例え
ば、端子の基板実装面のみ膜厚を多く必要とする場合に
は、実装部付近に針位置を設定すれば効果が得られる。
この方式は２方向、４方向または１方向に端子がある半
導体装置に有効である。
【００２８】（４）請求項４記載の発明によれば、上記
（１）の効果に加えて、簡単な構造の電極でもって１方
向、２方向に端子が配置された半導体装置、つまり、Ｓ
ＩＰ（シングル・インライン・パッケージ）、ＤＩＰ
（デュアル・インライン・パッケージ）に有効である。 （５）請求項５記載の発明によれば、上記〔１〕の効果
に加えて、２方向、４方向に端子がある半導体装置に有
効である。
（１）の効果に加えて、簡単な構造の電極でもって１方
向、２方向に端子が配置された半導体装置、つまり、Ｓ
ＩＰ（シングル・インライン・パッケージ）、ＤＩＰ
（デュアル・インライン・パッケージ）に有効である。 （５）請求項５記載の発明によれば、上記〔１〕の効果
に加えて、２方向、４方向に端子がある半導体装置に有
効である。
【００２９】（６）請求項６記載の発明によれば、一度
に複数個の半導体装置端子部の処理を確実に実施するこ
とができる。
に複数個の半導体装置端子部の処理を確実に実施するこ
とができる。
【図１】本発明の第１実施例を示す半導体装置端子部の
表面処理方法の説明図である。
表面処理方法の説明図である。
【図２】本発明の半導体装置の組み立てフローチャート
である。
である。
【図３】本発明の第２実施例を示す半導体装置端子部の
表面処理方法の説明図である。
表面処理方法の説明図である。
【図４】本発明の第３実施例を示す半導体装置端子部の
表面処理方法の説明図である。
表面処理方法の説明図である。
【図５】本発明の第４実施例を示す半導体装置端子部の
表面処理方法の説明図である。
表面処理方法の説明図である。
【図６】本発明の第５実施例を示す半導体装置端子部の
一括表面処理装置の平面図である。
一括表面処理装置の平面図である。
【図７】従来の半導体装置の組み立てフローチャートで
ある。
ある。
１ 半導体装置（樹脂封止型半導体装置） ２ 半導体装置端子部 ３ 導電性ブラシ状マイナス電極 ４ 電気めっき槽 ５ 電気めっき液 ６ 半導体装置保持治具 １１ 導電性針状マイナス電極 ２１ 導電性棒状マイナス電極 ３１ Ａタイプクランプ（上面からのクランプ） ３２ Ｂタイプクランプ（下面からのクランプ） ４１ パレット形状治具 ４２ ブスバー
Claims (6)
- 【請求項１】 半導体装置の端子加工後、個片状態での
半導体装置端子部の電気めっきによる処理を行うことを
特徴とする半導体装置端子部の表面処理方法。 - 【請求項２】 請求項１記載の半導体装置端子部の表面
処理方法において、前記電気めっきは、弾性力を有する
導電性ブラシ状電極にマイナス電位を付与し、前記半導
体端子部に前記導電性ブラシ状電極を接触させることに
より行うことを特徴とする半導体装置端子部の表面処理
方法。 - 【請求項３】 請求項１記載の半導体装置端子部の表面
処理方法において、前記電気めっきは、導電性針状電極
にマイナス電位を付与し、前記半導体端子部に前記導電
性針状電極を接触させることにより行うことを特徴とす
る半導体装置端子部の表面処理方法。 - 【請求項４】 請求項１記載の半導体装置端子部の表面
処理方法において、前記電気めっきは、導電性棒形状電
極にマイナス電位を付与し、並設された半導体端子部に
ブリッジするように前記導電性棒形状電極を接触させる
ことにより行うことを特徴とする半導体装置端子部の表
面処理方法。 - 【請求項５】 請求項１記載の半導体装置端子部の表面
処理方法において、前記電気めっきは、導電性クランプ
治具電極にマイナス電位を付与し、前記半導体端子部に
前記導電性クランプ治具電極を接触させることにより行
うことを特徴とする半導体装置端子部の表面処理方法。 - 【請求項６】 半導体装置の端子加工後、個片状態での
半導体装置端子部の電気めっきによる処理をパレット形
状治具を使用することにより、一度に複数個の半導体装
置端子部の処理を実施することを特徴とする半導体装置
端子部の表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23685597A JPH1187593A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置端子部の表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23685597A JPH1187593A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置端子部の表面処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187593A true JPH1187593A (ja) | 1999-03-30 |
Family
ID=17006810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23685597A Abandoned JPH1187593A (ja) | 1997-09-02 | 1997-09-02 | 半導体装置端子部の表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187593A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103572361A (zh) * | 2012-07-26 | 2014-02-12 | 亚斯杰特股份有限公司 | 带状部件的电解去毛刺方法和装置 |
-
1997
- 1997-09-02 JP JP23685597A patent/JPH1187593A/ja not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103572361A (zh) * | 2012-07-26 | 2014-02-12 | 亚斯杰特股份有限公司 | 带状部件的电解去毛刺方法和装置 |
| KR101396845B1 (ko) * | 2012-07-26 | 2014-05-20 | 주식회사 에이에스티젯텍 | 스트립 형태 부품의 전해 디플래시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
| JP6739307B2 (ja) | 基板ホルダ、めっき装置、及び基板ホルダの製造方法 | |
| JP3801989B2 (ja) | リードフレームパッドから張り出しているダイを有する半導体装置パッケージ | |
| JPH1187593A (ja) | 半導体装置端子部の表面処理方法 | |
| JPS61237459A (ja) | 半導体装置用リ−ドフレ−ム | |
| US9117880B2 (en) | Method for manufacturing semiconductor device | |
| JP7483578B2 (ja) | 接点構造、基板ホルダ、めっき装置、及び基板に給電する方法 | |
| JPH0955466A (ja) | 積層型の半導体パッケージ及び積層型のパッケージソケット | |
| JP3360055B2 (ja) | リードめっき装置 | |
| JP2004087882A (ja) | 半導体装置 | |
| JPH0786332A (ja) | 半導体装置およびその製造方法 | |
| CN113972147A (zh) | 可提高镍金层附着力的封装方法 | |
| KR20090057821A (ko) | 기판 패널 | |
| JP2002237517A (ja) | ウェハホルダ | |
| JPH0744025Y2 (ja) | リードの半田メッキ装置 | |
| JPH02130946A (ja) | 半導体装置 | |
| JPH07153888A (ja) | 半導体製造装置および半導体集積回路装置の製造方法 | |
| JPH0621117A (ja) | 半導体装置の製造方法 | |
| JP3461995B2 (ja) | 半導体装置の製造方法 | |
| JPH0344491A (ja) | 半導体装置の製造方法 | |
| JP2000150777A (ja) | 複合半導体装置およびその製造方法 | |
| JPH0443328A (ja) | 液晶表示パネルの製造方法 | |
| KR100685169B1 (ko) | 플립칩 본딩용 연성회로기판 | |
| JPH06310650A (ja) | リードフレーム及びその製造方法 | |
| JPH04250658A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040408 |
|
| A977 | Report on retrieval |
Effective date: 20041014 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20050318 |