JPH118661A - 送信制御装置及びその方法 - Google Patents

Abstract

(57)【要約】 【課題】 市販の通信ボードをそのまま用いて、所定の
通信レートでデータを送出可能な送信制御装置及びその
方法を提供すること。 【解決手段】 データ蓄積用のバッファメモリ４１と、
誤り検出もしくは訂正用のデータを作成するための演算
装置４２と、送信タイミングを調整するための演算装置
４３と、バッファメモリ４１と演算装置４２及び４３と
を結合するバススイッチ４４と、バススイッチ４４をパ
ーソナルコンピュータ１０の内部バス１３に接続するバ
スインタフェース４５とを備えた送信制御装置４０を用
いることにより、演算装置１２に負荷をかけることな
く、通信ボード２０から所定の通信レートでデータを送
出可能とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通信衛星やケーブ
ルテレビジョンのネットワーク等を介して、動画像や音
声データを決められた通信レートで送信するデータ送信
装置に用いられる送信制御装置及びその方法に関するも
のである。

【０００２】

【従来の技術】図１は従来のデータ送信装置の一例、こ
こでは汎用のパーソナルコンピュータに市販の通信ボー
ドを設けた例を示す。即ち、図中、１０は（本体）メモ
リ１１、演算（処理）装置１２及び内部バス１３を備え
たパーソナルコンピュータであり、通信制御ＬＳＩ２１
及びバスインタフェース２２を有する通信ボード２０が
装着されている。

【０００３】前記装置において、通信レートの制御を行
う場合は、演算装置１２がメモリ１１から送信データを
読み出し、誤り訂正用の情報を作成するとともに順序制
御のためのヘッダ情報を作成し、これらを付加した送信
データを該演算装置１２が送信タイミングを調整して内
部バス１３に載せるとともに通信ボード２０の通信制御
ＬＳＩ２１に割込を発生させ、該通信制御ＬＳＩ２１が
バスインタフェース２２を介して読み出し、通信回線に
送出するという手順で行われていた。

【０００４】図２は従来のデータ送信装置の他の例を示
すもので、ここではデータを一時的に蓄えるためのバッ
ファメモリ及びタイミング調整用の演算装置を追加した
通信ボードを用いた例を示す。即ち、図中、３０は通信
制御ＬＳＩ３１及びバスインタフェース３２とともに、
バッファメモリ３３及び演算装置３４を有する通信ボー
ドであり、前記同様なパーソナルコンピュータ１０に装
着される。

【０００５】前記装置において、通信レートの制御を行
う場合は、演算装置１２がメモリ１１から送信データを
読み出し、誤り訂正用の情報を作成するとともに順序制
御のためのヘッダ情報を作成する。そして、これらを付
加した送信データを該演算装置１２が内部バス１３に載
せるとともに演算装置３４に割込を発生させると、該演
算装置３４がバスインタフェース３２を介して読み出し
てバッファメモリ３３に一旦書き込む。その後、演算装
置３４がタイミングを調整して通信制御ＬＳＩ３１を動
作させ、通信回線に送出するという手順で行われてい
た。

【０００６】

【発明が解決しようとする課題】しかし、図１の装置で
は、１つの回線にデータを多重化して送信する場合、回
線への送出処理を優先させる必要があり、他の処理に対
して頻繁に中断をかけて制御する必要があるため、処理
が非常に複雑になるとともに、送出処理以外の処理に遅
れが生じると送出タイミングがずれ、決められた通信レ
ートでデータを送出できなくなるという問題があった。

【０００７】また、図２の装置では、図１の装置のよう
な問題は起こらないものの、異なる種類のネットワーク
に適用しようとした場合、通信ボードを新規に作る必要
があり、また、１つの回線インタフェース（通信ボー
ド）に対して演算装置が１つ必要になるとともに、この
演算装置を動作させるためのオペレーティングシステム
が必要となり、コストが高くなるという問題があった。

【０００８】本発明の目的は、市販の通信ボードをその
まま用いて、所定の通信レートでデータを送出可能な送
信制御装置及びその方法を提供することにある。

【０００９】

【課題を解決するための手段】前記課題を解決するた
め、本発明では、内部バスに接続された通信ボードを介
してデータを通信回線に送信するデータ送信装置に用い
られる送信制御装置において、データ蓄積用のバッファ
メモリと、誤り検出もしくは訂正用のデータを作成する
ための第１の演算装置と、送信タイミングを調整するた
めの第２の演算装置と、前記バッファメモリと第１及び
第２の演算装置とを結合するバスまたはバススイッチ
と、前記バスまたはバススイッチをデータ送信装置の内
部バスに接続するバスインタフェースとを備えた送信制
御装置と、該送信制御装置の制御方法において、送信デ
ータが発生した際、第１の演算装置を用いて誤り検出も
しくは訂正用のデータを作成する工程と、前記作成した
誤り検出もしくは訂正用のデータを第２の演算装置に通
知する工程と、前記通知を受けた第２の演算装置を用い
て送信タイミングを調整して通信ボードに送信データを
渡す工程とを備えた送信制御方法を提案する。

【００１０】前記構成によれば、１つの演算装置がタイ
ミングの制御に専念できるため、決められたタイミング
で送出処理を行うことが可能となるとともに、通信ボー
ド側には全く手を加えないため、市販のアダプタカード
を使用して送出タイミングを調整することが可能とな
る。また、誤り検出または訂正のためのデータを作成す
る演算装置では決った処理のみで良いため、オペレーテ
ィングシステムも不要であり、汎用の演算装置ではな
く、ＦＰＧＡ等の安価なプログラマブルデバイスを使用
することも可能となる。従って、通信ボードを２枚以上
使用する場合、図２の構成よりもコストを低く押さえる
ことが可能となる。さらにまた、ヘッダ情報の作成処理
と誤り検出または訂正情報の作成処理を並行して走らせ
ることが可能なので、送信データを通信回線に送出する
までの時間を短縮することができ、高いスループットで
の通信が可能となる。

【００１１】

【発明の実施の形態】図３は本発明の送信制御装置の第
１の実施の形態を示すもので、ここでは汎用のパーソナ
ルコンピュータに市販の通信ボードを設けた一般的なデ
ータ通信装置に用いた例を示す。図中、図１と同一構成
部分は同一符号をもって表す。即ち、１０はメモリ１
１、演算装置１２及び内部バス１３を備えたパーソナル
コンピュータ、２０は通信制御ＬＳＩ２１及びバスイン
タフェース２２を有する通信ボード、４０は本発明の送
信制御装置である。

【００１２】送信制御装置４０は、データを一時的に蓄
えるためのバッファメモリ４１と、誤り検出もしくは訂
正用のデータを作成しこれを付与するための第１の演算
装置４２と、送信タイミングを調整するための第２の演
算装置４３と、前記バッファメモリ４１と第１及び第２
の演算装置４２及び４３とを結合するバススイッチ４４
と、前記バススイッチ４４を内部バス１３に接続するバ
スインタフェース４５とを備えている。

【００１３】なお、高いスループットでの通信を行わな
い場合はバススイッチ４４の代わりに直結バスあるいは
ブリッジを使用することもできる。

【００１４】図４は本発明方法の概略フローチャートを
示すものである。以下、図３及び図４を用いて動作を説
明するが、図４では便宜上、演算装置１２、４２、４３
をそれぞれ演算装置Ａ、Ｂ、Ｃとした。

【００１５】まず、送信データが発生すると、演算装置
１２（Ａ）から演算装置４２（Ｂ）に対して割込を発生
させる。演算装置４２（Ｂ）は（本体）メモリ１１から
送信データを読み出し、バッファメモリ４１に格納しな
がら誤り検出もしくは訂正のためのデータを計算する。
その計算が終了すると演算装置４３（Ｃ）に対してバス
スイッチ４４を介して割込を発生させる。

【００１６】一方、演算装置１２（Ａ）では順序制御の
ためのヘッダ情報を作成し、それが終わると演算装置４
３（Ｃ）に対して割込を発生させ、該演算装置４３
（Ｃ）にヘッダ情報を渡す。

【００１７】演算装置４３（Ｃ）では、２つの演算装置
１２，４２（Ａ，Ｂ）からの割込を受けると、決められ
た送信タイミングで通信制御ＬＳＩ２１に対して割込を
発生させ、バッファメモリ４１からデータを通信回線に
送出する。

【００１８】以上の処理を送信データがなくなるまで繰
り返すことにより、決められた通信レートで送信するこ
とが可能となる。

【００１９】図５は本発明の送信制御装置の第２の実施
の形態を示すもので、ここでは図３の構成において、送
信制御装置４０に送信データに付与するヘッダ情報を作
成するための第３の演算装置４６を設けて送信制御装置
４０ａとした例を示す。

【００２０】本構成によれば、送信データが発生した
際、演算装置１２から演算装置４６に対して割込を発生
させ、ヘッダ情報の作成を実行させることによって、演
算装置１２の処理負荷をほとんどなくすことができ、他
の処理（例えばディスクからのデータ読み出し処理等）
に専念することが可能となり、高いパフォーマンスを得
ることができる。

【００２１】図６は本発明の送信制御装置の第３の実施
の形態を示すもので、ここでは図５の構成において、パ
ーソナルコンピュータ１０に別の内部バス１４を新たに
設けてパーソナルコンピュータ１０ａとするとともに通
信ボード２０を内部バス１４に接続し、また、送信制御
装置４０にデュアルポートメモリもしくは多重に読み書
き可能なメモリコントローラからなるバッファメモリ４
７を設け、さらに内部バス１４と直接接続するためのバ
スインタフェース４８及び演算装置４３から通信ボード
２０に割込をかけるためのバスインタフェース４９を設
けて送信制御装置４０ｂとした例を示す。

【００２２】本構成によれば、バッファメモリ４７に送
信データを書き込んでいる最中に、通信ボード２０に対
して送信データを送り出すことができるため、さらに高
速にデータを送信することが可能となる。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
市販の汎用の通信ボードをそのまま用いて、決められた
通信レートでデータを送出することが可能となる。

【図面の簡単な説明】

【図１】従来のデータ送信装置の一例を示す構成図

【図２】従来のデータ送信装置の他の例を示す構成図

【図３】本発明の送信制御装置の第１の実施の形態を示
す構成図

【図４】本発明の送信制御方法を示す概略フローチャー
ト

【図５】本発明の送信制御装置の第２の実施の形態を示
す構成図

【図６】本発明の送信制御装置の第３の実施の形態を示
す構成図

【符号の説明】

１０，１０ａ…パーソナルコンピュータ、１１…メモ
リ、１２…演算装置、１３，１４…内部バス、２０…通
信ボード、２１…通信制御ＬＳＩ、２２…バスインタフ
ェース、４０，４０ａ，４０ｂ…送信制御装置、４１，
４７…バッファメモリ、４２，４３，４６…演算装置、
４４…バススイッチ、４５，４８，４９…バスインタフ
ェース。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 内部バスに接続された通信ボードを介し
   てデータを通信回線に送信するデータ送信装置に用いら
   れる送信制御装置において、 データ蓄積用のバッファメモリと、 誤り検出もしくは訂正用のデータを作成するための第１
   の演算装置と、 送信タイミングを調整するための第２の演算装置と、 前記バッファメモリと第１及び第２の演算装置とを結合
   するバスまたはバススイッチと、 前記バスまたはバススイッチをデータ送信装置の内部バ
   スに接続するバスインタフェースとを備えたことを特徴
   とする送信制御装置。
2. 【請求項２】 請求項１記載の送信制御装置の制御方法
   において、 送信データが発生した際、第１の演算装置を用いて誤り
   検出もしくは訂正用のデータを作成する工程と、 前記作成した誤り検出もしくは訂正用のデータを第２の
   演算装置に通知する工程と、 前記通知を受けた第２の演算装置を用いて送信タイミン
   グを調整して通信ボードに送信データを渡す工程とを備
   えたことを特徴とする送信制御方法。
3. 【請求項３】 送信データに付与するヘッダ情報を作成
   するための第３の演算装置を具備したことを特徴とする
   請求項１記載の送信制御装置。
4. 【請求項４】 請求項３記載の送信制御装置の制御方法
   において、 送信データが発生した際、第１の演算装置を用いて誤り
   検出もしくは訂正用のデータを作成する工程と、 第３の演算装置を用いて送信データに付与するヘッダ情
   報を作成する工程と、 前記作成した誤り検出もしくは訂正用のデータ及びヘッ
   ダ情報を第２の演算装置に通知する工程と、 前記通知を受けた第２の演算装置を用いて送信タイミン
   グを調整して通信ボードに送信データを渡す工程とを備
   えたことを特徴とする送信制御方法。
5. 【請求項５】 バッファメモリとしてデュアルポートメ
   モリもしくは多重読み書き可能なメモリを用いるととも
   に、データ送信装置の内部バスと直接接続するためのイ
   ンタフェースを設けたことを特徴とする請求項１または
   ３記載の送信制御装置。