JPH1185626A - マイクロコントローラの退避セルへのアクセス異常を検出する回路 - Google Patents
マイクロコントローラの退避セルへのアクセス異常を検出する回路Info
- Publication number
- JPH1185626A JPH1185626A JP10189184A JP18918498A JPH1185626A JP H1185626 A JPH1185626 A JP H1185626A JP 10189184 A JP10189184 A JP 10189184A JP 18918498 A JP18918498 A JP 18918498A JP H1185626 A JPH1185626 A JP H1185626A
- Authority
- JP
- Japan
- Prior art keywords
- access
- circuit
- signal
- save cell
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】マイクロコントローラにおける退避セルへのア
クセス異常を検出するための回路 【解決方法】マイクロコントローラの検出回路は、メモ
リのアドレシングコードを検出して退避セルのアドレシ
ングを検出するデコーディング回路を含む。検出回路は
さらに、命令コードをデコードして退避セルへのアクセ
スを含む命令を検出する回路と、退避セルへのアクセス
を含む命令が存在しない状態で退避セルのアドレシング
が行われた場合に警告信号を出力する論理回路とを含
む。
クセス異常を検出するための回路 【解決方法】マイクロコントローラの検出回路は、メモ
リのアドレシングコードを検出して退避セルのアドレシ
ングを検出するデコーディング回路を含む。検出回路は
さらに、命令コードをデコードして退避セルへのアクセ
スを含む命令を検出する回路と、退避セルへのアクセス
を含む命令が存在しない状態で退避セルのアドレシング
が行われた場合に警告信号を出力する論理回路とを含
む。
Description
【０００１】
【発明が属する技術分野】本発明は、マイクロコントロ
ーラに関するもので、さらに特定するならば、そのよう
なマイクロコントローラにおいて、メモリー部やセル
（メモリー内の小区画）であってその後の使用のために
情報を記憶するメモリー部やセルへのアクセスにおける
異常を検出するために使用される回路に関するものであ
る。
ーラに関するもので、さらに特定するならば、そのよう
なマイクロコントローラにおいて、メモリー部やセル
（メモリー内の小区画）であってその後の使用のために
情報を記憶するメモリー部やセルへのアクセスにおける
異常を検出するために使用される回路に関するものであ
る。
【０００２】
【従来の技術】マイクロコントローラは通常、１つ以上
のメモリに記憶されたプログラムまたはソフトウエアに
従って同じくそのメモリに記憶された情報要素またはデ
ータ要素を処理する中央処理ユニットを備える。中央処
理ユニットとメモリは、通信バスを形成する複数の導体
によって互いに接続されており、この通信バス内で処理
されるデータ要素のコードが循環する。バスはさらに、
これらデータ要素に対して行われるべき操作を識別する
命令コード並びにメモリをアドレスするコードを伝え
る。
のメモリに記憶されたプログラムまたはソフトウエアに
従って同じくそのメモリに記憶された情報要素またはデ
ータ要素を処理する中央処理ユニットを備える。中央処
理ユニットとメモリは、通信バスを形成する複数の導体
によって互いに接続されており、この通信バス内で処理
されるデータ要素のコードが循環する。バスはさらに、
これらデータ要素に対して行われるべき操作を識別する
命令コード並びにメモリをアドレスするコードを伝え
る。
【０００３】処理操作中、例えば割り込みルーチンを実
行するために中央処理ユニットのある状態を保存し、割
り込み後にこれらの状態を回復して処理操作を継続する
ことが必要になる場合がある。これらの状態はランダム
アクセスメモリまたはＲＡＭの一部分に記録または記憶
される。このメモリー部分は一時退避セルと呼ばれる。
退避セルのオーバーフローまたはソフトウェアの書き込
みにエラーが生じた場合、プログラムが誤作動またはク
ラッシュしてアプリケーションに予測せぬ結果がもたら
される可能性がある。
行するために中央処理ユニットのある状態を保存し、割
り込み後にこれらの状態を回復して処理操作を継続する
ことが必要になる場合がある。これらの状態はランダム
アクセスメモリまたはＲＡＭの一部分に記録または記憶
される。このメモリー部分は一時退避セルと呼ばれる。
退避セルのオーバーフローまたはソフトウェアの書き込
みにエラーが生じた場合、プログラムが誤作動またはク
ラッシュしてアプリケーションに予測せぬ結果がもたら
される可能性がある。
【０００４】
【発明が解決しようとする課題】従って本発明の目的
は、上記退避セルへのアクセスエラーを検出してそのよ
うなアクセスエラーが検出された場合に警告を発する回
路を作製し、そのような方法を実施することにある。さ
らに、ソフトウェアの書き込みにエラーが生じた場合、
メモリー内の上記退避セル用に確保された部分に情報要
素が記憶され、そのため誤作動が起こる可能性がある。
従って本発明のもう１つの目的は、退避セルへのアクセ
スエラーを検出してそのようなアクセスが検出された場
合に警告を発するための方法を実施するための回路を作
製することにある。さらに、本発明のもう１つの目的
は、退避セルへのアクセス異常が検出された時にマイク
ロコントローラの使用を禁止する回路および方法にあ
る。
は、上記退避セルへのアクセスエラーを検出してそのよ
うなアクセスエラーが検出された場合に警告を発する回
路を作製し、そのような方法を実施することにある。さ
らに、ソフトウェアの書き込みにエラーが生じた場合、
メモリー内の上記退避セル用に確保された部分に情報要
素が記憶され、そのため誤作動が起こる可能性がある。
従って本発明のもう１つの目的は、退避セルへのアクセ
スエラーを検出してそのようなアクセスが検出された場
合に警告を発するための方法を実施するための回路を作
製することにある。さらに、本発明のもう１つの目的
は、退避セルへのアクセス異常が検出された時にマイク
ロコントローラの使用を禁止する回路および方法にあ
る。
【０００５】
【課題を解決するための手段】従って本発明は、中央処
理ユニットと、その一部が退避セル用に確保されている
少なくとも１つのランダムアクセスメモリと、情報要素
を入力および出力するための入力／出力回路と、中央処
理ユニットと入力／出力回路と少なくともメモリとの間
の通信バスとを含むマイクロコントローラにおける退避
セルへのアクセス異常を検出するための回路に関するも
のである。この回路はさらに退避セルへあらゆるアクセ
スを検出するための第１の手段と、退避セルへのアクセ
スを含むあらゆる命令を検出するための第２の手段と、
そのようなアクセスを含む命令の文脈外で退避セルへの
アクセスが検出された場合に警告信号を発生させるため
の第３の手段とを含むのが好ましい。本発明によれば、
異常または警告信号は、例えば入力／出力回路における
情報要素の出力を禁止することによって、マイクロコン
トローラの動作を禁止するために使用されてもよい。
理ユニットと、その一部が退避セル用に確保されている
少なくとも１つのランダムアクセスメモリと、情報要素
を入力および出力するための入力／出力回路と、中央処
理ユニットと入力／出力回路と少なくともメモリとの間
の通信バスとを含むマイクロコントローラにおける退避
セルへのアクセス異常を検出するための回路に関するも
のである。この回路はさらに退避セルへあらゆるアクセ
スを検出するための第１の手段と、退避セルへのアクセ
スを含むあらゆる命令を検出するための第２の手段と、
そのようなアクセスを含む命令の文脈外で退避セルへの
アクセスが検出された場合に警告信号を発生させるため
の第３の手段とを含むのが好ましい。本発明によれば、
異常または警告信号は、例えば入力／出力回路における
情報要素の出力を禁止することによって、マイクロコン
トローラの動作を禁止するために使用されてもよい。
【０００６】
【発明の実施の形態】本発明によれば、第１の手段は、
ランダムアクセスメモリーのアドレシングコードをデコ
ードしてそのアドレシングコードが退避セル内のアドレ
スに対応する場合に第１の信号を出力または発生させる
回路を備えることができる。第２の手段は、命令コード
をデコードするための回路であって命令コードが退避セ
ルへのアクセスを含む命令に対応する時に第２の信号を
出力する回路を備えることができる。第３の手段は、第
１の信号と第２の信号とを組み合わせて第２の信号の非
存在下に第１の信号が現れた時に警告信号を出力する論
理回路を備えることができる。
ランダムアクセスメモリーのアドレシングコードをデコ
ードしてそのアドレシングコードが退避セル内のアドレ
スに対応する場合に第１の信号を出力または発生させる
回路を備えることができる。第２の手段は、命令コード
をデコードするための回路であって命令コードが退避セ
ルへのアクセスを含む命令に対応する時に第２の信号を
出力する回路を備えることができる。第３の手段は、第
１の信号と第２の信号とを組み合わせて第２の信号の非
存在下に第１の信号が現れた時に警告信号を出力する論
理回路を備えることができる。
【０００７】本発明はさらに、中央情報処理ユニット
と、その一部が退避セル用に確保されている少なくとも
１つのランダムアクセスメモリと、情報を入力および出
力するための入力／出力回路と、中央処理ユニットと少
なくともメモリと入力／出力回路との間の通信バスとを
含むマイクロコントローラにおける退避セルへのアクセ
ス異常を検出するための方法に関するものである。この
方法は：退避セルのアドレシングの際に第１の信号を発
生させる段階と、退避セルへのアクセスを含む命令の場
合に第２の信号を発生させる段階と、第２の信号が存在
しない状態で第１の信号が存在する場合に警告信号を発
生させる段階とを含むのが好ましい。以下、図面を参照
しながら特定の実施例を挙げて説明することにより、本
発明がより明確に理解されよう。
と、その一部が退避セル用に確保されている少なくとも
１つのランダムアクセスメモリと、情報を入力および出
力するための入力／出力回路と、中央処理ユニットと少
なくともメモリと入力／出力回路との間の通信バスとを
含むマイクロコントローラにおける退避セルへのアクセ
ス異常を検出するための方法に関するものである。この
方法は：退避セルのアドレシングの際に第１の信号を発
生させる段階と、退避セルへのアクセスを含む命令の場
合に第２の信号を発生させる段階と、第２の信号が存在
しない状態で第１の信号が存在する場合に警告信号を発
生させる段階とを含むのが好ましい。以下、図面を参照
しながら特定の実施例を挙げて説明することにより、本
発明がより明確に理解されよう。
【０００８】
【実施例】図１の概念的機能図は、マイクロコントロー
ラ１０を示し、このマイクロコントローラには、退避セ
ルへのアクセス異常を検出するための本発明による回路
１２が含まれる。マイクロコントローラ１０は一般に：
中央処理ユニット（ＣＰＵ）１４、第１の読み出し専用
メモリ１６またはＲＯＭであって内部に処理ソフトウェ
アプログラムの命令が記憶されたメモリ、第２のランダ
ムアクセスメモリ１８またはＲＡＭであって内部に特に
処理されるデータ要素が記録されたメモリ、情報要素を
入力および出力するための入力／出力回路２０を備え
る。さらに、マイクロコントローラ１０は、中央処理ユ
ニット１４とメモリ１６、１８と入力／出力回路２０と
を互いに連結する伝送回路２２またはバス、並びに中央
処理ユニット１４とメモリ１６、１８と入力／出力回路
２０とバス２２とに各種の制御信号ＣＫを出力するクロ
ック回路２４を含む。
ラ１０を示し、このマイクロコントローラには、退避セ
ルへのアクセス異常を検出するための本発明による回路
１２が含まれる。マイクロコントローラ１０は一般に：
中央処理ユニット（ＣＰＵ）１４、第１の読み出し専用
メモリ１６またはＲＯＭであって内部に処理ソフトウェ
アプログラムの命令が記憶されたメモリ、第２のランダ
ムアクセスメモリ１８またはＲＡＭであって内部に特に
処理されるデータ要素が記録されたメモリ、情報要素を
入力および出力するための入力／出力回路２０を備え
る。さらに、マイクロコントローラ１０は、中央処理ユ
ニット１４とメモリ１６、１８と入力／出力回路２０と
を互いに連結する伝送回路２２またはバス、並びに中央
処理ユニット１４とメモリ１６、１８と入力／出力回路
２０とバス２２とに各種の制御信号ＣＫを出力するクロ
ック回路２４を含む。
【０００９】ＲＡＭ１８のうち、２６で示した部分は、
データ処理操作中の特定の時点で多数の情報要素を記憶
して異なる長さの各種期間それらを保存するために確保
されている。これは処理操作の割り込みを行うためのル
ーチン、つまりその開始時に中央処理ユニットの状態が
メモリ１８の部分２６、あるいは退避セルの特定のアド
レスに保存されるルーチンに当てはまる。これらの状態
はその後、割り込みルーチン終了後に中央処理ユニット
１４内で回復され、中断された処理操作が継続される。
データ処理操作中の特定の時点で多数の情報要素を記憶
して異なる長さの各種期間それらを保存するために確保
されている。これは処理操作の割り込みを行うためのル
ーチン、つまりその開始時に中央処理ユニットの状態が
メモリ１８の部分２６、あるいは退避セルの特定のアド
レスに保存されるルーチンに当てはまる。これらの状態
はその後、割り込みルーチン終了後に中央処理ユニット
１４内で回復され、中断された処理操作が継続される。
【００１０】退避セル２６へのアクセス異常または誤作
動を検出するために、回路１２は、領域または退避セル
２６へのアクセスを含む命令が存在しない状態でそのよ
うなアクセスが検出された場合に警告信号を発生するよ
うに構成されている。そのため、回路１２は第１の検出
器２８を有し、この検出器にはメモリ１８のアドレシン
グコードが入力され、退避セル２６に対応するアドレシ
ングコードを検出した時点で導体３０上に信号を出力す
る。
動を検出するために、回路１２は、領域または退避セル
２６へのアクセスを含む命令が存在しない状態でそのよ
うなアクセスが検出された場合に警告信号を発生するよ
うに構成されている。そのため、回路１２は第１の検出
器２８を有し、この検出器にはメモリ１８のアドレシン
グコードが入力され、退避セル２６に対応するアドレシ
ングコードを検出した時点で導体３０上に信号を出力す
る。
【００１１】この退避セル２６へのアドレシングコード
が中央処理ユニット１４の命令に対応して退避セルへの
アクセス異常ではないことを確認するために、回路１２
は第２および第３の検出器３２および３４を備え、これ
ら検出器には中央処理ユニット１４から送られて来る命
令コードが入力される。これらの検出器３２および３４
はそれぞれ、それらが退避セル２６へのアクセスを含む
命令を検出した時点で、導体３６および３８上に信号を
出力する。さらに特定するならば、第２の検出器３２は
ソフトウエアに含まれる命令に関するもので、第３の検
出器３４は割り込みルーチン（原則としてルーチンの開
始および終了時に退避セルへのアクセスを含む）の検出
に関するものである。
が中央処理ユニット１４の命令に対応して退避セルへの
アクセス異常ではないことを確認するために、回路１２
は第２および第３の検出器３２および３４を備え、これ
ら検出器には中央処理ユニット１４から送られて来る命
令コードが入力される。これらの検出器３２および３４
はそれぞれ、それらが退避セル２６へのアクセスを含む
命令を検出した時点で、導体３６および３８上に信号を
出力する。さらに特定するならば、第２の検出器３２は
ソフトウエアに含まれる命令に関するもので、第３の検
出器３４は割り込みルーチン（原則としてルーチンの開
始および終了時に退避セルへのアクセスを含む）の検出
に関するものである。
【００１２】導体３６および３８はＮＯＲ論理回路４０
の入力端子に接続されており、その出力端子はＡＮＤ論
理回路４２の２つの入力端子のうちの一方に接続され
て、このＡＮＤ論理回路４２のもう一方の入力端子は検
出器２８の出力導体３０に接続されている。ＡＮＤ回路
４２の出力端子４４は、中央処理ユニットによって制御
される退避セルへのアクセス操作が存在しない状態で退
避セルへのアクセスが検出された時に警告信号を供給す
る（それが割り込みルーチンであろうとあるいは退避セ
ルへのアクセスを含む命令であろうと）。回路４０およ
び４２は導体３０、３６および３８に存在する信号を組
み合わせる論理回路４６を提供する。
の入力端子に接続されており、その出力端子はＡＮＤ論
理回路４２の２つの入力端子のうちの一方に接続され
て、このＡＮＤ論理回路４２のもう一方の入力端子は検
出器２８の出力導体３０に接続されている。ＡＮＤ回路
４２の出力端子４４は、中央処理ユニットによって制御
される退避セルへのアクセス操作が存在しない状態で退
避セルへのアクセスが検出された時に警告信号を供給す
る（それが割り込みルーチンであろうとあるいは退避セ
ルへのアクセスを含む命令であろうと）。回路４０およ
び４２は導体３０、３６および３８に存在する信号を組
み合わせる論理回路４６を提供する。
【００１３】第１の検出器２８は、退避セル用に確保さ
れた領域の特徴を表すアドレシングコードの数字をデコ
ードするための回路である。第２の検出器３２は、退避
セルへのアクセスを特徴付ける命令コードの数字をデコ
ードするための回路であり、これらのコードは中央処理
ユニットによって供給される。第３の検出器３４はＰＵ
ＳＨ／ＰＯＰ信号を認識するように構成されており、こ
れらの信号はそれぞれ、割り込みルーチンの間、ルーチ
ン開始時に状態を保存するための操作とルーチン終了時
に状態を回復するための操作とを表す。これらの操作は
退避セル２６への書き込みアクセスおよび読み出しアク
セスを意味する。
れた領域の特徴を表すアドレシングコードの数字をデコ
ードするための回路である。第２の検出器３２は、退避
セルへのアクセスを特徴付ける命令コードの数字をデコ
ードするための回路であり、これらのコードは中央処理
ユニットによって供給される。第３の検出器３４はＰＵ
ＳＨ／ＰＯＰ信号を認識するように構成されており、こ
れらの信号はそれぞれ、割り込みルーチンの間、ルーチ
ン開始時に状態を保存するための操作とルーチン終了時
に状態を回復するための操作とを表す。これらの操作は
退避セル２６への書き込みアクセスおよび読み出しアク
セスを意味する。
【００１４】以上、退避セルへのアクセスにおける異常
を検出するための利用について本発明を説明したが、退
避セルへのアクセスを全く含まない命令の場合に書き込
みまたは読み出しモードで退避セルがアドレスされる可
能性のあるプログラミングエラーの検出にも適用され
る。警告信号はプログラマーにエラーがあったことを警
告する。
を検出するための利用について本発明を説明したが、退
避セルへのアクセスを全く含まない命令の場合に書き込
みまたは読み出しモードで退避セルがアドレスされる可
能性のあるプログラミングエラーの検出にも適用され
る。警告信号はプログラマーにエラーがあったことを警
告する。
【００１５】多くの用途において、誤作動が不運な結果
につながることを防止する必要がある。従って、本発明
では、警告信号が、例えば入力／出力回路２０への操作
を通して出力端子をグラウンド電位にすることにより、
マイクロコントローラの動作を停止させることになろ
う。
につながることを防止する必要がある。従って、本発明
では、警告信号が、例えば入力／出力回路２０への操作
を通して出力端子をグラウンド電位にすることにより、
マイクロコントローラの動作を停止させることになろ
う。
【００１６】上記の回路は、本発明が：退避セルのアド
レシングの際に第１の信号を発生させる段階と、退避セ
ルへのアクセスを含む命令の場合に第２の信号を発生さ
せる段階と、第２の信号が存在しない状態で第１の信号
が存在する場合に警告信号を発生させるという段階とを
含む方法をもいかにして意図するかを示すものである。
警告信号が存在する場合にマイクロコントローラの操作
を禁止または停止することを含むさらなる段階を追加す
ることが可能である。
レシングの際に第１の信号を発生させる段階と、退避セ
ルへのアクセスを含む命令の場合に第２の信号を発生さ
せる段階と、第２の信号が存在しない状態で第１の信号
が存在する場合に警告信号を発生させるという段階とを
含む方法をもいかにして意図するかを示すものである。
警告信号が存在する場合にマイクロコントローラの操作
を禁止または停止することを含むさらなる段階を追加す
ることが可能である。
【図１】退避セルへのアクセス異常を検出するための本
発明による回路を含むマイクロコントローラのブロック
図。
発明による回路を含むマイクロコントローラのブロック
図。
１０ マイクロコントローラ １２ 回路 １４ 中央処理ユニット １６ 読み出し専用メモリ １８ ランダムアクセスメモリ ２０ 入力／出力回路 ２２ 伝送回路またはバス ２４ クロック回路 ２８、３２、３４ 検出器 ３０、３６、３８ 導体 ４０ ＮＯＲ論理回路 ４２ ＡＮＤ論理回路 ４４ 出力端子 ４６ 論理回路
Claims (5)
- 【請求項１】 中央処理ユニットと、その一部が退避セ
ル用に確保されている少なくとも１つのランダムアクセ
スメモリと、入力／出力回路と、中央処理ユニットと入
力／出力回路と少なくとも上記メモリとの間の通信バス
と、を備えるマイクロコントローラにおける退避セルへ
のアクセス異常を検出するための回路であって：退避セ
ルへあらゆるアクセスを検出するための第１の手段と、 退避セルへのアクセスを含むあらゆる命令を検出するた
めの第２の手段と、 そのようなアクセスを含む命令の文脈外で退避セルへの
アクセスが検出された場合に警告信号を発生させるため
の第３の手段とを備えることを特徴とする回路。 - 【請求項２】 警告信号が存在する場合にマイクロコン
トローラの動作を禁止するための第４の手段を含む請求
項１に記載の検出回路。 - 【請求項３】 第１の手段が、ランダムアクセスメモリ
ーのアドレシングコードをデコードする回路であってア
ドレシングコードが退避セル内のアドレスに対応する場
合に第１の信号を出力する回路を備え、 第２の手段が、命令コードをデコードする回路であって
命令コードが退避セルへのアクセスを含む命令に対応す
る時に第２の信号を出力する回路を備え、 第３の手段が、第１の信号と第２の信号とを組み合わせ
て第２の信号が存在しない場合に第１の信号が出力され
た時に警告信号を出力する論理回路を備える請求項１ま
たは２に記載の検出回路。 - 【請求項４】 中央情報処理ユニットと、その一部が退
避セル用に確保されてい）少なくとも１つのランダムア
クセスメモリと、情報を入力および出力するための入力
／出力回路と、中央処理ユニットと少なくとも上記メモ
リとの間の通信バスと、を含むマイクロコントローラに
おける退避セルへのアクセス異常を検出するための方法
であって：退避セルのアドレシングの際に第１の信号を
発生させる段階と、 退避セルへのアクセスを含む命令の場合に第２の信号を
発生させる段階と、 第２の信号が存在しない状態で第１の信号が存在する場
合に警告信号を発生させる段階とを含むことを特徴とす
る方法。 - 【請求項５】 警告信号が存在する場合にマイクロコン
トローラの動作を停止する段階を含む請求項４に記載の
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9708444 | 1997-07-03 | ||
| FR9708444A FR2765701B1 (fr) | 1997-07-03 | 1997-07-03 | Circuit de detection d'anomalie d'acces a la pile dans un microcontroleur |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185626A true JPH1185626A (ja) | 1999-03-30 |
Family
ID=9508825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10189184A Withdrawn JPH1185626A (ja) | 1997-07-03 | 1998-07-03 | マイクロコントローラの退避セルへのアクセス異常を検出する回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6067657A (ja) |
| EP (1) | EP0889406B1 (ja) |
| JP (1) | JPH1185626A (ja) |
| DE (1) | DE69800785T2 (ja) |
| FR (1) | FR2765701B1 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06103109A (ja) * | 1992-09-22 | 1994-04-15 | Hitachi Ltd | データプロセッサ、及びこれを用いるデバッグ装置 |
| JPH06140429A (ja) * | 1992-10-26 | 1994-05-20 | Sanyo Electric Co Ltd | 非対称形電界効果型トランジスタの製造方法 |
| WO1996038789A2 (en) * | 1995-06-01 | 1996-12-05 | Hal Computer Systems, Inc. | Programmable instruction trap system and method |
| US5737516A (en) * | 1995-08-30 | 1998-04-07 | Motorola, Inc. | Data processing system for performing a debug function and method therefor |
-
1997
- 1997-07-03 FR FR9708444A patent/FR2765701B1/fr not_active Expired - Fee Related
-
1998
- 1998-06-30 US US09/108,060 patent/US6067657A/en not_active Expired - Fee Related
- 1998-07-03 JP JP10189184A patent/JPH1185626A/ja not_active Withdrawn
- 1998-07-03 EP EP98401673A patent/EP0889406B1/fr not_active Expired - Lifetime
- 1998-07-03 DE DE69800785T patent/DE69800785T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0889406B1 (fr) | 2001-05-16 |
| US6067657A (en) | 2000-05-23 |
| DE69800785D1 (de) | 2001-06-21 |
| FR2765701B1 (fr) | 1999-08-20 |
| DE69800785T2 (de) | 2002-03-07 |
| FR2765701A1 (fr) | 1999-01-08 |
| EP0889406A1 (fr) | 1999-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5535547B2 (ja) | セキュアメモリインターフェース | |
| EP0266836B1 (en) | Data processing system including a watch-dog circuit | |
| KR100377608B1 (ko) | 데이터 처리장치 및 데이터 처리방법 | |
| JPH08124380A (ja) | 半導体メモリ及び半導体メモリアクセス方法 | |
| US20060218432A1 (en) | Method for the recognition and/or correction of memory access error electronic circuit arrangement for carrying out said method | |
| EP0327950A2 (en) | Address modification circuit | |
| JPH1185626A (ja) | マイクロコントローラの退避セルへのアクセス異常を検出する回路 | |
| EP0070184B1 (en) | A method of testing memory | |
| JPH02214156A (ja) | 不揮発性半導体装置 | |
| US5428767A (en) | Data retention circuit | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JPH10172297A (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| JPS623520B2 (ja) | ||
| JPS6329859A (ja) | 記憶保護装置 | |
| JPH0119184B2 (ja) | ||
| JPS6259400B2 (ja) | ||
| JPH0954710A (ja) | Ｉｃカード | |
| JPS6140652A (ja) | メモリの書込み保護方法及び回路 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH0395653A (ja) | データ記憶装置のアドレス誤り検出方法 | |
| JPH039487B2 (ja) | ||
| JPS62109147A (ja) | ランダムアクセスメモリの異常検出方式 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPH0454656A (ja) | 電子機器 | |
| JP2001109501A (ja) | プロセス入出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |