JPH1183938A - 半導体装置用テストボードおよびそれを用いた半導体装置の評価試験方法 - Google Patents
半導体装置用テストボードおよびそれを用いた半導体装置の評価試験方法Info
- Publication number
- JPH1183938A JPH1183938A JP9243152A JP24315297A JPH1183938A JP H1183938 A JPH1183938 A JP H1183938A JP 9243152 A JP9243152 A JP 9243152A JP 24315297 A JP24315297 A JP 24315297A JP H1183938 A JPH1183938 A JP H1183938A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- test
- burn
- board
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 従来の半導体装置１の評価方法では、バーン
イン期間にテスト工程を実行してその効率を高めようと
しても、当該バーンインの直後でないとテスト結果を確
認することができず、結果的には当該バーンイン工程の
直後にそれ専用の評価試験工程を追加する必要があり、
評価試験工程全体の効率アップにはつながらなかった。 【解決手段】 バーンイン基板１５上に、テスト結果用
信号線１４に応じて回転する移動体を設け、当該移動体
の姿勢によりテスト結果の表示を行なうものである。
イン期間にテスト工程を実行してその効率を高めようと
しても、当該バーンインの直後でないとテスト結果を確
認することができず、結果的には当該バーンイン工程の
直後にそれ専用の評価試験工程を追加する必要があり、
評価試験工程全体の効率アップにはつながらなかった。 【解決手段】 バーンイン基板１５上に、テスト結果用
信号線１４に応じて回転する移動体を設け、当該移動体
の姿勢によりテスト結果の表示を行なうものである。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の評価
試験に使用するテストボードおよびそれを用いた評価試
験方法に関し、特に、手間をかけずに効率良く半導体装
置の評価試験を実行することを可能とするための改良に
関するものである。
試験に使用するテストボードおよびそれを用いた評価試
験方法に関し、特に、手間をかけずに効率良く半導体装
置の評価試験を実行することを可能とするための改良に
関するものである。
【０００２】
【従来の技術】図７は、半導体装置を組み立てた後の従
来の評価試験方法のフローを示す流れ図である。図にお
いてＳＴ１はＤＣテストなどの基本的な電気的特性の評
価試験ステップ、ＳＴ２は当該電気的特性評価試験ステ
ップＳＴ１により不良と判断された半導体装置を良品か
ら仕分ける１回目の良否判定ステップ、ＳＴ３は高温環
境を生成するバーンイン炉の中に当該良品であった半導
体装置を格納して初期不良を強制的に発生させるバーン
インステップ、ＳＴ４は当該バーンイン済の半導体装置
に対してＬＳＩテスタなどから所定の信号パターンを入
力して動作確認などを行なう動作確認評価試験ステッ
プ、ＳＴ５は当該動作確認評価試験ステップＳＴ４によ
り不良と判断された半導体装置を良品から仕分ける２回
目の良否判定ステップである。
来の評価試験方法のフローを示す流れ図である。図にお
いてＳＴ１はＤＣテストなどの基本的な電気的特性の評
価試験ステップ、ＳＴ２は当該電気的特性評価試験ステ
ップＳＴ１により不良と判断された半導体装置を良品か
ら仕分ける１回目の良否判定ステップ、ＳＴ３は高温環
境を生成するバーンイン炉の中に当該良品であった半導
体装置を格納して初期不良を強制的に発生させるバーン
インステップ、ＳＴ４は当該バーンイン済の半導体装置
に対してＬＳＩテスタなどから所定の信号パターンを入
力して動作確認などを行なう動作確認評価試験ステッ
プ、ＳＴ５は当該動作確認評価試験ステップＳＴ４によ
り不良と判断された半導体装置を良品から仕分ける２回
目の良否判定ステップである。
【０００３】そして、近年、半導体装置の集積度が飛躍
的に進歩したため特に上記動作確認評価試験ステップの
時間が飛躍的に長期化してしまう傾向にあり、その評価
試験を効率良く行なうことが半導体装置の生産効率など
を決める要因となってきている。
的に進歩したため特に上記動作確認評価試験ステップの
時間が飛躍的に長期化してしまう傾向にあり、その評価
試験を効率良く行なうことが半導体装置の生産効率など
を決める要因となってきている。
【０００４】図８は、このような状況に鑑みて改良され
た従来のバーンインシステムを示す構成図である。図に
おいて、１はそれぞれ評価対象の半導体装置、２はそれ
ぞれ当該複数の半導体装置１が搭載されたバーンインボ
ード（テストボード）、３は当該複数のバーンインボー
ドが格納されて上記複数の半導体装置を過熱するバーン
イン炉、４は当該バーンイン炉３に一体に設けられ、上
記各バーンインボードに対して電力を供給する電源、５
は上記バーンイン炉３の外に設けられ、信号線および上
記各バーンインボードを介して上記各半導体装置に所定
の信号パターンを印加するとともに、そのテスト結果を
保持するＬＳＩテスタである。
た従来のバーンインシステムを示す構成図である。図に
おいて、１はそれぞれ評価対象の半導体装置、２はそれ
ぞれ当該複数の半導体装置１が搭載されたバーンインボ
ード（テストボード）、３は当該複数のバーンインボー
ドが格納されて上記複数の半導体装置を過熱するバーン
イン炉、４は当該バーンイン炉３に一体に設けられ、上
記各バーンインボードに対して電力を供給する電源、５
は上記バーンイン炉３の外に設けられ、信号線および上
記各バーンインボードを介して上記各半導体装置に所定
の信号パターンを印加するとともに、そのテスト結果を
保持するＬＳＩテスタである。
【０００５】そして、このようなバーンインシステムで
は、上記バーンイン炉に格納された複数の半導体装置に
対してバーンインを行いつつ、上記ＬＳＩテスタから各
半導体装置に対して信号を供給することで、所定の動作
確認を行なうことができる。従って、当該バーンインシ
ステムを用いれば、上記図７に示した動作確認評価試験
ステップの一部の試験を上記バーンインステップと同時
に行なうことができ、効率良く半導体装置の評価試験を
実行することが可能となる。
は、上記バーンイン炉に格納された複数の半導体装置に
対してバーンインを行いつつ、上記ＬＳＩテスタから各
半導体装置に対して信号を供給することで、所定の動作
確認を行なうことができる。従って、当該バーンインシ
ステムを用いれば、上記図７に示した動作確認評価試験
ステップの一部の試験を上記バーンインステップと同時
に行なうことができ、効率良く半導体装置の評価試験を
実行することが可能となる。
【０００６】また、特開平１−２７７７７９号公報に
は、上記ＬＳＩテスタの代わりに、それと同等の機能を
各半導体装置の中に組み込むことで、上記バーンインシ
ステムを簡略化し、更にコストダウンや評価工程数の削
減を狙った評価試験方法が開示されている。また、当該
公報では、上記バーンインボードの上に、上記各半導体
装置から出力されるテスト結果が入力されるサイリスタ
と、このサイリスタに点灯制御されるランプとを設け
て、各半導体装置の動作結果を確認できるように構成し
ている。
は、上記ＬＳＩテスタの代わりに、それと同等の機能を
各半導体装置の中に組み込むことで、上記バーンインシ
ステムを簡略化し、更にコストダウンや評価工程数の削
減を狙った評価試験方法が開示されている。また、当該
公報では、上記バーンインボードの上に、上記各半導体
装置から出力されるテスト結果が入力されるサイリスタ
と、このサイリスタに点灯制御されるランプとを設け
て、各半導体装置の動作結果を確認できるように構成し
ている。
【０００７】なお、図９は当該半導体装置の内部構成を
示すブロック図である。図において、６は評価対象であ
る半導体装置本体、７は当該半導体装置本体６に対して
所定の入力パターンを出力するテストパターン発生回
路、８は当該テストパターン発生回路から上記入力パタ
ーンと同時に出力される期待値パターンと上記半導体装
置本体６から出力される出力パターンとを比較する比較
回路、９は当該比較回路８による比較結果を保持する判
定フラグレジスタ、１０は上記テストパターン発生回路
７に対して起動信号などを入力するためのテスト入力端
子、１１は上記判定フラグレジスタ９の内容が出力され
るフラグ出力端子である。
示すブロック図である。図において、６は評価対象であ
る半導体装置本体、７は当該半導体装置本体６に対して
所定の入力パターンを出力するテストパターン発生回
路、８は当該テストパターン発生回路から上記入力パタ
ーンと同時に出力される期待値パターンと上記半導体装
置本体６から出力される出力パターンとを比較する比較
回路、９は当該比較回路８による比較結果を保持する判
定フラグレジスタ、１０は上記テストパターン発生回路
７に対して起動信号などを入力するためのテスト入力端
子、１１は上記判定フラグレジスタ９の内容が出力され
るフラグ出力端子である。
【０００８】次に動作について説明する。上記テスト入
力端子１０から上記テストパターン発生回路７に対して
所定の信号が入力されると、当該テストパターン発生回
路７から入力パターンおよび期待値パターンが出力され
る。そして、この入力パターンに応じて上記半導体装置
本体６から出力パターンが出力されると、上記比較回路
８は当該出力パターンと上記期待値パターンとを比較し
て一致／不一致を判定する。その結果、上記判定フラグ
レジスタ９には判定結果が格納され、この内容が上記フ
ラグ出力端子１１から出力される。そして、このフラグ
出力端子１１から所定の信号が出力されると、上記バー
ンインボード上に設けられたサイリスタ制御のランプが
点灯する。
力端子１０から上記テストパターン発生回路７に対して
所定の信号が入力されると、当該テストパターン発生回
路７から入力パターンおよび期待値パターンが出力され
る。そして、この入力パターンに応じて上記半導体装置
本体６から出力パターンが出力されると、上記比較回路
８は当該出力パターンと上記期待値パターンとを比較し
て一致／不一致を判定する。その結果、上記判定フラグ
レジスタ９には判定結果が格納され、この内容が上記フ
ラグ出力端子１１から出力される。そして、このフラグ
出力端子１１から所定の信号が出力されると、上記バー
ンインボード上に設けられたサイリスタ制御のランプが
点灯する。
【０００９】
【発明が解決しようとする課題】従来のバーンインシス
テムは以上のように構成されているので、上記バーンイ
ンボードがバーンイン炉に格納された状態でないと、テ
スト結果の確認を行なうことができなかった。従って、
当該テスト結果を確認して良品と不良品とを判定するた
めの工程を新たに追加する必要があり、上記評価試験工
程が増加してしまうという問題があった。その結果、手
間（人員）がかかり、しかも、評価試験工程全体として
考えた場合、さほど効率良くはならない。
テムは以上のように構成されているので、上記バーンイ
ンボードがバーンイン炉に格納された状態でないと、テ
スト結果の確認を行なうことができなかった。従って、
当該テスト結果を確認して良品と不良品とを判定するた
めの工程を新たに追加する必要があり、上記評価試験工
程が増加してしまうという問題があった。その結果、手
間（人員）がかかり、しかも、評価試験工程全体として
考えた場合、さほど効率良くはならない。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、手間をかけずに効率良く半導体装
置の評価試験を実行することが可能なテストボードおよ
びそれを用いた評価試験方法を得ることを目的とする。
めになされたもので、手間をかけずに効率良く半導体装
置の評価試験を実行することが可能なテストボードおよ
びそれを用いた評価試験方法を得ることを目的とする。
【００１１】
【課題を解決するための手段】この発明に係る半導体装
置用テストボードは、半導体装置が搭載されると共に、
当該半導体装置に対して信号や電源電圧を供給するため
の配線がなされた基板と、当該基板の上に搭載され、上
記半導体装置のテスト結果を可視状態で保持する表示部
材とを有し、しかも、上記表示部材が、通電により発光
する発光部材と、上記半導体装置から所定のテスト結果
が出力されたら上記発光部材への通電を開始する通電制
御部材と、これら発光部材および通電制御部材に電力を
供給する電力供給部材とを有するものである。
置用テストボードは、半導体装置が搭載されると共に、
当該半導体装置に対して信号や電源電圧を供給するため
の配線がなされた基板と、当該基板の上に搭載され、上
記半導体装置のテスト結果を可視状態で保持する表示部
材とを有し、しかも、上記表示部材が、通電により発光
する発光部材と、上記半導体装置から所定のテスト結果
が出力されたら上記発光部材への通電を開始する通電制
御部材と、これら発光部材および通電制御部材に電力を
供給する電力供給部材とを有するものである。
【００１２】この発明に係る半導体装置用テストボード
は、電力供給部材が基板への給電により充電されるもの
である。
は、電力供給部材が基板への給電により充電されるもの
である。
【００１３】この発明に係る半導体装置用テストボード
は、発光部材に通電を行なう動作確認部材を有するもの
である。
は、発光部材に通電を行なう動作確認部材を有するもの
である。
【００１４】この発明に係る半導体装置用テストボード
は、半導体装置が搭載されると共に、当該半導体装置に
対して信号や電源電圧を供給するための配線がなされた
基板と、当該基板の上に搭載され、上記半導体装置のテ
スト結果を可視状態で保持する表示部材とを有し、しか
も、上記表示部材が、上記基板上に可動可能に配設され
た移動体と、当該移動体に対してその可動方向の一方に
安定するように力を付勢する付勢部材と、当該移動体を
上記可動方向の他方に保持する保持部材と、上記半導体
装置から所定のテスト結果が出力されたら当該保持部材
による表示体の保持を解除する制御部材とを有するもの
である。
は、半導体装置が搭載されると共に、当該半導体装置に
対して信号や電源電圧を供給するための配線がなされた
基板と、当該基板の上に搭載され、上記半導体装置のテ
スト結果を可視状態で保持する表示部材とを有し、しか
も、上記表示部材が、上記基板上に可動可能に配設され
た移動体と、当該移動体に対してその可動方向の一方に
安定するように力を付勢する付勢部材と、当該移動体を
上記可動方向の他方に保持する保持部材と、上記半導体
装置から所定のテスト結果が出力されたら当該保持部材
による表示体の保持を解除する制御部材とを有するもの
である。
【００１５】この発明に係る半導体装置用テストボード
は、表示部材が複数個配設されたものであるとともに、
複数の表示体を可動方向の他方に同時に移動させ保持部
材に保持させる初期設定部材を設けたものである。
は、表示部材が複数個配設されたものであるとともに、
複数の表示体を可動方向の他方に同時に移動させ保持部
材に保持させる初期設定部材を設けたものである。
【００１６】この発明に係る半導体装置の評価試験方法
は、以上の半導体装置用テストボードに半導体装置を搭
載するとともに、当該テストボードをバーンイン炉に格
納して所定のテストを行なうものである。
は、以上の半導体装置用テストボードに半導体装置を搭
載するとともに、当該テストボードをバーンイン炉に格
納して所定のテストを行なうものである。
【００１７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるバ
ーンインシステムを示す構成図である。図において、１
はそれぞれ所定のテストを行なう評価対象の半導体装置
（ＤＵＴ）、２はそれぞれ複数の半導体装置１が搭載さ
れたバーンインボード（テストボード）、３は当該複数
のバーンインボード２が格納されて上記複数の半導体装
置１を過熱するバーンイン炉、４は当該バーンイン炉３
に一体に設けられ、上記各バーンインボード２に対して
電力を供給する電源である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるバ
ーンインシステムを示す構成図である。図において、１
はそれぞれ所定のテストを行なう評価対象の半導体装置
（ＤＵＴ）、２はそれぞれ複数の半導体装置１が搭載さ
れたバーンインボード（テストボード）、３は当該複数
のバーンインボード２が格納されて上記複数の半導体装
置１を過熱するバーンイン炉、４は当該バーンイン炉３
に一体に設けられ、上記各バーンインボード２に対して
電力を供給する電源である。
【００１８】また、上記半導体装置１は、ダイナミック
ＲＡＭを構成する半導体装置本体とともにテストパター
ン発生回路、比較回路および判定フラグレジスタが組み
込まれたものであり、上記比較回路にて１度でも不一致
があれば上記判定フラグレジスタにデータがセットさ
れ、所定のテスト結果が出力されるものである。なお、
このようにテスト回路などを半導体装置自体に組み込
み、テストを簡略化させることを、一般的に組み込み自
己試験（ＢＩＳＴ：Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ−Ｔｅ
ｓｔ）と呼んでいる。
ＲＡＭを構成する半導体装置本体とともにテストパター
ン発生回路、比較回路および判定フラグレジスタが組み
込まれたものであり、上記比較回路にて１度でも不一致
があれば上記判定フラグレジスタにデータがセットさ
れ、所定のテスト結果が出力されるものである。なお、
このようにテスト回路などを半導体装置自体に組み込
み、テストを簡略化させることを、一般的に組み込み自
己試験（ＢＩＳＴ：Ｂｕｉｌｔ−Ｉｎ Ｓｅｌｆ−Ｔｅ
ｓｔ）と呼んでいる。
【００１９】図２はこの発明の実施の形態１によるバー
ンインボードの構成を示すレイアウト図である。図にお
いて、１５は上記半導体装置１が搭載されると共に、当
該半導体装置１に対して信号や電源電圧を供給するため
の配線がなされた基板、１３はそれぞれ上記電源４から
の電圧などが入力される入力端子、１２はそれぞれ各半
導体装置１のテスト結果を可視状態で保持する表示部
材、１４は上記各半導体装置１から上記表示部材１２へ
テスト結果を出力するテスト結果用信号線である。
ンインボードの構成を示すレイアウト図である。図にお
いて、１５は上記半導体装置１が搭載されると共に、当
該半導体装置１に対して信号や電源電圧を供給するため
の配線がなされた基板、１３はそれぞれ上記電源４から
の電圧などが入力される入力端子、１２はそれぞれ各半
導体装置１のテスト結果を可視状態で保持する表示部
材、１４は上記各半導体装置１から上記表示部材１２へ
テスト結果を出力するテスト結果用信号線である。
【００２０】図３はこの発明の実施の形態１による上記
表示部材１２の構成を示す正面図である。図において、
１６は上記基板１５上に回動可能に配設された移動体で
あり、１７は当該移動体１６に対してその回動方向の一
方に安定するように力を付勢するバネ（付勢部材）、１
８は上記移動体１６と係合できるように回転可能に配設
された金属性の係合アーム（保持部材）、１９は当該係
合アーム１８を上記移動体１６に押しつける方向に力を
付勢する保持用バネ（保持部材）、２０は上記テスト結
果用信号線１４に接続され、当該信号線に流れる電流に
より磁気力を発生して上記金属性の係合アーム１８を持
ち上げるコイル（制御部材）である。
表示部材１２の構成を示す正面図である。図において、
１６は上記基板１５上に回動可能に配設された移動体で
あり、１７は当該移動体１６に対してその回動方向の一
方に安定するように力を付勢するバネ（付勢部材）、１
８は上記移動体１６と係合できるように回転可能に配設
された金属性の係合アーム（保持部材）、１９は当該係
合アーム１８を上記移動体１６に押しつける方向に力を
付勢する保持用バネ（保持部材）、２０は上記テスト結
果用信号線１４に接続され、当該信号線に流れる電流に
より磁気力を発生して上記金属性の係合アーム１８を持
ち上げるコイル（制御部材）である。
【００２１】そして、この実施の形態１では、従来では
動作確認評価試験ステップにて評価試験を行なっていた
テストのうち、テスト時間が長いもの、例えば、テスト
周期を製品スペックの最大値にセットした状態で、メモ
リに書き込みを行なった後読み出しを行ない、その読み
出し結果に基づいて動作評価を行なうテスト（一般的に
ロングサイクルテストと呼ばれている）を上記ＢＩＳＴ
回路にて実行させつつ、半導体装置１に搭載されたバー
ンインボード２をバーンイン炉３に格納して半導体装置
１に対してバーンインを行なった。
動作確認評価試験ステップにて評価試験を行なっていた
テストのうち、テスト時間が長いもの、例えば、テスト
周期を製品スペックの最大値にセットした状態で、メモ
リに書き込みを行なった後読み出しを行ない、その読み
出し結果に基づいて動作評価を行なうテスト（一般的に
ロングサイクルテストと呼ばれている）を上記ＢＩＳＴ
回路にて実行させつつ、半導体装置１に搭載されたバー
ンインボード２をバーンイン炉３に格納して半導体装置
１に対してバーンインを行なった。
【００２２】その結果、上記動作確認評価試験期間を従
来よりも３〜５割程度短縮化することができた。また、
不良品であった半導体装置１を上記移動体１６の状態に
基づいてバーンインの後（例えば上記動作確認評価試験
後）に判断することができ、当該バーンインの後に良品
不良品の判別工程を追加する必要はなかった。従って、
評価試験期間全体としてもかなりの時間を削減すること
ができた。
来よりも３〜５割程度短縮化することができた。また、
不良品であった半導体装置１を上記移動体１６の状態に
基づいてバーンインの後（例えば上記動作確認評価試験
後）に判断することができ、当該バーンインの後に良品
不良品の判別工程を追加する必要はなかった。従って、
評価試験期間全体としてもかなりの時間を削減すること
ができた。
【００２３】また、ＢＩＳＴ方式と上記バーンインボー
ドとを組み合わせてバーンイン時のテストを実行したた
め、当該工程にＬＳＩテスタを使用する必要がなく、コ
ストダウンを図ることができた。
ドとを組み合わせてバーンイン時のテストを実行したた
め、当該工程にＬＳＩテスタを使用する必要がなく、コ
ストダウンを図ることができた。
【００２４】以上のように、この実施の形態１によれ
ば、このバーンインボード２を用いてバーンインと所定
のテストとを同時に実行することができ、しかも、バー
ンイン炉３から抜き出した後にもそのテスト結果を当該
バーンインボート２が保持しているので、後から当該テ
スト結果に基づく良否判定を行なうことができる。従っ
て、バーンインと所定のテストとを同時に実行しても、
その後工程が増加しないようにすることができるので、
手間（人員）がかからず、しかも、評価試験工程全体と
して考えた場合の効率を格段に向上させることができ
る。
ば、このバーンインボード２を用いてバーンインと所定
のテストとを同時に実行することができ、しかも、バー
ンイン炉３から抜き出した後にもそのテスト結果を当該
バーンインボート２が保持しているので、後から当該テ
スト結果に基づく良否判定を行なうことができる。従っ
て、バーンインと所定のテストとを同時に実行しても、
その後工程が増加しないようにすることができるので、
手間（人員）がかからず、しかも、評価試験工程全体と
して考えた場合の効率を格段に向上させることができ
る。
【００２５】実施の形態２．図４はこの発明の実施の形
態２によるバーンインボード２の初期化機構を示す構成
図である。図において、２１はそれぞれ移動体１６と一
体に形成されて、当該移動体１６とともに回転する従動
アーム（初期設定部材）、２２は基板１５上に回転可能
に配設された初期化アーム（初期設定部材）、２３はそ
れぞれ当該初期化アーム２２の一端と上記各従動アーム
２１とを接続するワイヤー（初期設定部材）であり、初
期化アーム２２の回転動作に従って上記従動アーム２１
が従動回転するように構成されている。これ以外の構成
は実施の形態１と同様であるので、同一の符号を付して
説明を省略する。
態２によるバーンインボード２の初期化機構を示す構成
図である。図において、２１はそれぞれ移動体１６と一
体に形成されて、当該移動体１６とともに回転する従動
アーム（初期設定部材）、２２は基板１５上に回転可能
に配設された初期化アーム（初期設定部材）、２３はそ
れぞれ当該初期化アーム２２の一端と上記各従動アーム
２１とを接続するワイヤー（初期設定部材）であり、初
期化アーム２２の回転動作に従って上記従動アーム２１
が従動回転するように構成されている。これ以外の構成
は実施の形態１と同様であるので、同一の符号を付して
説明を省略する。
【００２６】次に動作について説明する。上記初期化ア
ーム２２の他端を回転させると、上記各従動アーム２１
は当該回転に従って上記ワイヤー２３によって引っ張ら
れ、当該従動アーム２１の回転に伴って上記各移動体１
６は回転する。そして、全ての移動体１６が係合アーム
１８と係合した状態で当該回転を停止する。このように
して基板１５上の全ての移動体１６を上記初期化アーム
２２の回転のみで初期設定することができる。以降の動
作については実施の形態１と同一なので説明を省略す
る。
ーム２２の他端を回転させると、上記各従動アーム２１
は当該回転に従って上記ワイヤー２３によって引っ張ら
れ、当該従動アーム２１の回転に伴って上記各移動体１
６は回転する。そして、全ての移動体１６が係合アーム
１８と係合した状態で当該回転を停止する。このように
して基板１５上の全ての移動体１６を上記初期化アーム
２２の回転のみで初期設定することができる。以降の動
作については実施の形態１と同一なので説明を省略す
る。
【００２７】以上のように、この実施の形態２によれ
ば、上記初期化アーム２２により同一基板１５上の全て
の移動体１６を同時に回転移動させて係合アーム１８と
係合させるようにしたので、実施の形態１と同様の作用
効果を奏するとともに、実施の形態１のように１つ１つ
の移動体１６を初期設定していく場合に比べて、人為的
な初期設定作業ミスなどを無くすことができ、しかも、
効率よく初期設定作業を行なうことができる。
ば、上記初期化アーム２２により同一基板１５上の全て
の移動体１６を同時に回転移動させて係合アーム１８と
係合させるようにしたので、実施の形態１と同様の作用
効果を奏するとともに、実施の形態１のように１つ１つ
の移動体１６を初期設定していく場合に比べて、人為的
な初期設定作業ミスなどを無くすことができ、しかも、
効率よく初期設定作業を行なうことができる。
【００２８】実施の形態３．図５はこの発明の実施の形
態３によるバーンインボードの構成を示すレイアウト図
である。図において、２４はそれぞれ通電により発光す
るＬＥＤ発光素子を有し、上記半導体装置１からテスト
結果用信号線１４を介して所定のテスト結果が入力され
たら上記ＬＥＤ発光素子に通電し続けるＬＥＤユニット
（発光部材，通電制御部材）であり、２５は基板１５上
に配設されて当該各ＬＥＤユニット２４および上記各半
導体装置１に対して給電する電池（電力供給部材）であ
る。また、当該電池２５は入力端子１３に接続され、当
該入力端子１３に電源が接続されている間に充電される
ように構成されている。これ以外の構成は実施の形態１
と同様であるので、同一の符号を付して説明を省略す
る。
態３によるバーンインボードの構成を示すレイアウト図
である。図において、２４はそれぞれ通電により発光す
るＬＥＤ発光素子を有し、上記半導体装置１からテスト
結果用信号線１４を介して所定のテスト結果が入力され
たら上記ＬＥＤ発光素子に通電し続けるＬＥＤユニット
（発光部材，通電制御部材）であり、２５は基板１５上
に配設されて当該各ＬＥＤユニット２４および上記各半
導体装置１に対して給電する電池（電力供給部材）であ
る。また、当該電池２５は入力端子１３に接続され、当
該入力端子１３に電源が接続されている間に充電される
ように構成されている。これ以外の構成は実施の形態１
と同様であるので、同一の符号を付して説明を省略す
る。
【００２９】次に動作について説明する。まず、半導体
装置１が搭載されたバーンインボード２をバーンイン炉
の中に格納する。これにより電源と入力端子１３とが接
続され、上記電池２５に対する充電が開始される。この
状態で実施の形態１と同様のテストを行なう。その結
果、半導体装置１に異常が検出されたら上記ＬＥＤ発光
素子に通電がなされて点灯が開始される。また、バーン
イン後に当該バーンインボード２をバーンイン炉から抜
いた後でも当該ＬＥＤ発光素子は電池２５により電力供
給を受けて点灯状態を維持する。
装置１が搭載されたバーンインボード２をバーンイン炉
の中に格納する。これにより電源と入力端子１３とが接
続され、上記電池２５に対する充電が開始される。この
状態で実施の形態１と同様のテストを行なう。その結
果、半導体装置１に異常が検出されたら上記ＬＥＤ発光
素子に通電がなされて点灯が開始される。また、バーン
イン後に当該バーンインボード２をバーンイン炉から抜
いた後でも当該ＬＥＤ発光素子は電池２５により電力供
給を受けて点灯状態を維持する。
【００３０】以上のように、この実施の形態３では、実
施の形態１と同様の作用効果を奏する。また、バーンイ
ン期間の間に電池２５を充電することができるので、そ
の充電のための新たな作業を増やす必要が無く、更に効
率よくなる。
施の形態１と同様の作用効果を奏する。また、バーンイ
ン期間の間に電池２５を充電することができるので、そ
の充電のための新たな作業を増やす必要が無く、更に効
率よくなる。
【００３１】実施の形態４．図６はこの発明の実施の形
態４によるバーンインボード２の構成を示すレイアウト
図である。図において、２６は入力端子１３と電池２５
との間の給電線に接続されるとともに、各ＬＥＤ発光素
子に対して通電を行なうＬＥＤ確認回路（動作確認部
材）である。これ以外の構成は実施の形態１と同様であ
るので、同一の符号を付して説明を省略する。
態４によるバーンインボード２の構成を示すレイアウト
図である。図において、２６は入力端子１３と電池２５
との間の給電線に接続されるとともに、各ＬＥＤ発光素
子に対して通電を行なうＬＥＤ確認回路（動作確認部
材）である。これ以外の構成は実施の形態１と同様であ
るので、同一の符号を付して説明を省略する。
【００３２】次に動作について説明する。まず、当該Ｌ
ＥＤ確認回路２６を動作させて各ＬＥＤ発光素子に対し
て通電を行ない、不良ＬＥＤ発光素子が無いかどうか動
作確認を行なう。次に、全てのＬＥＤ発光素子が良好に
動作している場合、当該基板１５上に半導体装置１を搭
載して実施の形態３と同様にバーンインとテストを行な
う。
ＥＤ確認回路２６を動作させて各ＬＥＤ発光素子に対し
て通電を行ない、不良ＬＥＤ発光素子が無いかどうか動
作確認を行なう。次に、全てのＬＥＤ発光素子が良好に
動作している場合、当該基板１５上に半導体装置１を搭
載して実施の形態３と同様にバーンインとテストを行な
う。
【００３３】以上のように、この実施の形態４では、実
施の形態３と同様の作用効果を奏する。また、バーンイ
ン前にＬＥＤ発光素子の動作確認を行なうことができる
ので、当該ＬＥＤ発光素子が壊れていたとしても事前に
故障を把握することができ、半導体装置１の良否を正確
に判定することができる。従って、当該ＬＥＤ発光素子
などの半導体素子がバーンイン時の加熱により早期に故
障することがあったとしても、それにより半導体装置１
自体の動作を誤って判断してしまうことはない。
施の形態３と同様の作用効果を奏する。また、バーンイ
ン前にＬＥＤ発光素子の動作確認を行なうことができる
ので、当該ＬＥＤ発光素子が壊れていたとしても事前に
故障を把握することができ、半導体装置１の良否を正確
に判定することができる。従って、当該ＬＥＤ発光素子
などの半導体素子がバーンイン時の加熱により早期に故
障することがあったとしても、それにより半導体装置１
自体の動作を誤って判断してしまうことはない。
【００３４】
【発明の効果】以上のように、この発明によれば、テス
トボード上に設けられた表示部材が、通電により発光す
る発光部材と、上記半導体装置から所定のテスト結果が
出力されたら上記発光部材への通電を開始する通電制御
部材と、これら発光部材および通電制御部材に電力を供
給する電力供給部材とを有するので、当該テストボード
に対する電力供給を停止しても上記テスト結果を表示し
続けることができる。
トボード上に設けられた表示部材が、通電により発光す
る発光部材と、上記半導体装置から所定のテスト結果が
出力されたら上記発光部材への通電を開始する通電制御
部材と、これら発光部材および通電制御部材に電力を供
給する電力供給部材とを有するので、当該テストボード
に対する電力供給を停止しても上記テスト結果を表示し
続けることができる。
【００３５】従って、このテストボードを用いてバーン
インと所定のテストとを同時に実行したとしても、当該
テストボードをバーンイン炉から抜き出した後に上記テ
スト結果に基づく良否判定工程を実施することができ、
例えば上記２回目の良否判定ステップなどにおいて他の
試験結果とともに良否判定を行なうことができる。つま
り、バーンインと所定のテストとを同時に実行しても、
その後工程の増加を抑制することができるので、手間
（人員）がかからず、しかも、評価試験工程全体として
考えた場合の効率を格段に向上させることができる。
インと所定のテストとを同時に実行したとしても、当該
テストボードをバーンイン炉から抜き出した後に上記テ
スト結果に基づく良否判定工程を実施することができ、
例えば上記２回目の良否判定ステップなどにおいて他の
試験結果とともに良否判定を行なうことができる。つま
り、バーンインと所定のテストとを同時に実行しても、
その後工程の増加を抑制することができるので、手間
（人員）がかからず、しかも、評価試験工程全体として
考えた場合の効率を格段に向上させることができる。
【００３６】そして、上記電力供給部材を上記基板への
給電により充電されるように構成すれば、当該電力供給
部材を上記バーンイン炉の電源で充電することができる
ので、充電のための新たな工程を設ける必要もなく、更
に効率よくなる。
給電により充電されるように構成すれば、当該電力供給
部材を上記バーンイン炉の電源で充電することができる
ので、充電のための新たな工程を設ける必要もなく、更
に効率よくなる。
【００３７】また、上記発光部材に通電を行なう動作確
認部材を設ければ、当該発光部材が壊れていたとして
も、その動作確認により事前に故障を把握することがで
き、半導体装置の良否判定を正確にすることができる。
認部材を設ければ、当該発光部材が壊れていたとして
も、その動作確認により事前に故障を把握することがで
き、半導体装置の良否判定を正確にすることができる。
【００３８】ところで、上記発光部材としては発光ダイ
オードなどが好適に使用でき、また、上記通電制御部材
としてはトランジスタなどが好適に使用できるものと考
えられるが、これらも半導体素子であるので上記バーン
イン炉による過熱により故障を発生し易く、その寿命が
短く、コストアップなどの要因となり得る。
オードなどが好適に使用でき、また、上記通電制御部材
としてはトランジスタなどが好適に使用できるものと考
えられるが、これらも半導体素子であるので上記バーン
イン炉による過熱により故障を発生し易く、その寿命が
短く、コストアップなどの要因となり得る。
【００３９】従って、このような問題を回避するために
は、上記発光部材や通電制御部材に換えて、上記基板上
に可動可能に配設された移動体と、当該移動体に対して
その可動方向の一方に安定するように力を付勢する付勢
部材と、当該移動体を上記可動方向の他方に保持する保
持部材と、上記半導体装置から所定のテスト結果が出力
されたら当該保持部材による上記表示体の保持を解除す
る制御部材とで上記表示部材を構成するとよい。このよ
うな単純な機械的に状態を変化する表示部材であれば、
過熱などにより故障することはまず無い。
は、上記発光部材や通電制御部材に換えて、上記基板上
に可動可能に配設された移動体と、当該移動体に対して
その可動方向の一方に安定するように力を付勢する付勢
部材と、当該移動体を上記可動方向の他方に保持する保
持部材と、上記半導体装置から所定のテスト結果が出力
されたら当該保持部材による上記表示体の保持を解除す
る制御部材とで上記表示部材を構成するとよい。このよ
うな単純な機械的に状態を変化する表示部材であれば、
過熱などにより故障することはまず無い。
【００４０】そして更に、複数の表示部材が配設された
テストボードであれば、上記複数の表示体を可動方向の
他方に同時に移動させて保持部材に保持させる初期設定
部材を設けるとよい。これにより、人為的な初期設定作
業ミスなどを無くすことができ、しかも、効率よく初期
設定作業を行なうことができる。
テストボードであれば、上記複数の表示体を可動方向の
他方に同時に移動させて保持部材に保持させる初期設定
部材を設けるとよい。これにより、人為的な初期設定作
業ミスなどを無くすことができ、しかも、効率よく初期
設定作業を行なうことができる。
【図１】 この発明の実施の形態１によるバーンインシ
ステムを示す構成図である。
ステムを示す構成図である。
【図２】 この発明の実施の形態１によるバーンインボ
ードの構成を示すレイアウト図である。
ードの構成を示すレイアウト図である。
【図３】 この発明の実施の形態１による表示部材の構
成を示す正面図である。
成を示す正面図である。
【図４】 この発明の実施の形態２によるバーンインボ
ードの初期化機構を示す構成図である。
ードの初期化機構を示す構成図である。
【図５】 この発明の実施の形態３によるバーンインボ
ードの構成を示すレイアウト図である。
ードの構成を示すレイアウト図である。
【図６】 この発明の実施の形態４によるバーンインボ
ードの構成を示すレイアウト図である。
ードの構成を示すレイアウト図である。
【図７】 従来の評価試験方法のフローを示す流れ図で
ある。
ある。
【図８】 従来のバーンインシステムを示す構成図であ
る。
る。
【図９】 テスト回路を有する半導体装置の内部構成を
示すブロック図である。
示すブロック図である。
【符号の説明】 １ 半導体装置、１５ 基板、１６ 移動体、１７ バ
ネ（付勢部材）、１８係合アーム（保持部材）、１９
保持用バネ（保持部材）、２０ コイル（制御部材）、
２１ 従動アーム（初期設定部材）、２２ 初期化アー
ム（初期設定部材）、２３ ワイヤー（初期設定部
材）、２４ ＬＥＤユニット（発光部材，通電制御部
材）、２５ 電池（電力供給部材）、２６ ＬＥＤ確認
回路（動作確認部材）。
ネ（付勢部材）、１８係合アーム（保持部材）、１９
保持用バネ（保持部材）、２０ コイル（制御部材）、
２１ 従動アーム（初期設定部材）、２２ 初期化アー
ム（初期設定部材）、２３ ワイヤー（初期設定部
材）、２４ ＬＥＤユニット（発光部材，通電制御部
材）、２５ 電池（電力供給部材）、２６ ＬＥＤ確認
回路（動作確認部材）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 剛 長崎県諫早市貝津町1830番地25 イサハヤ 電子株式会社内 (72)発明者 山下 武一 長崎県諫早市貝津町1830番地25 イサハヤ 電子株式会社内 (72)発明者 中島 三智雄 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 北口 亨 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 都木 秀樹 兵庫県伊丹市中央３丁目１番17号 三菱電 機セミコンダクタソフトウエア株式会社内
Claims (6)
- 【請求項１】 半導体装置が搭載されると共に、当該半
導体装置に対して信号や電源電圧を供給するための配線
がなされた基板と、当該基板の上に搭載され、上記半導
体装置のテスト結果を可視状態で保持する表示部材とを
有する半導体装置用テストボードにおいて、 上記表示部材は、通電により発光する発光部材と、上記
半導体装置から所定のテスト結果が出力されたら上記発
光部材への通電を開始する通電制御部材と、これら発光
部材および通電制御部材に電力を供給する電力供給部材
とを有することを特徴とする半導体装置用テストボー
ド。 - 【請求項２】 電力供給部材は基板への給電により充電
されることを特徴とする請求項１記載の半導体装置用テ
ストボード。 - 【請求項３】 発光部材に通電を行なう動作確認部材を
有することを特徴とする請求項１または請求項２記載の
半導体装置用テストボード。 - 【請求項４】 半導体装置が搭載されると共に、当該半
導体装置に対して信号や電源電圧を供給するための配線
がなされた基板と、当該基板の上に搭載され、上記半導
体装置のテスト結果を可視状態で保持する表示部材とを
有する半導体装置用テストボードにおいて、 上記表示部材は、上記基板上に可動可能に配設された移
動体と、当該移動体に対してその可動方向の一方に安定
するように力を付勢する付勢部材と、当該移動体を上記
可動方向の他方に保持する保持部材と、上記半導体装置
から所定のテスト結果が出力されたら当該保持部材によ
る表示体の保持を解除する制御部材とを有することを特
徴とする半導体装置用テストボード。 - 【請求項５】 複数の表示部材が配設されたものである
とともに、複数の表示体を可動方向の他方に同時に移動
させ保持部材に保持させる初期設定部材を設けたことを
特徴とする請求項４記載の半導体装置用テストボード。 - 【請求項６】 請求項１または請求項４記載の半導体装
置用テストボードに半導体装置を搭載し、当該テストボ
ードをバーンイン炉に格納して所定のテストを行なうこ
とを特徴とする半導体装置の評価試験方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9243152A JPH1183938A (ja) | 1997-09-08 | 1997-09-08 | 半導体装置用テストボードおよびそれを用いた半導体装置の評価試験方法 |
| US09/018,445 US6114866A (en) | 1997-09-08 | 1998-02-04 | Semiconductor device test board and method for evaluating semiconductor devices |
| TW087101878A TW392268B (en) | 1997-09-08 | 1998-02-11 | Test board for semiconductor device and evaluation and test method for semiconductor device using it |
| DE19819253A DE19819253C2 (de) | 1997-09-08 | 1998-04-29 | Testplatine für Halbleitervorrichtungen sowie Testverfahren zur Bewertung von Halbleitervorrichtungen unter Verwendung derselben |
| KR1019980016456A KR100328204B1 (ko) | 1997-09-08 | 1998-05-08 | 반도체장치용테스트보드및그것을이용한반도체장치의평가시험방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9243152A JPH1183938A (ja) | 1997-09-08 | 1997-09-08 | 半導体装置用テストボードおよびそれを用いた半導体装置の評価試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1183938A true JPH1183938A (ja) | 1999-03-26 |
Family
ID=17099582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9243152A Pending JPH1183938A (ja) | 1997-09-08 | 1997-09-08 | 半導体装置用テストボードおよびそれを用いた半導体装置の評価試験方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6114866A (ja) |
| JP (1) | JPH1183938A (ja) |
| KR (1) | KR100328204B1 (ja) |
| DE (1) | DE19819253C2 (ja) |
| TW (1) | TW392268B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518575A (ja) * | 2004-10-27 | 2008-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 現場保守のためのバッテリ・バックアップ式サービス・インジケータ援助機能 |
| JP2013057581A (ja) * | 2011-09-08 | 2013-03-28 | Mitsubishi Electric Corp | 評価基板 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4274672B2 (ja) * | 2000-03-30 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体装置 |
| WO2001092902A1 (en) * | 2000-05-29 | 2001-12-06 | Koninklijke Philips Electronics N.V. | Data carrier module having indication means for indicating the result of a test operation |
| US6717430B2 (en) * | 2002-02-13 | 2004-04-06 | Motorola, Inc. | Integrated circuit testing with a visual indicator |
| TW525255B (en) * | 2002-02-22 | 2003-03-21 | Winbond Electronics Corp | Hand tester of testing machine platen and testing method |
| US7248988B2 (en) * | 2004-03-01 | 2007-07-24 | Transmeta Corporation | System and method for reducing temperature variation during burn in |
| US6897671B1 (en) * | 2004-03-01 | 2005-05-24 | Transmeta Corporation | System and method for reducing heat dissipation during burn-in |
| US6900650B1 (en) * | 2004-03-01 | 2005-05-31 | Transmeta Corporation | System and method for controlling temperature during burn-in |
| US7321312B1 (en) * | 2004-06-08 | 2008-01-22 | Sun Microsystems, Inc. | Non-volatile fault indication |
| US20060290366A1 (en) * | 2005-06-28 | 2006-12-28 | Intel Corporation | Monitoring multiple electronic devices under test |
| US20080265905A1 (en) * | 2007-04-27 | 2008-10-30 | Dell Products L.P. | System and method for detection of environmentally-induced damage of conductive elements in a circuit board |
| US20080302783A1 (en) * | 2007-06-08 | 2008-12-11 | Anthony Yeh Chiing Wong | Actively controlled embedded burn-in board thermal heaters |
| GB2527097A (en) | 2014-06-11 | 2015-12-16 | Xyratex Tech Ltd | Apparatus for non-volatile indication of a fault on a data storage system |
| US9826657B2 (en) | 2015-12-02 | 2017-11-21 | Seagate Technology Llc | Storage enclosure carrier which supports multiple storage devices |
| US9940235B2 (en) | 2016-06-29 | 2018-04-10 | Oracle International Corporation | Method and system for valid memory module configuration and verification |
| KR102262855B1 (ko) * | 2019-05-02 | 2021-06-09 | 주식회사 네오셈 | 연배열 인쇄 회로 기판 및 이의 테스트 이송 로봇 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4900948A (en) * | 1988-03-16 | 1990-02-13 | Micro Control Company | Apparatus providing signals for burn-in of integrated circuits |
| JPH01277779A (ja) * | 1988-04-28 | 1989-11-08 | Nec Corp | Ｌｓｉテスト方法 |
| US5673028A (en) * | 1993-01-07 | 1997-09-30 | Levy; Henry A. | Electronic component failure indicator |
| US5798653A (en) * | 1995-04-20 | 1998-08-25 | Sun Microsystems, Inc. | Burn-in system for reliable integrated circuit manufacturing |
-
1997
- 1997-09-08 JP JP9243152A patent/JPH1183938A/ja active Pending
-
1998
- 1998-02-04 US US09/018,445 patent/US6114866A/en not_active Expired - Fee Related
- 1998-02-11 TW TW087101878A patent/TW392268B/zh active
- 1998-04-29 DE DE19819253A patent/DE19819253C2/de not_active Expired - Fee Related
- 1998-05-08 KR KR1019980016456A patent/KR100328204B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518575A (ja) * | 2004-10-27 | 2008-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 現場保守のためのバッテリ・バックアップ式サービス・インジケータ援助機能 |
| JP2013057581A (ja) * | 2011-09-08 | 2013-03-28 | Mitsubishi Electric Corp | 評価基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19819253C2 (de) | 2002-01-31 |
| TW392268B (en) | 2000-06-01 |
| KR19990029189A (ko) | 1999-04-26 |
| DE19819253A1 (de) | 1999-03-18 |
| KR100328204B1 (ko) | 2002-04-17 |
| US6114866A (en) | 2000-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1183938A (ja) | 半導体装置用テストボードおよびそれを用いた半導体装置の評価試験方法 | |
| US7478280B2 (en) | Test system for integrated circuits | |
| US7714599B2 (en) | Integrated circuit burn-in test system and associated methods | |
| US6574763B1 (en) | Method and apparatus for semiconductor integrated circuit testing and burn-in | |
| US8122304B2 (en) | JTAG controlled self-repair after packaging | |
| US7606679B1 (en) | Diagnostic and maintenance systems and methods for LED power management integrated circuits | |
| JP2001216040A (ja) | 基準電圧の調整装置 | |
| JP2009200266A (ja) | ウエハ及びその温度試験方法 | |
| TWI377359B (en) | Testing system for circuit board with light-emitting element and testing method thereof | |
| US6750672B2 (en) | Semiconductor inspecting system for inspecting a semiconductor integrated circuit device, and semiconductor inspecting method using the same | |
| JP4748181B2 (ja) | 半導体装置の試験装置および試験方法 | |
| US6352868B1 (en) | Method and apparatus for wafer level burn-in | |
| US6708302B1 (en) | Semiconductor module | |
| EP0805459A1 (en) | Method and apparatus for testing DRAM memory units | |
| JP5351151B2 (ja) | 試験システム | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JP3071768B2 (ja) | リレー診断装置および診断方法 | |
| US5440230A (en) | Combinatorial signature for component identification | |
| US12028949B2 (en) | LED array driver with channel to channel and channel to ground external pin short detection | |
| JP2004257921A (ja) | 半導体装置の検査装置および半導体装置の検査方法 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JP2003007087A (ja) | メモリのテスト方法、テスト装置及びテスト用メモリモジュール | |
| JP2906417B2 (ja) | マイクロコンピュータの試験方式 | |
| CN113533927A (zh) | 芯片测试电路及其测试方法 | |
| JP3016755B2 (ja) | 検査基板に装着される集積回路素子の任意選択が可能な検査システム |