JPH1174743A - 高周波増幅器 - Google Patents
高周波増幅器Info
- Publication number
- JPH1174743A JPH1174743A JP23244797A JP23244797A JPH1174743A JP H1174743 A JPH1174743 A JP H1174743A JP 23244797 A JP23244797 A JP 23244797A JP 23244797 A JP23244797 A JP 23244797A JP H1174743 A JPH1174743 A JP H1174743A
- Authority
- JP
- Japan
- Prior art keywords
- transfer gate
- transistor
- drain
- frequency
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】低周波歪み信号による利得可変回路への影響を
防止できるようにし、隣接チャネル漏洩電力の少ない可
変利得型の高周波増幅器の実現を図る。 【解決手段】ソース接地増幅回路を構成するソース接地
ＭＥＳＦＥＴ（Ｑ２）のドレインとゲートとの間には、
直流遮断用の第１の容量素子Ｃ１と、トランスファーゲ
ートＭＥＳＦＥＴ（Ｑ１）と、直流遮断用の第２の容量
素子（Ｃ２）とがこの順序で直列接続されている。さら
に、トランスファーゲートＭＥＳＦＥＴ（Ｑ１）と第２
の容量素子（Ｃ２）との接続点と電源端子Ｖｄｄとの間
には、高抵抗（Ｒ１）が接続されている。この高抵抗
（Ｒ１）と第２の容量素子（Ｃ２）とによりハイパスフ
ィルタが構成される。このハイパスフィルタにより、低
周波歪み信号はトランスファゲートＭＥＳＦＥＴ（Ｑ
１）のソースあるいはドレインにほとんど印加されなく
なる。
防止できるようにし、隣接チャネル漏洩電力の少ない可
変利得型の高周波増幅器の実現を図る。 【解決手段】ソース接地増幅回路を構成するソース接地
ＭＥＳＦＥＴ（Ｑ２）のドレインとゲートとの間には、
直流遮断用の第１の容量素子Ｃ１と、トランスファーゲ
ートＭＥＳＦＥＴ（Ｑ１）と、直流遮断用の第２の容量
素子（Ｃ２）とがこの順序で直列接続されている。さら
に、トランスファーゲートＭＥＳＦＥＴ（Ｑ１）と第２
の容量素子（Ｃ２）との接続点と電源端子Ｖｄｄとの間
には、高抵抗（Ｒ１）が接続されている。この高抵抗
（Ｒ１）と第２の容量素子（Ｃ２）とによりハイパスフ
ィルタが構成される。このハイパスフィルタにより、低
周波歪み信号はトランスファゲートＭＥＳＦＥＴ（Ｑ
１）のソースあるいはドレインにほとんど印加されなく
なる。
Description
【０００１】
【発明の属する技術分野】本発明は高周波増幅器に関
し、特に制御信号により利得を可変し得る高周波増幅器
に関する。
し、特に制御信号により利得を可変し得る高周波増幅器
に関する。
【０００２】
【従来の技術】１ＧＨｚ以上の高周波信号の増幅を行う
従来の高周波増幅器について、パーソナルハンディホン
システム（ＰＨＳ）の端末に用いられる送信用増幅器を
例にとってその構成を説明する。このような高周波増幅
器では、通常ＧａＡｓ ＭＥＳＦＥＴによるソース接地
増幅回路が用いられる。１段当たりの電力利得は１０ｄ
Ｂ程度であり、増幅段を２段から４段とすることによ
り、２０ｄＢから４０ｄＢ程度の電力利得を持たせるこ
とができる。このような高周波増幅器はＭＭＩＣ（Ｍｏ
ｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒ
ａｔｅｄ Ｃｉｒｃｕｉｔ）として広く市販されてい
る。
従来の高周波増幅器について、パーソナルハンディホン
システム（ＰＨＳ）の端末に用いられる送信用増幅器を
例にとってその構成を説明する。このような高周波増幅
器では、通常ＧａＡｓ ＭＥＳＦＥＴによるソース接地
増幅回路が用いられる。１段当たりの電力利得は１０ｄ
Ｂ程度であり、増幅段を２段から４段とすることによ
り、２０ｄＢから４０ｄＢ程度の電力利得を持たせるこ
とができる。このような高周波増幅器はＭＭＩＣ（Ｍｏ
ｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒ
ａｔｅｄ Ｃｉｒｃｕｉｔ）として広く市販されてい
る。
【０００３】増幅器の付加機能の一つとして、利得可変
機能がある。これは、高周波増幅器の入力電力レベルが
変動した際、出力電力を一定（例えば２１ｄＢｍ）に保
つために利得を調節するために設けられるものである。
利得可変幅（例えば１０ｄＢ程度）の全域にわたって、
隣接チャネル漏洩電力をスペック値（例えば−５８ｄＢ
ｃ）以下に保つことが要求される。
機能がある。これは、高周波増幅器の入力電力レベルが
変動した際、出力電力を一定（例えば２１ｄＢｍ）に保
つために利得を調節するために設けられるものである。
利得可変幅（例えば１０ｄＢ程度）の全域にわたって、
隣接チャネル漏洩電力をスペック値（例えば−５８ｄＢ
ｃ）以下に保つことが要求される。
【０００４】上記のような利得可変機能を実現する方法
として、図４に示されるような電圧−並列帰還型負帰還
回路を用いたものがある。図４の回路では、ソース接地
増幅回路を構成するソース接地ＭＥＳＦＥＴ（Ｑ２）の
ドレインにトランスファゲートＭＥＳＦＥＴ（Ｑ１）の
ソースあるいはドレインの片方の端子が接続され、他方
の端子は直流遮断用容量Ｃ１を介してソース接地ＭＥＳ
ＦＥＴ（Ｑ２）のゲートに接続されている。ソース接地
ＭＥＳＦＥＴ（Ｑ２）のゲートは整合回路１１を介して
ＲＦ信号入力端子に接続され、またそのソース接地ＭＥ
ＳＦＥＴ（Ｑ２）のドレインは整合回路１２を介してＲ
Ｆ信号出力端子に接続されている。
として、図４に示されるような電圧−並列帰還型負帰還
回路を用いたものがある。図４の回路では、ソース接地
増幅回路を構成するソース接地ＭＥＳＦＥＴ（Ｑ２）の
ドレインにトランスファゲートＭＥＳＦＥＴ（Ｑ１）の
ソースあるいはドレインの片方の端子が接続され、他方
の端子は直流遮断用容量Ｃ１を介してソース接地ＭＥＳ
ＦＥＴ（Ｑ２）のゲートに接続されている。ソース接地
ＭＥＳＦＥＴ（Ｑ２）のゲートは整合回路１１を介して
ＲＦ信号入力端子に接続され、またそのソース接地ＭＥ
ＳＦＥＴ（Ｑ２）のドレインは整合回路１２を介してＲ
Ｆ信号出力端子に接続されている。
【０００５】また、トランスファゲートＭＥＳＦＥＴ
（Ｑ１）のゲートは高抵抗Ｒｇを介して利得制御端子に
接続されている。この利得制御端子の電圧を変えること
により、トランスファゲートＭＥＳＦＥＴ（Ｑ１）は可
変抵抗として機能する。トランスファゲートＭＥＳＦＥ
Ｔ（Ｑ１）のオン抵抗、すなわち帰還抵抗の値を変化さ
せることで利得が変化するわけである。利得制御端子に
与える電圧値は、所望の出力電力が得られるように、Ｐ
ＨＳのチップセットを実装する際などに実際の入力電力
レベルに合わせて決定される。
（Ｑ１）のゲートは高抵抗Ｒｇを介して利得制御端子に
接続されている。この利得制御端子の電圧を変えること
により、トランスファゲートＭＥＳＦＥＴ（Ｑ１）は可
変抵抗として機能する。トランスファゲートＭＥＳＦＥ
Ｔ（Ｑ１）のオン抵抗、すなわち帰還抵抗の値を変化さ
せることで利得が変化するわけである。利得制御端子に
与える電圧値は、所望の出力電力が得られるように、Ｐ
ＨＳのチップセットを実装する際などに実際の入力電力
レベルに合わせて決定される。
【０００６】ところで、図４に示された回路では、直流
遮断用容量Ｃ１がソース接地ＭＥＳＦＥＴ（Ｑ２）のゲ
ート側に接続され、トランスファゲートＭＥＳＦＥＴ
（Ｑ１）がソース接地ＭＥＳＦＥＴ（Ｑ２）のドレイン
側に接続されているが、その順序関係は重要である。そ
の理由を以下に述べる。
遮断用容量Ｃ１がソース接地ＭＥＳＦＥＴ（Ｑ２）のゲ
ート側に接続され、トランスファゲートＭＥＳＦＥＴ
（Ｑ１）がソース接地ＭＥＳＦＥＴ（Ｑ２）のドレイン
側に接続されているが、その順序関係は重要である。そ
の理由を以下に述べる。
【０００７】トランスファゲートＭＥＳＦＥＴ（Ｑ１）
がオフ状態の時、利得は最大となる。トランスファゲー
トＭＥＳＦＥＴ（Ｑ１）のゲートバイアス電位を上げそ
のオン抵抗を小さくするにつれ、利得は減少する。よっ
て、利得可変幅を大きくするには、トランスファゲート
ＭＥＳＦＥＴ（Ｑ１）のオン抵抗を十分に下げる必要が
ある。そのためには、 Ｖgso −Ｖth を大きくする必要がある。ここで、Ｖgso はトランスフ
ァゲートＭＥＳＦＥＴ（Ｑ１）のゲート・ソース間のＤ
Ｃバイアス電圧、Ｖthはしきい値電圧である。交流的に
はトランスファゲートＭＥＳＦＥＴ（Ｑ１）のゲート・
ソース間電圧Ｖgsは、ＲＦ信号による交流成分ΔＶdsが
トランスファゲートＭＥＳＦＥＴ（Ｑ１）のドレイン・
ソース間に印加されるので、 Ｖgs＝Ｖgso ＋ΔＶds／２ …（１） となる。式（１）の導出において、トランスファゲート
ＭＥＳＦＥＴ（Ｑ１）のゲートは高インピーダンス状態
にあるとし、Ｑ１のゲートにはソース・ドレイン間電圧
ΔＶdsが１／２に分圧されて印加されると仮定した。
がオフ状態の時、利得は最大となる。トランスファゲー
トＭＥＳＦＥＴ（Ｑ１）のゲートバイアス電位を上げそ
のオン抵抗を小さくするにつれ、利得は減少する。よっ
て、利得可変幅を大きくするには、トランスファゲート
ＭＥＳＦＥＴ（Ｑ１）のオン抵抗を十分に下げる必要が
ある。そのためには、 Ｖgso −Ｖth を大きくする必要がある。ここで、Ｖgso はトランスフ
ァゲートＭＥＳＦＥＴ（Ｑ１）のゲート・ソース間のＤ
Ｃバイアス電圧、Ｖthはしきい値電圧である。交流的に
はトランスファゲートＭＥＳＦＥＴ（Ｑ１）のゲート・
ソース間電圧Ｖgsは、ＲＦ信号による交流成分ΔＶdsが
トランスファゲートＭＥＳＦＥＴ（Ｑ１）のドレイン・
ソース間に印加されるので、 Ｖgs＝Ｖgso ＋ΔＶds／２ …（１） となる。式（１）の導出において、トランスファゲート
ＭＥＳＦＥＴ（Ｑ１）のゲートは高インピーダンス状態
にあるとし、Ｑ１のゲートにはソース・ドレイン間電圧
ΔＶdsが１／２に分圧されて印加されると仮定した。
【０００８】ところで、ΔＶdsが存在してもトランスフ
ァゲートＭＥＳＦＥＴ（Ｑ１）にゲート電流を生じさせ
てはならない。ゲート電流はゲート電圧に対して指数関
数的に急激に増加する非線形を有している。よって、Ｒ
Ｆ信号の存在によって、ゲート電流を生じさせることは
増幅器の線形性を劣化させることに通ずるからである。
よって、トランスファゲートＭＥＳＦＥＴ（Ｑ１）のゲ
ート・ソース間のＤＣバイアス電圧Ｖgso は十分に小さ
い値にしなければならない。トランスファゲートＭＥＳ
ＦＥＴ（Ｑ１）のＶgso を十分に小さくする事と、トラ
ンスファゲートＭＥＳＦＥＴ（Ｑ１）のオン抵抗を下げ
る事とを両立するためには、トランスファゲートＭＥＳ
ＦＥＴ（Ｑ１）のＶthを負側に大きく、例えば−１Ｖ〜
−２Ｖに設定すればよい。
ァゲートＭＥＳＦＥＴ（Ｑ１）にゲート電流を生じさせ
てはならない。ゲート電流はゲート電圧に対して指数関
数的に急激に増加する非線形を有している。よって、Ｒ
Ｆ信号の存在によって、ゲート電流を生じさせることは
増幅器の線形性を劣化させることに通ずるからである。
よって、トランスファゲートＭＥＳＦＥＴ（Ｑ１）のゲ
ート・ソース間のＤＣバイアス電圧Ｖgso は十分に小さ
い値にしなければならない。トランスファゲートＭＥＳ
ＦＥＴ（Ｑ１）のＶgso を十分に小さくする事と、トラ
ンスファゲートＭＥＳＦＥＴ（Ｑ１）のオン抵抗を下げ
る事とを両立するためには、トランスファゲートＭＥＳ
ＦＥＴ（Ｑ１）のＶthを負側に大きく、例えば−１Ｖ〜
−２Ｖに設定すればよい。
【０００９】一方、トランスファゲートＭＥＳＦＥＴ
（Ｑ１）の利得制御電圧は０Ｖから電源電圧（例えば３
Ｖ）の間に設定されるべきものである。よって、トラン
スファゲートＭＥＳＦＥＴ（Ｑ１）のドレインおよびソ
ースのＤＣバイアス電位は、電源電圧Ｖｄｄ（例えば３
Ｖ）に設定する必要がある。もしトランスファゲートＭ
ＥＳＦＥＴ（Ｑ１）のドレインおよびソースのＤＣバイ
アス電位をグランドに設定してしまうと、トランスファ
ゲートＭＥＳＦＥＴ（Ｑ１）のゲートに与える利得制御
電位として、負電圧が必要になってしまうからである。
（Ｑ１）の利得制御電圧は０Ｖから電源電圧（例えば３
Ｖ）の間に設定されるべきものである。よって、トラン
スファゲートＭＥＳＦＥＴ（Ｑ１）のドレインおよびソ
ースのＤＣバイアス電位は、電源電圧Ｖｄｄ（例えば３
Ｖ）に設定する必要がある。もしトランスファゲートＭ
ＥＳＦＥＴ（Ｑ１）のドレインおよびソースのＤＣバイ
アス電位をグランドに設定してしまうと、トランスファ
ゲートＭＥＳＦＥＴ（Ｑ１）のゲートに与える利得制御
電位として、負電圧が必要になってしまうからである。
【００１０】通常、ソース接地ＭＥＳＦＥＴ（Ｑ２）の
ドレインに接続された出力整合回路１２は図示のように
インダクタＬと容量Ｃから構成されており、そのインダ
クタＬを介して電源電圧Ｖｄｄがソース接地ＭＥＳＦＥ
Ｔ（Ｑ２）のドレインに供給される。従って、トランス
ファゲートＭＥＳＦＥＴ（Ｑ１）は、ＤＣバイアス電位
が電源電圧Ｖｄｄに設定されるソース接地ＦＥＴ（Ｑ
２）のドレインに直接接続されることになる。また、ソ
ース接地ＭＥＳＦＥＴ（Ｑ２）のドレインとゲートは直
流遮断されなければならない。そのため、ソース接地Ｍ
ＥＳＦＥＴ（Ｑ２）のゲート側には、直流遮断用容量Ｃ
１が設けられる。
ドレインに接続された出力整合回路１２は図示のように
インダクタＬと容量Ｃから構成されており、そのインダ
クタＬを介して電源電圧Ｖｄｄがソース接地ＭＥＳＦＥ
Ｔ（Ｑ２）のドレインに供給される。従って、トランス
ファゲートＭＥＳＦＥＴ（Ｑ１）は、ＤＣバイアス電位
が電源電圧Ｖｄｄに設定されるソース接地ＦＥＴ（Ｑ
２）のドレインに直接接続されることになる。また、ソ
ース接地ＭＥＳＦＥＴ（Ｑ２）のドレインとゲートは直
流遮断されなければならない。そのため、ソース接地Ｍ
ＥＳＦＥＴ（Ｑ２）のゲート側には、直流遮断用容量Ｃ
１が設けられる。
【００１１】
【発明が解決しようとする課題】さて、本発明者は、こ
のような構成の高周波増幅器を使用した場合、特にこれ
をＰＨＳ端末の信号送信用の電力増幅器として使用した
場合には、以下のような深刻な問題が生じることを見い
出した。
のような構成の高周波増幅器を使用した場合、特にこれ
をＰＨＳ端末の信号送信用の電力増幅器として使用した
場合には、以下のような深刻な問題が生じることを見い
出した。
【００１２】ＰＨＳでは、無線チャネルのアクセス方式
として４チャネル多重マルチキャリアＴＤＭＡ（Ｔｉｍ
ｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ）−ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌ
ｅｘ）方式が使用されている。この４チャネル多重マル
チキャリアＴＤＭＡ−ＴＤＤ方式を用いて授受されるＴ
ＤＭＡフレームには、送信用４スロットと受信用４スロ
ットとが時分割多重されており、送信用の１スロットと
それに対応する受信用の１スロットとで１つの無線チャ
ネルが構成される。この方式では、送信と受信が時間分
割で行われると共に、時間分割により他チャンネルと同
一周波数が共有される。このため、各ＰＨＳ端末では、
送信用４スロットの内の１つが用いられるので、信号送
信に利用されないスロットが存在し、その間は送信側増
幅器の電力供給が遮断される。この電力供給の遮断は、
増幅器の電源電圧を０Ｖとすることで行われる。よっ
て、増幅器の電源電圧はある周期でオン・オフを繰り返
すことになる。このため、増幅器の電源ラインには、電
源電圧値の安定化のために通常用いられるような大きい
値のデカップリング容量を設けることはできない。大き
い値のデカップリング容量は、周期的な電源電圧のオン
・オフ切り替え動作の妨げになるためである。
として４チャネル多重マルチキャリアＴＤＭＡ（Ｔｉｍ
ｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓ
ｓ）−ＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌ
ｅｘ）方式が使用されている。この４チャネル多重マル
チキャリアＴＤＭＡ−ＴＤＤ方式を用いて授受されるＴ
ＤＭＡフレームには、送信用４スロットと受信用４スロ
ットとが時分割多重されており、送信用の１スロットと
それに対応する受信用の１スロットとで１つの無線チャ
ネルが構成される。この方式では、送信と受信が時間分
割で行われると共に、時間分割により他チャンネルと同
一周波数が共有される。このため、各ＰＨＳ端末では、
送信用４スロットの内の１つが用いられるので、信号送
信に利用されないスロットが存在し、その間は送信側増
幅器の電力供給が遮断される。この電力供給の遮断は、
増幅器の電源電圧を０Ｖとすることで行われる。よっ
て、増幅器の電源電圧はある周期でオン・オフを繰り返
すことになる。このため、増幅器の電源ラインには、電
源電圧値の安定化のために通常用いられるような大きい
値のデカップリング容量を設けることはできない。大き
い値のデカップリング容量は、周期的な電源電圧のオン
・オフ切り替え動作の妨げになるためである。
【００１３】また、一般に増幅器に与えられる電源電圧
は、図４でも説明したようにインダクタを介してソース
接地ＦＥＴのドレインに供給される。インダクタは、信
号周波数が１．９ＧＨｚでは高いインピーダンスを示す
が、低周波数、たとえば１００ＫＨｚ程度の周波数では
そのインピーダンス値はゼロに等しい。このため、増幅
器で低周波の歪みが発生したとすると、その歪み信号は
インダクタを通して電源ラインに伝達され、最終的にト
ランスファゲートＭＥＳＦＥＴ（Ｑ１）の利得変動をも
たらす。
は、図４でも説明したようにインダクタを介してソース
接地ＦＥＴのドレインに供給される。インダクタは、信
号周波数が１．９ＧＨｚでは高いインピーダンスを示す
が、低周波数、たとえば１００ＫＨｚ程度の周波数では
そのインピーダンス値はゼロに等しい。このため、増幅
器で低周波の歪みが発生したとすると、その歪み信号は
インダクタを通して電源ラインに伝達され、最終的にト
ランスファゲートＭＥＳＦＥＴ（Ｑ１）の利得変動をも
たらす。
【００１４】以下、この点について、多段（例えば４
段）構成の増幅器を想定してさらに考察を続ける。利得
可変機能は、通常はなるべく初段の増幅回路に設けるこ
とが好ましい。初段は振幅が小さくＦＥＴの非線形性が
問題となりにくいためである。よって、ここでは、利得
可変のための帰還回路が初段に設けられている場合を想
定する。
段）構成の増幅器を想定してさらに考察を続ける。利得
可変機能は、通常はなるべく初段の増幅回路に設けるこ
とが好ましい。初段は振幅が小さくＦＥＴの非線形性が
問題となりにくいためである。よって、ここでは、利得
可変のための帰還回路が初段に設けられている場合を想
定する。
【００１５】ＰＨＳでは、π／４シフトＱＰＳＫ信号が
用いられる。これは、１．９ＧＨｚの中心周波数の両側
にそれぞれ９６ＫＨｚ程度の帯域を持った信号である。
増幅器の非線形性により混変調歪みが生じることになる
が、最終段で最も大きい歪みを発生する。今、周波数ｆ
０とｆ０＋ｆｓの２波入力の場合の混変調歪みを考えよ
う。ここで、π／４シフトＱＰＳＫ信号と対応づけるた
めに、ｆ０＝１．９ＧＨｚ、ｆｓ＝９６ＫＨｚとする。
混変調歪みは、搬送周波数ｆ０を中心にその周りに生じ
るスペクトル成分と、ベースバンド周波数ｆｓを中心と
したスペクトル成分として生じる。π／４シフトＱＰＳ
Ｋ信号に対応させると、前者は隣接チャネル漏洩電力と
なる。一方、後者は、各段の増幅回路間に設けられた例
えば図４の容量素子Ｃなどのような直流遮断容量によ
り、次段には伝わらず通常は問題とされない。
用いられる。これは、１．９ＧＨｚの中心周波数の両側
にそれぞれ９６ＫＨｚ程度の帯域を持った信号である。
増幅器の非線形性により混変調歪みが生じることになる
が、最終段で最も大きい歪みを発生する。今、周波数ｆ
０とｆ０＋ｆｓの２波入力の場合の混変調歪みを考えよ
う。ここで、π／４シフトＱＰＳＫ信号と対応づけるた
めに、ｆ０＝１．９ＧＨｚ、ｆｓ＝９６ＫＨｚとする。
混変調歪みは、搬送周波数ｆ０を中心にその周りに生じ
るスペクトル成分と、ベースバンド周波数ｆｓを中心と
したスペクトル成分として生じる。π／４シフトＱＰＳ
Ｋ信号に対応させると、前者は隣接チャネル漏洩電力と
なる。一方、後者は、各段の増幅回路間に設けられた例
えば図４の容量素子Ｃなどのような直流遮断容量によ
り、次段には伝わらず通常は問題とされない。
【００１６】しかし、最終段で生じた低周波歪み成分
は、前述したように、最終段のソース接地ＭＥＳＦＥＴ
（Ｑ２）のドレインからインダクタを通じて、初段増幅
器の電源端子に帰還される。そして、この帰還信号は初
段増幅器のソース接地ＭＥＳＦＥＴ（Ｑ２）のドレイン
と電源端子間に設けられたインダクタを通じて、そのソ
ース接地ＭＥＳＦＥＴ（Ｑ２）のドレインに帰還される
ことになる。これにより、初段増幅器の利得可変回路と
して使用されているトランスファゲートＭＥＳＦＥＴ
（Ｑ１）のソースあるいはドレインには大きな低周波歪
み信号が入力される。この事は、トランスファゲートＭ
ＥＳＦＥＴ（Ｑ１）のオン抵抗が低周波信号で変調され
ることを意味する。これにより、利得が低周波信号によ
り変調されてしまう。
は、前述したように、最終段のソース接地ＭＥＳＦＥＴ
（Ｑ２）のドレインからインダクタを通じて、初段増幅
器の電源端子に帰還される。そして、この帰還信号は初
段増幅器のソース接地ＭＥＳＦＥＴ（Ｑ２）のドレイン
と電源端子間に設けられたインダクタを通じて、そのソ
ース接地ＭＥＳＦＥＴ（Ｑ２）のドレインに帰還される
ことになる。これにより、初段増幅器の利得可変回路と
して使用されているトランスファゲートＭＥＳＦＥＴ
（Ｑ１）のソースあるいはドレインには大きな低周波歪
み信号が入力される。この事は、トランスファゲートＭ
ＥＳＦＥＴ（Ｑ１）のオン抵抗が低周波信号で変調され
ることを意味する。これにより、利得が低周波信号によ
り変調されてしまう。
【００１７】以下、低周波の帰還信号は初段増幅器にと
っては大きいものであることを具体的数値を用いて説明
する。想定している４段アンプをシミュレーションした
所、各段の電力利得は１０ｄＢであり、全体の電力利得
は４０ｄＢであった。また、１．９ＧＨｚと１．９００
１ＧＨｚの２波入力シミュレーションを行った所、所望
の出力電力（２１ｄＢｍ）における低周波成分（１００
ＫＨｚ）は−３４ｄＢｃであった。初段のソース接地Ｍ
ＥＳＦＥＴは最終段のソース接地ＭＥＳＦＥＴよりも３
０ｄＢ小さい信号（Ｓ１とする）を出力していることに
なるが、そこにＳ１に比べ僅か４ｄＢだけ小さいだけの
大きな低周波帰還信号が乗ることになるのである。
っては大きいものであることを具体的数値を用いて説明
する。想定している４段アンプをシミュレーションした
所、各段の電力利得は１０ｄＢであり、全体の電力利得
は４０ｄＢであった。また、１．９ＧＨｚと１．９００
１ＧＨｚの２波入力シミュレーションを行った所、所望
の出力電力（２１ｄＢｍ）における低周波成分（１００
ＫＨｚ）は−３４ｄＢｃであった。初段のソース接地Ｍ
ＥＳＦＥＴは最終段のソース接地ＭＥＳＦＥＴよりも３
０ｄＢ小さい信号（Ｓ１とする）を出力していることに
なるが、そこにＳ１に比べ僅か４ｄＢだけ小さいだけの
大きな低周波帰還信号が乗ることになるのである。
【００１８】以上説明したように、初段のソース接地Ｍ
ＥＳＦＥＴのゲートには高周波信号が入力され、そのド
レインにはかなりの大きさの低周波信号が与えられるこ
とになる。しかし、これにより初段のソース接地ＭＥＳ
ＦＥＴで低周波信号と高周波信号のミキシング作用を起
こし相互変調歪みを発生してしまう危険性は少ない。そ
の理由は、ソース接地ＭＥＳＦＥＴは通常、飽和領域で
動作するので、ドレイン電流のドレイン電圧依存性がほ
とんどないからである。問題なのは、前述したようにト
ランスファゲートＭＥＳＦＥＴの存在である。
ＥＳＦＥＴのゲートには高周波信号が入力され、そのド
レインにはかなりの大きさの低周波信号が与えられるこ
とになる。しかし、これにより初段のソース接地ＭＥＳ
ＦＥＴで低周波信号と高周波信号のミキシング作用を起
こし相互変調歪みを発生してしまう危険性は少ない。そ
の理由は、ソース接地ＭＥＳＦＥＴは通常、飽和領域で
動作するので、ドレイン電流のドレイン電圧依存性がほ
とんどないからである。問題なのは、前述したようにト
ランスファゲートＭＥＳＦＥＴの存在である。
【００１９】トランスファゲートＭＥＳＦＥＴ（Ｑ１）
のゲートバイアス電位を調整することで帰還抵抗値を変
え所望の利得を得る訳であるが、トランスファゲートＭ
ＥＳＦＥＴ（Ｑ１）のチャネルがオンし始めるゲートバ
イアス電位からその少し上のゲートバイアス電位までの
領域は、トランスファゲートＭＥＳＦＥＴ（Ｑ１）は歪
みやすい。すなわち、そのような領域では、トランスフ
ァゲートＭＥＳＦＥＴ（Ｑ１）のソース・ドレイン間電
圧が大きくなると、そのトランスファゲートＭＥＳＦＥ
Ｔ（Ｑ１）はもはや線形の抵抗素子と見なせなくなる。
よって、トランスファゲートＭＥＳＦＥＴ（Ｑ１）が歪
みやすい領域に利得制御電位が設定されている場合に
は、低周波の帰還信号によりトランスファゲートＭＥＳ
ＦＥＴ（Ｑ１）のオン抵抗が変調されることになる。こ
の事は即ち、負帰還回路の帰還抵抗が低周波変動するこ
とを意味し、利得可変回路である初段増幅段において低
周波信号と高周波信号とのミキシングが生じる。前述の
ように２波入力で考えると、ｆ０とｆｓの混変調歪みが
生じることになる。この混変調歪みは帯域内スペクトル
として生じ、隣接チャネル漏洩電力となってしまう。さ
らに悪いことに、初段増幅器で生じた歪みは、最終段に
至るまでにその途中に存在するソース接地ＭＥＳＦＥＴ
の非線形性によりますます増加し、それが再び最終段か
ら初段に戻って来るという帰還ループにより、非常に大
きいものとなる。
のゲートバイアス電位を調整することで帰還抵抗値を変
え所望の利得を得る訳であるが、トランスファゲートＭ
ＥＳＦＥＴ（Ｑ１）のチャネルがオンし始めるゲートバ
イアス電位からその少し上のゲートバイアス電位までの
領域は、トランスファゲートＭＥＳＦＥＴ（Ｑ１）は歪
みやすい。すなわち、そのような領域では、トランスフ
ァゲートＭＥＳＦＥＴ（Ｑ１）のソース・ドレイン間電
圧が大きくなると、そのトランスファゲートＭＥＳＦＥ
Ｔ（Ｑ１）はもはや線形の抵抗素子と見なせなくなる。
よって、トランスファゲートＭＥＳＦＥＴ（Ｑ１）が歪
みやすい領域に利得制御電位が設定されている場合に
は、低周波の帰還信号によりトランスファゲートＭＥＳ
ＦＥＴ（Ｑ１）のオン抵抗が変調されることになる。こ
の事は即ち、負帰還回路の帰還抵抗が低周波変動するこ
とを意味し、利得可変回路である初段増幅段において低
周波信号と高周波信号とのミキシングが生じる。前述の
ように２波入力で考えると、ｆ０とｆｓの混変調歪みが
生じることになる。この混変調歪みは帯域内スペクトル
として生じ、隣接チャネル漏洩電力となってしまう。さ
らに悪いことに、初段増幅器で生じた歪みは、最終段に
至るまでにその途中に存在するソース接地ＭＥＳＦＥＴ
の非線形性によりますます増加し、それが再び最終段か
ら初段に戻って来るという帰還ループにより、非常に大
きいものとなる。
【００２０】以上のように、電圧・並列帰還型負帰還回
路を利得可変回路として用いた従来の高周波増幅器で
は、出力段で生じた低周波の歪みが電源ラインを通して
初段側に設けられた利得可変回路に帰還してしまい、こ
れにより高周波増幅器の隣接チャネル漏洩電力が大幅に
劣化されるという問題があった。
路を利得可変回路として用いた従来の高周波増幅器で
は、出力段で生じた低周波の歪みが電源ラインを通して
初段側に設けられた利得可変回路に帰還してしまい、こ
れにより高周波増幅器の隣接チャネル漏洩電力が大幅に
劣化されるという問題があった。
【００２１】本発明は上記事情を考慮してなされたもの
であって、低周波歪み信号による利得可変回路への影響
を防止できるようにし、隣接チャネル漏洩電力の少ない
可変利得型の高周波増幅器を提供する事を目的とする。
であって、低周波歪み信号による利得可変回路への影響
を防止できるようにし、隣接チャネル漏洩電力の少ない
可変利得型の高周波増幅器を提供する事を目的とする。
【００２２】
【課題を解決するための手段】本発明は上述の課題を解
決するために、ソース接地またはエミッタ接地増幅回路
を構成する第１トランジスタを備え、この第１トランジ
スタの制御端子とそのドレインまたはコレクタとの間に
トランスファゲートトランジスタを用いた帰還回路が並
列接続され、前記トランスファゲートトランジスタの制
御端子に供給される利得制御電位により利得が可変制御
される高周波増幅器において、前記トランスファゲート
トランジスタの一端と前記第１トランジスタの制御端子
との間に第１の容量素子を接続すると共に、前記トラン
スファゲートトランジスタの他端と前記第１トランジス
タのドレインまたはコレクタとの間にハイパスフィルタ
回路を接続したものである。
決するために、ソース接地またはエミッタ接地増幅回路
を構成する第１トランジスタを備え、この第１トランジ
スタの制御端子とそのドレインまたはコレクタとの間に
トランスファゲートトランジスタを用いた帰還回路が並
列接続され、前記トランスファゲートトランジスタの制
御端子に供給される利得制御電位により利得が可変制御
される高周波増幅器において、前記トランスファゲート
トランジスタの一端と前記第１トランジスタの制御端子
との間に第１の容量素子を接続すると共に、前記トラン
スファゲートトランジスタの他端と前記第１トランジス
タのドレインまたはコレクタとの間にハイパスフィルタ
回路を接続したものである。
【００２３】すなわち、本発明に係る高調波増幅器は、
第１トランジスタとして用いられるソース接地ＦＥＴの
ゲートとドレインとの間に、第１容量素子、トランスフ
ァゲートＦＥＴ、およびハイパスフィルタ回路の順番で
直列接続された帰還回路を並列接続する構成であり、ト
ランスファゲートＦＥＴとソース接地ＦＥＴのドレイン
との間には低周波信号を遮断するハイパスフィルタ回路
が設けられる。このハイパスフィルタ回路の存在によ
り、ソース接地ＦＥＴのドレインに低周波歪みが帰還入
力されたとしても、トランスファゲートＦＥＴのソース
あるいはドレインにはその低周波帰還信号はほとんど印
加されなくなり、低周波歪み信号と高周波信号との混変
調歪みが生じることはない。したがって、これを要因と
する隣接チャネル漏洩電力の劣化は生じない。
第１トランジスタとして用いられるソース接地ＦＥＴの
ゲートとドレインとの間に、第１容量素子、トランスフ
ァゲートＦＥＴ、およびハイパスフィルタ回路の順番で
直列接続された帰還回路を並列接続する構成であり、ト
ランスファゲートＦＥＴとソース接地ＦＥＴのドレイン
との間には低周波信号を遮断するハイパスフィルタ回路
が設けられる。このハイパスフィルタ回路の存在によ
り、ソース接地ＦＥＴのドレインに低周波歪みが帰還入
力されたとしても、トランスファゲートＦＥＴのソース
あるいはドレインにはその低周波帰還信号はほとんど印
加されなくなり、低周波歪み信号と高周波信号との混変
調歪みが生じることはない。したがって、これを要因と
する隣接チャネル漏洩電力の劣化は生じない。
【００２４】よって、低周波歪み信号による利得可変回
路への影響を防止できるようになり、隣接チャネル漏洩
電力の少ない可変利得型の高周波増幅器を実現できる。
また、ハイパスフィルタ回路は、ソース接地ＦＥＴのド
レインとトランスファゲートＦＥＴとの間に接続された
容量素子（Ｃ２）と、この容量素子とトランスファゲー
トＦＥＴとの接続点と電源端子との間に接続された抵抗
素子（Ｒ１）とによって構成することが好ましい。この
構成により、ハイパスフィルタ回路が設けられていて
も、トランスファゲートＦＥＴのドレインあるいはソー
スの電位を電源電位に設定することが出来るので、利得
制御電位として正の電位を利用することが可能となる。
路への影響を防止できるようになり、隣接チャネル漏洩
電力の少ない可変利得型の高周波増幅器を実現できる。
また、ハイパスフィルタ回路は、ソース接地ＦＥＴのド
レインとトランスファゲートＦＥＴとの間に接続された
容量素子（Ｃ２）と、この容量素子とトランスファゲー
トＦＥＴとの接続点と電源端子との間に接続された抵抗
素子（Ｒ１）とによって構成することが好ましい。この
構成により、ハイパスフィルタ回路が設けられていて
も、トランスファゲートＦＥＴのドレインあるいはソー
スの電位を電源電位に設定することが出来るので、利得
制御電位として正の電位を利用することが可能となる。
【００２５】また、ハイパスフィルタ回路の低域遮断周
波数（＝１／（２π Ｒ１・Ｃ２）は、高周波増幅器に
入力される入力信号の中心周波数よりも低く、且つ入力
信号の帯域周波数よりも高い値に設定することが望まし
い。このように低域遮断周波数を信号の帯域周波数（Ｐ
ＨＳならば１００ＫＨｚ程度）よりも大きく設定するこ
とにより、ほぼ完全に低周波歪み信号による影響をなく
すことが可能となる。
波数（＝１／（２π Ｒ１・Ｃ２）は、高周波増幅器に
入力される入力信号の中心周波数よりも低く、且つ入力
信号の帯域周波数よりも高い値に設定することが望まし
い。このように低域遮断周波数を信号の帯域周波数（Ｐ
ＨＳならば１００ＫＨｚ程度）よりも大きく設定するこ
とにより、ほぼ完全に低周波歪み信号による影響をなく
すことが可能となる。
【００２６】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図１には本発明の第１実施形態に係
る負帰還型利得可変機能付き高周波増幅器の構成が示さ
れている。この高周波増幅器は例えばＰＨＳ端末の送信
用増幅器として使用されるものであり、ＭＭＩＣとして
実現されている。
施形態を説明する。図１には本発明の第１実施形態に係
る負帰還型利得可変機能付き高周波増幅器の構成が示さ
れている。この高周波増幅器は例えばＰＨＳ端末の送信
用増幅器として使用されるものであり、ＭＭＩＣとして
実現されている。
【００２７】この高周波増幅器においては、ソース接地
増幅回路を構成するソース接地ＭＥＳＦＥＴ（Ｑ２）の
ゲートとドレインとの間には、直流遮断用の第１の容量
素子Ｃ１と、トランスファーゲートＭＥＳＦＥＴ（Ｑ
１）と、直流遮断用の第２の容量素子（Ｃ２）とがこの
順序で直列接続されている。すなわち、トランスファー
ゲートＭＥＳＦＥＴ（Ｑ１）のソースあるいはドレイン
の片方の端子は第２の容量素子（Ｃ２）を介してソース
接地ＭＥＳＦＥＴ（Ｑ２）のドレインに接続され、他方
の端子は第１の容量素子Ｃ１を介してソース接地ＭＥＳ
ＦＥＴ（Ｑ２）のゲートに接続されている。
増幅回路を構成するソース接地ＭＥＳＦＥＴ（Ｑ２）の
ゲートとドレインとの間には、直流遮断用の第１の容量
素子Ｃ１と、トランスファーゲートＭＥＳＦＥＴ（Ｑ
１）と、直流遮断用の第２の容量素子（Ｃ２）とがこの
順序で直列接続されている。すなわち、トランスファー
ゲートＭＥＳＦＥＴ（Ｑ１）のソースあるいはドレイン
の片方の端子は第２の容量素子（Ｃ２）を介してソース
接地ＭＥＳＦＥＴ（Ｑ２）のドレインに接続され、他方
の端子は第１の容量素子Ｃ１を介してソース接地ＭＥＳ
ＦＥＴ（Ｑ２）のゲートに接続されている。
【００２８】トランスファーゲートＭＥＳＦＥＴ（Ｑ
１）のゲートは高抵抗Ｒｇを介して利得制御端子に接続
されている。この利得制御端子の電位が変化されること
により、トランスファゲートＭＥＳＦＥＴ（Ｑ１）は可
変抵抗として機能する。トランスファゲートＭＥＳＦＥ
Ｔ（Ｑ１）のオン抵抗、すなわち帰還抵抗の値が変化す
ることで利得が変化される。
１）のゲートは高抵抗Ｒｇを介して利得制御端子に接続
されている。この利得制御端子の電位が変化されること
により、トランスファゲートＭＥＳＦＥＴ（Ｑ１）は可
変抵抗として機能する。トランスファゲートＭＥＳＦＥ
Ｔ（Ｑ１）のオン抵抗、すなわち帰還抵抗の値が変化す
ることで利得が変化される。
【００２９】さらに、トランスファーゲートＭＥＳＦＥ
Ｔ（Ｑ１）と第２の容量素子（Ｃ２）との接続点と、電
源端子Ｖｄｄとの間には、高抵抗Ｒ１が接続されてい
る。この高抵抗Ｒ１と第２の容量素子（Ｃ２）とによ
り、ハイパスフィルタ回路（ＨＰＦ）が構成される。こ
のハイパスフィルタ回路（ＨＰＦ）は、低周波歪み信号
がトランスファーゲートＭＥＳＦＥＴ（Ｑ１）のソース
あるいはドレインに入力されるのを防止するために設け
られたものである。
Ｔ（Ｑ１）と第２の容量素子（Ｃ２）との接続点と、電
源端子Ｖｄｄとの間には、高抵抗Ｒ１が接続されてい
る。この高抵抗Ｒ１と第２の容量素子（Ｃ２）とによ
り、ハイパスフィルタ回路（ＨＰＦ）が構成される。こ
のハイパスフィルタ回路（ＨＰＦ）は、低周波歪み信号
がトランスファーゲートＭＥＳＦＥＴ（Ｑ１）のソース
あるいはドレインに入力されるのを防止するために設け
られたものである。
【００３０】また、ソース接地ＭＥＳＦＥＴ（Ｑ２）の
ゲートは、整合回路１１を介してＲＦ信号入力端子に接
続され、そのソース接地ＭＥＳＦＥＴ（Ｑ２）のドレイ
ンは図示のようにインダクタＬおよび容量Ｃから構成さ
れる整合回路１２を介してＲＦ信号出力端子に接続され
ている。また、ソース接地ＭＥＳＦＥＴ（Ｑ２）のゲー
トとソース間には、安定化抵抗Ｒstが接続されている。
この安定化抵抗Ｒstの値は、増幅器の安定性を維持しつ
つなるべく大きい利得が得られるように設定される（Ｒ
stの値が大きい程、利得は高くなるが、安定係数は小さ
くなる）。
ゲートは、整合回路１１を介してＲＦ信号入力端子に接
続され、そのソース接地ＭＥＳＦＥＴ（Ｑ２）のドレイ
ンは図示のようにインダクタＬおよび容量Ｃから構成さ
れる整合回路１２を介してＲＦ信号出力端子に接続され
ている。また、ソース接地ＭＥＳＦＥＴ（Ｑ２）のゲー
トとソース間には、安定化抵抗Ｒstが接続されている。
この安定化抵抗Ｒstの値は、増幅器の安定性を維持しつ
つなるべく大きい利得が得られるように設定される（Ｒ
stの値が大きい程、利得は高くなるが、安定係数は小さ
くなる）。
【００３１】さて、本第１実施形態では、トランスファ
ーゲートＭＥＳＦＥＴ（Ｑ１）とソース接地ＭＥＳＦＥ
Ｔ（Ｑ２）のドレインとの間に設けられたハイパスフィ
ルタ回路（ＨＰＦ）の存在により、前述の低周波歪み信
号による混変調歪みの問題を解決することができる。
ーゲートＭＥＳＦＥＴ（Ｑ１）とソース接地ＭＥＳＦＥ
Ｔ（Ｑ２）のドレインとの間に設けられたハイパスフィ
ルタ回路（ＨＰＦ）の存在により、前述の低周波歪み信
号による混変調歪みの問題を解決することができる。
【００３２】即ち、高抵抗（Ｒ１）と第２の容量素子
（Ｃ２）とから構成されるハイパスフィルタ回路（ＨＰ
Ｆ）の低域遮断周波数（＝１／（２π Ｒ１・Ｃ２）
は、高周波増幅器に入力されるＰＨＳの搬送波信号の中
心周波数（ｆ０＝１．９ＧＨｚ）よりも低く、且つその
帯域周波数（ｆｓ＝１００ＫＨｚ程度）よりも高く設定
されている。これにより、ソース接地ＭＥＳＦＥＴ（Ｑ
２）のドレインに低周波歪みが帰還入力されたとして
も、トランスファゲートＭＥＳＦＥＴ（Ｑ１）のソース
あるいはドレインにはその低周波帰還信号はほとんど印
加されなくなり、低周波歪み信号と高周波信号との混変
調歪みが生じることはない。したがって、これを要因と
する隣接チャネル漏洩電力の劣化は生じない。
（Ｃ２）とから構成されるハイパスフィルタ回路（ＨＰ
Ｆ）の低域遮断周波数（＝１／（２π Ｒ１・Ｃ２）
は、高周波増幅器に入力されるＰＨＳの搬送波信号の中
心周波数（ｆ０＝１．９ＧＨｚ）よりも低く、且つその
帯域周波数（ｆｓ＝１００ＫＨｚ程度）よりも高く設定
されている。これにより、ソース接地ＭＥＳＦＥＴ（Ｑ
２）のドレインに低周波歪みが帰還入力されたとして
も、トランスファゲートＭＥＳＦＥＴ（Ｑ１）のソース
あるいはドレインにはその低周波帰還信号はほとんど印
加されなくなり、低周波歪み信号と高周波信号との混変
調歪みが生じることはない。したがって、これを要因と
する隣接チャネル漏洩電力の劣化は生じない。
【００３３】また、電源端子Ｖｄｄに接続された高抵抗
Ｒ１の存在により、利得制御電位として正電位を利用す
ることができる。すなわち、本実施形態では、トランス
ファーゲートＭＥＳＦＥＴ（Ｑ１）は、ソース接地ＭＥ
ＳＦＥＴ（Ｑ２）のドレインに直接ではなく、ハイパス
フィルタの第２の容量素子（Ｃ２）を介して接続される
形式であるため、そのままではトランスファーゲートＭ
ＥＳＦＥＴ（Ｑ１）のドレインまたはソースのＤＣバイ
アス電位を設定することができなくなってしまう。そこ
で、トランスファーゲートＭＥＳＦＥＴ（Ｑ１）と第２
の容量素子（Ｃ２）との接続点に、ハイパスフィルタの
一部を兼ねる高抵抗Ｒ１を介して電源端子Ｖｄｄに接続
し、トランスファーゲートＭＥＳＦＥＴ（Ｑ１）のドレ
インまたはソースのＤＣバイアス電位を電源電位に設定
できるようにしているのである。
Ｒ１の存在により、利得制御電位として正電位を利用す
ることができる。すなわち、本実施形態では、トランス
ファーゲートＭＥＳＦＥＴ（Ｑ１）は、ソース接地ＭＥ
ＳＦＥＴ（Ｑ２）のドレインに直接ではなく、ハイパス
フィルタの第２の容量素子（Ｃ２）を介して接続される
形式であるため、そのままではトランスファーゲートＭ
ＥＳＦＥＴ（Ｑ１）のドレインまたはソースのＤＣバイ
アス電位を設定することができなくなってしまう。そこ
で、トランスファーゲートＭＥＳＦＥＴ（Ｑ１）と第２
の容量素子（Ｃ２）との接続点に、ハイパスフィルタの
一部を兼ねる高抵抗Ｒ１を介して電源端子Ｖｄｄに接続
し、トランスファーゲートＭＥＳＦＥＴ（Ｑ１）のドレ
インまたはソースのＤＣバイアス電位を電源電位に設定
できるようにしているのである。
【００３４】図２には、本発明の第２実施形態に係る負
帰還型利得可変機能付き高周波増幅器の構成が示されて
いる。図１の第１実施形態と異なる点は、第１の容量素
子（Ｃ１）とハイパスフィルタ回路の第２の容量素子
（Ｃ２）との間に、８個のトランスファゲートＭＥＳＦ
ＥＴ（Ｑ１１〜Ｑ１８）が直列接続されていることであ
る。これらトランスファゲートＭＥＳＦＥＴ（Ｑ１１〜
Ｑ１８）のゲートは互いに別個の高抵抗Ｒｇを介して利
得制御端子に接続されている。
帰還型利得可変機能付き高周波増幅器の構成が示されて
いる。図１の第１実施形態と異なる点は、第１の容量素
子（Ｃ１）とハイパスフィルタ回路の第２の容量素子
（Ｃ２）との間に、８個のトランスファゲートＭＥＳＦ
ＥＴ（Ｑ１１〜Ｑ１８）が直列接続されていることであ
る。これらトランスファゲートＭＥＳＦＥＴ（Ｑ１１〜
Ｑ１８）のゲートは互いに別個の高抵抗Ｒｇを介して利
得制御端子に接続されている。
【００３５】このように複数個のトランスファゲートＭ
ＥＳＦＥＴ（Ｑ１１〜Ｑ１８）を多段接続することによ
り、各トランスファゲートＭＥＳＦＥＴのドレイン・ソ
ース間に生ずる電圧振幅が低減されるので、トランスフ
ァゲートＭＥＳＦＥＴ本来の非線形性によって生じる歪
みを低減することができる。よって、さらに動作特性を
改善することができ、隣接チャネル漏洩電力のさらなる
低減を図ることが可能となる。
ＥＳＦＥＴ（Ｑ１１〜Ｑ１８）を多段接続することによ
り、各トランスファゲートＭＥＳＦＥＴのドレイン・ソ
ース間に生ずる電圧振幅が低減されるので、トランスフ
ァゲートＭＥＳＦＥＴ本来の非線形性によって生じる歪
みを低減することができる。よって、さらに動作特性を
改善することができ、隣接チャネル漏洩電力のさらなる
低減を図ることが可能となる。
【００３６】次に、多段構成の高周波増幅器を構成する
場合について説明する。ソース接地増幅回路を多段接続
して２０ｄＢから４０ｄＢ程度の電力利得を持つ高周波
増幅器を実現する場合には、第１実施形態および第２実
施形態の増幅回路は、初段あるいは２段目の増幅回路と
して使用することが好ましい。その理由は、ＲＦ信号の
振幅が小さい方がトランスファーゲートＭＥＳＦＥＴで
生じる歪みが小さいからである。ただし、初段に設けた
場合には、その初段増幅器の利得を変えると、それと同
時に入力インピーダンスも変化してしまう。これは、電
圧定在波比（ＶＳＷＲ）を劣化させることにつながる。
場合について説明する。ソース接地増幅回路を多段接続
して２０ｄＢから４０ｄＢ程度の電力利得を持つ高周波
増幅器を実現する場合には、第１実施形態および第２実
施形態の増幅回路は、初段あるいは２段目の増幅回路と
して使用することが好ましい。その理由は、ＲＦ信号の
振幅が小さい方がトランスファーゲートＭＥＳＦＥＴで
生じる歪みが小さいからである。ただし、初段に設けた
場合には、その初段増幅器の利得を変えると、それと同
時に入力インピーダンスも変化してしまう。これは、電
圧定在波比（ＶＳＷＲ）を劣化させることにつながる。
【００３７】これを防止するため、初段増幅段として用
いられる第１実施形態および第２実施形態の増幅回路の
入力段に設けられる入力整合回路１１は、図３（ａ）〜
（ｃ）のように構成することが好ましい。
いられる第１実施形態および第２実施形態の増幅回路の
入力段に設けられる入力整合回路１１は、図３（ａ）〜
（ｃ）のように構成することが好ましい。
【００３８】図３（ａ）〜（ｃ）の入力整合回路１１の
構成は、本来無損失である入力整合回路にある程度の損
失分を持たせることによって入力インピーダンスの変動
を抑制したものであり、具体的には、図示のように、入
力整合回路１１の入力端子と初段のソース接地ＭＥＳＦ
ＥＴ（Ｑ２）のゲートとの間を結ぶ信号パス上に直列に
抵抗素子（Ｒ２）を接続したものである。
構成は、本来無損失である入力整合回路にある程度の損
失分を持たせることによって入力インピーダンスの変動
を抑制したものであり、具体的には、図示のように、入
力整合回路１１の入力端子と初段のソース接地ＭＥＳＦ
ＥＴ（Ｑ２）のゲートとの間を結ぶ信号パス上に直列に
抵抗素子（Ｒ２）を接続したものである。
【００３９】図３（ａ）は抵抗素子（Ｒ２）を入力整合
回路１１の出力とソース接地ＭＥＳＦＥＴ（Ｑ２）のゲ
ートとの間に接続した例を示している。また、図３
（ｂ）はは入力整合回路１１の容量素子（Ｃ）の後段に
抵抗素子（Ｒ２）を接続し、図３（ｃ）は入力整合回路
１１の容量素子（Ｃ）の前段に抵抗素子（Ｒ２）を接続
した例である。
回路１１の出力とソース接地ＭＥＳＦＥＴ（Ｑ２）のゲ
ートとの間に接続した例を示している。また、図３
（ｂ）はは入力整合回路１１の容量素子（Ｃ）の後段に
抵抗素子（Ｒ２）を接続し、図３（ｃ）は入力整合回路
１１の容量素子（Ｃ）の前段に抵抗素子（Ｒ２）を接続
した例である。
【００４０】本発明の効果を実証するために、初段に第
２実施形態の増幅回路を用いた４段構成の高周波増幅器
と従来型の４段構成の高周波増幅器を設計した。初段以
外は両者とも同一構成である。また、両者共に、最大電
力利得は４０ｄＢ、利得可変幅は１０ｄＢになるように
設計した。そして、これらを試作し、測定を行った。具
体的には、利得を変化させた時、出力電力が常に２１ｄ
Ｂｍとなるように入力電力を調整し、各点での隣接チャ
ネル漏洩電力を測定した。測定結果は次の通りであっ
た。
２実施形態の増幅回路を用いた４段構成の高周波増幅器
と従来型の４段構成の高周波増幅器を設計した。初段以
外は両者とも同一構成である。また、両者共に、最大電
力利得は４０ｄＢ、利得可変幅は１０ｄＢになるように
設計した。そして、これらを試作し、測定を行った。具
体的には、利得を変化させた時、出力電力が常に２１ｄ
Ｂｍとなるように入力電力を調整し、各点での隣接チャ
ネル漏洩電力を測定した。測定結果は次の通りであっ
た。
【００４１】従来型の方は、利得を変化させると、隣接
チャネル漏洩電力が最大８ｄＢ劣化した。一方、本発明
の方は、利得可変領域において、隣接チャネル漏洩電力
の変動は僅かに０．３ｄＢであった。このことは、最終
段から電源ラインを通して初段のソース接地ＭＥＳＦＥ
Ｔのドレインに低周波歪みが入力されても、それによる
隣接チャネル漏洩電力の劣化はほとんどないことを意味
している。なお、０．３ｄＢの変動は、トランスファゲ
ートＭＥＳＦＥＴの持つ本来の非線形性によるものであ
ると考察される。
チャネル漏洩電力が最大８ｄＢ劣化した。一方、本発明
の方は、利得可変領域において、隣接チャネル漏洩電力
の変動は僅かに０．３ｄＢであった。このことは、最終
段から電源ラインを通して初段のソース接地ＭＥＳＦＥ
Ｔのドレインに低周波歪みが入力されても、それによる
隣接チャネル漏洩電力の劣化はほとんどないことを意味
している。なお、０．３ｄＢの変動は、トランスファゲ
ートＭＥＳＦＥＴの持つ本来の非線形性によるものであ
ると考察される。
【００４２】以上、ＧａＡｓ ＭＥＳＦＥＴを用いた実
施形態を説明したが、本発明は、化合物系ＨＢＴ、Ｓｉ
ＭＯＳＦＥＴ、Ｓｉバイポーラトランジスタ等、他の
電子デバイスを用いても実現できる。
施形態を説明したが、本発明は、化合物系ＨＢＴ、Ｓｉ
ＭＯＳＦＥＴ、Ｓｉバイポーラトランジスタ等、他の
電子デバイスを用いても実現できる。
【００４３】
【発明の効果】以上述べたように、本発明によれば、ト
ランスファゲートＦＥＴのドレインまたはソースとソー
ス接地ＦＥＴのドレインとの間に設けられたハイパスフ
ィルタ回路によって、低周波歪み信号を要因とする隣接
チャネル漏洩電力の劣化を防止することが可能となり、
隣接チャネル漏洩電力の少ない可変利得型の高周波増幅
器を実現することか可能となる。
ランスファゲートＦＥＴのドレインまたはソースとソー
ス接地ＦＥＴのドレインとの間に設けられたハイパスフ
ィルタ回路によって、低周波歪み信号を要因とする隣接
チャネル漏洩電力の劣化を防止することが可能となり、
隣接チャネル漏洩電力の少ない可変利得型の高周波増幅
器を実現することか可能となる。
【図１】本発明の第１実施形態に係る利得可変高周波増
幅器の構成を示す回路図。
幅器の構成を示す回路図。
【図２】本発明の第２実施形態に係る利得可変高周波増
幅器の構成を示す回路図。
幅器の構成を示す回路図。
【図３】同第１および第２実施形態の高周波増幅器を初
段とする多段増幅器を構成した場合における初段増幅器
前段の入力整合回路の構成例を示す回路図。
段とする多段増幅器を構成した場合における初段増幅器
前段の入力整合回路の構成例を示す回路図。
【図４】従来の利得可変高周波増幅器の構成を示す回路
図。
図。
Ｒst…安定化抵抗 Ｃ１…直流遮断容量 Ｃ２…直流遮断容量 Ｑ１…トランスファーゲートＭＥＳＦＥＴ Ｑ２…ソース接地ＭＥＳＦＥＴ Ｒｇ，Ｒ１…高抵抗 Ｖdd…高電源電位 Ｑ１１〜Ｑ１８…トランスファーゲートＭＥＳＦＥＴ Ｒ２…ＶＳＷＲ改善用抵抗 １１，１２…整合回路
Claims (5)
- 【請求項１】 ソース接地またはエミッタ接地増幅回路
を構成する第１トランジスタを備え、この第１トランジ
スタの制御端子とそのドレインまたはコレクタとの間に
トランスファゲートトランジスタを用いた帰還回路が並
列接続され、前記トランスファゲートトランジスタの制
御端子に供給される利得制御電位により利得が可変制御
される高周波増幅器において、 前記トランスファゲートトランジスタの一端と前記第１
トランジスタの制御端子との間には第１の容量素子が接
続され、且つ前記トランスファゲートトランジスタの他
端と前記第１トランジスタのドレインまたはコレクタと
の間にはハイパスフィルタ回路が接続されていることを
特徴とする高周波増幅器。 - 【請求項２】 前記ハイパスフィルタ回路は、 前記トランスファゲートトランジスタの他端と前記第１
トランジスタのドレインまたはコレクタとの間に接続さ
れた第２の容量素子と、 この第２の容量素子と前記トランスファゲートトランジ
スタの他端との接続点と、電源端子との間に接続された
抵抗素子とを具備することを特徴とする請求項１記載の
高周波増幅器。 - 【請求項３】 前記ハイパスフィルタ回路の低域遮断周
波数は、前記高周波増幅器に入力される入力信号の中心
周波数よりも低く、且つ前記入力信号の帯域周波数より
も高い値に設定されていることを特徴とする請求項１ま
たは２記載の高周波増幅器。 - 【請求項４】 前記第１トランジスタの制御端子とその
ドレインまたはコレクタとの間には、各々の制御端子が
互いに別個の抵抗を介して前記利得制御端子に接続され
た複数のトランスファゲートトランジスタが直列接続さ
れており、 前記第１の容量素子は、前記直列接続された複数のトラ
ンスファゲートトランジスタから構成される直列回路の
一端と前記第１トランジスタの制御端子との間に接続さ
れ、 前記ハイパスフィルタ回路は、前記直列回路の他端と前
記第１トランジスタのドレインまたはコレクタとの間に
接続されていることを特徴とする請求項１乃至３のいず
れか１項記載の高周波増幅器。 - 【請求項５】 複数のソース接地またはエミッタ接地増
幅回路を多段接続して構成され、初段の増幅回路に可変
利得制御のための帰還回路が設けられた高周波増幅器に
おいて、 前記初段の増幅回路は、 ソース接地またはエミッタ接地増幅回路を構成する第１
トランジスタと、 この第１トランジスタの制御端子とそのドレインまたは
コレクタとの間に接続され、制御端子に利得制御電位が
供給されるトランスファゲートトランジスタと、 このトランスファゲートトランジスタの一端と前記第１
トランジスタの制御端子との間に接続された第１の容量
素子と、 前記トランスファゲートトランジスタの他端と前記第１
トランジスタのドレインまたはコレクタとの間に接続さ
れたハイパスフィルタ回路とを具備し、 前記初段の増幅回路の入力段に接続された入力整合回路
の入力端端子と前記第１トランジスタの制御端子との間
を結ぶ信号パス上には、抵抗素子が直列に接続されてい
ることを特徴とする請求項３記載の高周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23244797A JPH1174743A (ja) | 1997-08-28 | 1997-08-28 | 高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23244797A JPH1174743A (ja) | 1997-08-28 | 1997-08-28 | 高周波増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1174743A true JPH1174743A (ja) | 1999-03-16 |
Family
ID=16939432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23244797A Pending JPH1174743A (ja) | 1997-08-28 | 1997-08-28 | 高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1174743A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157917A (ja) * | 2004-12-01 | 2006-06-15 | Alcatel | 電力増幅器 |
| JP2007329618A (ja) * | 2006-06-07 | 2007-12-20 | Fujitsu Ltd | 増幅器 |
-
1997
- 1997-08-28 JP JP23244797A patent/JPH1174743A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006157917A (ja) * | 2004-12-01 | 2006-06-15 | Alcatel | 電力増幅器 |
| JP4531687B2 (ja) * | 2004-12-01 | 2010-08-25 | アルカテル−ルーセント | 電力増幅器 |
| JP2007329618A (ja) * | 2006-06-07 | 2007-12-20 | Fujitsu Ltd | 増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6075414A (en) | High frequency amplifier having a variable attenuator connected to the base of an amplifier FET | |
| US7868699B2 (en) | Semiconductor integrated circuit device | |
| JP2006500884A (ja) | 切換可能な可変出力電力レベルを有する飽和電力増幅器 | |
| CA2389477A1 (en) | Hemt-hbt doherty microwave amplifier | |
| JP2002094331A (ja) | 高周波電力増幅装置及び無線通信機 | |
| KR20030045851A (ko) | 전자 장치를 선형화하는 회로 | |
| EP1254509B1 (en) | Lineariser | |
| US6522197B2 (en) | Method and apparatus for optimum biasing of cascaded MOSFET radio-frequency devices | |
| US6750724B1 (en) | Multistage amplifier | |
| KR20030019311A (ko) | 무선주파수 선형 전력 증폭기의 성능을 개선하기 위한전력 부스터 방법 및 장치 | |
| US20070018727A1 (en) | Variable gain amplifier and wireless communication apparatus including the same | |
| JPH04238407A (ja) | 可変利得増幅器 | |
| US6985032B2 (en) | Amplifier linearisation | |
| JPH0851318A (ja) | 利得可変回路とその集積回路 | |
| JPH1174743A (ja) | 高周波増幅器 | |
| KR20240070517A (ko) | 광대역 선형화 기능을 갖는 평형 증폭기 | |
| JP2000022452A (ja) | 電力増幅器 | |
| KR100845661B1 (ko) | 비선형 왜곡신호 발생기가 적용된 선형화기 | |
| KR100281065B1 (ko) | 캐스코드방식의주파수혼합기 | |
| KR100370545B1 (ko) | 고주파 선형 전력 증폭기의 대전력 방식 전치 왜곡 장치 | |
| JP2001077637A (ja) | プリディストーション回路 | |
| JP2000323944A (ja) | 高周波利得可変増幅器 | |
| JP2000004134A (ja) | 高周波可変利得増幅器 | |
| KR100233250B1 (ko) | 선형 이득조정단 구조를 갖는 가변이득증폭기 | |
| JP4572032B2 (ja) | 周波数変換回路 |