JP2000004134A - 高周波可変利得増幅器 - Google Patents

Abstract

(57)【要約】 【課題】 出力段で生じた低周波歪みが電源線を介して
初段側に帰還するのを防止し、隣接チャネルの漏洩電力
を無視できる程度に低減する。 【解決手段】 ゲートとドレインとが接続されたソース
接地ＦＥＴ１と、ＦＥＴ１のゲート・ドレイン間に接続
された第１キャパシタ３と、キャパシタ３とソース接地
ＦＥＴ１のドレインとの間にそのソースおよびドレイン
がそれぞれ接続されゲートが高抵抗（Ｒｇ）を介して接
地されたトランスファーゲートＦＥＴ２（２１〜２ｎ）
と、ＦＥＴ２とソース接地ＦＥＴ１のドレインとの間に
設けられた直流遮断用の第２キャパシタ１１と、キャパ
シタ１１とＦＥＴ２との接続点に接続された接地抵抗１
２とを備え、ＦＥＴ２のゲートソース間電圧により利得
を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は高周波可変利得増幅
器に係り、特に制御信号により利得を連続的に変更可能
な高周波可変利得増幅器に関する。

【０００２】

【従来の技術】数１００ＭＨｚ以上の高周波信号を増幅
する高周波増幅器としては、例えばパーソナルハンディ
ホンシステム（personal handyphone system―ＰＨＳ
―）の端末等に用いられる送信用増幅器が考えられ、こ
のような高周波増幅器としては、通常ソース接地された
ガリウム砒素電界効果トランジスタ（ＧａＡｓＭＥＳＦ
ＥＴ）が用いられている。このＧａＡｓＦＥＴの１段当
たりの電力利得は１０ｄＢ程度であるため、２段ないし
４段の増幅段を設けることにより、２０ｄＢないし４０
ｄＢ程度の電力利得を得られるようにしたＭＭＩＣ（Mo
nolithic MicrowaveIntegrated Circuit）増幅器が広
く用いられている。

【０００３】増幅器の付加機能の１つとして利得可変機
能があり、これは高周波増幅器の入力電力レベルが変動
した際に出力電力を一定レベル（例えば２１ｄＢｍ）に
保つために利得を調整する機能である。増幅回路にこの
利得可変機能を持たせるためには、利得可変幅（例えば
１０ｄＢ程度）の全域にわたって隣接チャネルの漏洩電
力を一定のスペック値（例えば−５５ｄＢｃ）以下に保
つことが要求されている。さらに近年、負電源が不要で
単一の電源により動作する増幅器が強く求められてお
り、この高周波可変利得増幅器についても負電圧を用い
ずに動作させることが求められている。

【０００４】増幅器において上記のような利得可変機能
を実現するために、図５に示すように、電圧−並列帰還
型負帰還回路を用いた高周波増幅器が提案されている。
この電圧−並列帰還型負帰還回路を用いた高周波増幅器
は、ソースが接地されたＦＥＴ（増幅回路）１のドレイ
ンに、トランスファーゲートＦＥＴ（可変抵抗）２のソ
ースまたはドレインの一方が接続され、ソースまたはド
レインの他方は直流遮断用のキャパシタ（Ｃ１）３を介
してソース接地ＦＥＴ（増幅回路）１のゲートに接続さ
れている。

【０００５】前記トランスファーゲートＦＥＴ（可変抵
抗）２のゲートは高抵抗４を介して制御端子５に接続さ
れており、この制御端子５の電圧を変えることによりト
ランスファーゲートＦＥＴ２は可変抵抗として機能す
る。つまり、トランスファーゲートＦＥＴ２すなわち帰
還抵抗の値が変化することにより利得が変化することに
なるわけである。前記ＦＥＴ１のゲートと前記キャパシ
タ３との接続点には、入力側の整合回路６を介して入力
端子６が接続されており、また、ＦＥＴ１と２との接続
点は出力側の整合回路８を介して出力端子９に接続され
ている。

【０００６】ところで、ソース接地ＦＥＴ（増幅回路）
１の入力と出力が直流遮断されなくてはならないのは当
然のことであるが、図５に示される回路においては直流
遮断用のキャパシタ３がソース接地ＦＥＴ１のゲート側
に接続され、トランスファーゲートＦＥＴ２はソース接
地ＦＥＴ１のドレイン側に接続されている。この理由に
ついて、以下に説明する。

【０００７】トランスファーゲートＦＥＴ２がオフ状態
のときに利得は最大となり、ＦＥＴ２のゲートバイアス
電位を下げてそのオン抵抗を小さくするにつれて利得が
減少するので、利得の可変幅を大きくするにはトランス
ファーゲートＦＥＴ２の御抵抗を下げる必要があり、負
側に大きいしきい値電圧Ｖthを、例えば−１Ｖないし−
２Ｖ程度で設定することになる。一方、ソース接地ＦＥ
Ｔ１のゲート電圧は、特にＭＥＳＦＥＴを用いている場
合などは、所定の正値例えば０．５Ｖ以上の値に設定す
ることはできない。

【０００８】ＦＥＴ１のゲート電圧を所定の正値以上に
設定すると、有意なゲート電流が発生して消費電力を増
大せしめたり、歪みが発生する原因となったりして回路
の信頼性を損なうからである。したがって、負電圧を用
いずにトランスファーゲートＦＥＴ２の制御を行なうた
めには、ソース接地ＦＥＴ１のゲート電位とは別個にト
ランスファーゲート２のソース電位あるいはドレイン電
位を設定しなければならず、ソース接地ＦＥＴ１のゲー
トとトランスファーゲートＦＥＴ２との間は、直流遮断
されていなければならないことになる。

【０００９】一方、トランスファーゲートＦＥＴ２の制
御電圧は、０Ｖから電源電圧（例えば３Ｖ）の間で変化
させるべきものであり、１つの構成としてはトランスフ
ァーゲートＦＥＴ２のドレインおよびソースの直流バイ
アス電位を電源電圧に設定しておくことが考えられる。
この場合、トランスファーゲートＦＥＴをソース接地Ｆ
ＥＴ１のドレインに直接接続する構成が考えられる。

【００１０】しかしながら、このような利得可変制御機
能を有する高周波増幅器、特にＰＨＳ端末用の送信増幅
器においては、以下のような問題が発生するおそれがあ
る。多段（例えば４段）構成の増幅器を想定して説明す
ると、初段は振幅が小さくＦＥＴの非線形性の影響を受
けることが少ないことから、通常、利得可変機能は初段
に設けられることが多いので、利得可変回路は初段に設
けられているものとする。上記ＰＨＳにおいては、π／
４シフトＱＰＳＫ（Quadriphase Phase ShiftKeying−
４位相偏位変調−）信号が用いられているが、これは
１．９ＧＨｚの中心周波数の両側にそれぞれ９６ＫＨｚ
の幅の帯域を有する信号である。

【００１１】上記のＰＨＳ端末用送信増幅器において
は、その非線形性のために混変調歪みが発生することに
なるが、一般には最終段で最も大きい歪みが発生する。
例えば周波数ｆo と「ｆo ＋ｆs 」の２波入力の場合の
混変調歪みを考えると、混変調歪みの一部は搬送波周波
数ｆo を中心としてその回りに生じるスペクトル成分と
ベースバンド周波数ｆs の整数倍のスペクトル成分とし
て生じることになる。ここで、π／４ＱＰＳＫ信号入力
の場合には、前者の搬送波周波数のスペクトル成分は隣
接チャネルの漏洩電力に対応するものである。また、後
者のベースバンド周波数のスペクトル成分は直流遮断キ
ャパシタにより次段には伝わらないため、通常は問題と
はならない。

【００１２】しかしながら、実際には電力供給用として
設けられているインダクタや伝送線路等のインピーダン
スは、信号周波数では充分に高い値であるが、例えば１
００ｋＨｚ程度の低い周波数ではほぼ０に等しい値とな
ってしまう。また、ＰＨＳが時間分割により送受信を切
り換えて多重アクセスを行なうシステムであることに関
連して、増幅器の電源ラインに余りに大きなデカップリ
ングキャパシタを設けることは困難となるという問題が
ある。

【００１３】また、送信されない時間スロットにおいて
は、送信用増幅器への電力供給が遮断されて、増幅器の
電源電圧はある周期でオン・オフ動作を繰り返してお
り、この動作を影響を及ぼし得るほどの大容量のキャパ
シタを携帯用の機器であるＰＨＳに搭載することは実際
上は難しいという問題もある。

【００１４】さらに、現実には電源も有意な内部インピ
ーダンスを有するために、理想的な接地状態を実現でき
るわけではない。これらの理由から、最終段で生じた低
周波歪み成分は、最終段のソース接地ＦＥＴのドレイン
と電源との間に設けられたインダクタや伝送線路、さら
にここの電源線を介して初段ＦＥＴの電源端子に帰還し
てしまうという事態が発生し得ることになる。

【００１５】ただし、初段のソース接地ＦＥＴは通常そ
れほど非線形な動作をしていないため、前記低周波歪み
成分が帰還しても初段ＦＥＴでこの低周波帰還信号と高
周波入力信号とがミキシングを起こし、直ちに相互変調
歪みを発生させると云う危険性は少ない。問題となるの
はトランスファーゲートＦＥＴの存在であり、トランス
ファーゲートＦＥＴのチャネルがオンし始める制御電位
付近の領域においては非線形動作が大きくなり、このよ
うな領域では利得可変回路である初段ＦＥＴにおいて低
周波信号とＲＦ信号とのミキシングが生じることにな
る。上述のような２波入力の場合、ｆo とｆs の混変調
歪みが発生することになる。この混変調歪みは帯域内ス
ペクトルを発生させ、隣接チャネル漏洩電力を増大せし
めることになる。

【００１６】なお、低周波電圧歪み成分が初段ソース接
地ＦＥＴのドレインに現れた場合、初段ソース接地ＦＥ
ＴのドレインとトランスファーゲートＦＥＴとの間が直
結されている場合だけでなく、キャパシタにより直流遮
断して抵抗などを介してトランスファーゲートＦＥＴの
ソースおよびドレインに供給する場合であっても、トラ
ンスファーゲートＦＥＴによる混変調歪みの発生を抑え
られなくなってしまうことがある。

【００１７】これは、初段ソース接地ＦＥＴのドレイン
とトランスファーゲートＦＥＴとの間に設けられたキャ
パシタと、初段ソース接地ＦＥＴのゲートとトランスフ
ァーゲートＦＥＴとの間のキャパシタとによるインピー
ダンス分割によりトランスファーゲートＦＥＴのソース
およびドレインにも低周波電圧歪みが現れるからであ
る。

【００１８】さらに、電源系に低周波歪み成分が発生し
ている以上、たとえ高抵抗を介したとしても現実にはト
ランスファーゲートＦＥＴのソース・ドレインに低周波
の振幅が現れるのは避けがたい。これはトランスファー
ゲートＦＥＴの両端に設けた直流遮断キャパシタが、こ
のような低周波に対しては上述の抵抗よりもはるかに高
インピーダンスとして作用してしまうためである。

【００１９】

【発明が解決しようとする課題】上述した電圧−並列帰
還型負帰還回路による従来の高周波可変利得増幅器にお
いては、出力段で発生した低周波歪みが電源線を通過し
て初段側に設けられた利得可変回路に帰還して、これに
より隣接チャネルの漏洩電力を増加させるという問題点
があった。

【００２０】本発明は上記問題点を解決するためになさ
れたものであり、出力段の低周波歪みを初段側に帰還さ
せないようにして、隣接チャネル漏洩電力を低減させた
高周波可変利得増幅器を提供することを目的としてい
る。

【００２１】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に係る高周波可変利得増幅器は、ゲート電
極が入力端子に接続されドレイン電極が出力端子に接続
されソース電極が接地されると共にゲート電極とドレイ
ン電極とが接続されたソース接地電界効果トランジスタ
と、前記ソース接地電界効果トランジスタの前記ゲート
電極と前記ドレイン電極との間に接続された第１のキャ
パシタと、前記第１のキャパシタと前記ソース接地電界
効果トランジスタの前記ドレイン電極との間にソース電
極およびドレイン電極が接続されると共に前記ゲート電
極が高抵抗を介して接地された少なくとも１つのトラン
スファーゲート電界効果トランジスタと、前記トランス
ファーゲート電界効果トランジスタと前記ソース接地電
界効果トランジスタのドレイン電極との間に設けられて
直流を遮断する第２のキャパシタと、前記第２のキャパ
シタと前記トランスファーゲート電界効果トランジスタ
との接続点に接続された接地抵抗と、を備え、前記トラ
ンスファーゲート電界効果トランジスタのゲートソース
間電圧により利得を制御することを特徴としている。

【００２２】請求項２に係る高周波可変利得増幅器は請
求項１に記載のものにおいて、前記トランスファーゲー
ト電界効果トランジスタが第１ないし第ｎ（ｎは１以上
の整数）の複数個のトランスファーゲート電界効果トラ
ンジスタより構成され、第１のトランジスタのドレイン
電極は第２のトランジスタのソース電極に接続され、以
下順次、第（ｎ−１）のトランジスタのドレイン電極に
第ｎのトランジスタのソース電極に接続されると共に、
第ｎのトランジスタのドレイン電極と前記ソース接地電
界効果トランジスタとの間に前記第２のキャパシタが接
続されていることを特徴としている。

【００２３】請求項３に係る高周波可変利得増幅器は、
請求項２に記載のものにおいて、前記第ｎのトランスフ
ァーゲート電界効果トランジスタと前記接地抵抗の接続
点との間に直流電流が流れるのを防止する第３のキャパ
シタが設けられていることを特徴としている。

【００２４】請求項４に係る高周波可変利得増幅器は、
請求項３に記載のものにおいて、前記第３のキャパシタ
と前記第ｎのトランスファゲート電界効果トランジスタ
との接続点に抵抗を介して利得制御信号の入力端子が接
続されていることを特徴としている。

【００２５】請求項５に係る高周波可変利得増幅器は、
請求項２に記載のものにおいて、前記第ｎのトランスフ
ァーゲート電界効果トランジスタと前記接地抵抗の接続
点との間に抵抗を介して利得制御信号の入力端子が接続
されていることを特徴とする。

【００２６】請求項６に係る高周波可変利得増幅器は、
請求項１に記載のものにおいて、トランスファーゲート
電界効果トランジスタと前記第２のキャパシタとの間に
直流電流が流れるのを防止する第３のキャパシタが設け
られていることを特徴としている。

【００２７】請求項７に係る高周波可変利得増幅器は、
請求項６にものにおいて、第３のキャパシタと前記トラ
ンスファーゲート電界効果トランジスタとの接続点に抵
抗を介して利得制御信号の入力端子が接続されているこ
とを特徴としている。

【００２８】請求項８に係る高周波可変利得増幅器は、
請求項１に記載のものにおいて、トランスファーゲート
電界効果トランジスタと接地抵抗の接続点との間に抵抗
を介して利得制御信号の入力端子が接続されていること
を特徴としている。

【００２９】本発明に係る負帰還型利得可変回路を備え
る高周波増幅器と従来の増幅器との大きな相違点は、ト
ランスファーゲートＦＥＴのドレインソースの両側に直
流遮断用のキャパシタが設けられ、かつ、第２のキャパ
シタ（Ｃ２）とトランスファーゲートＦＥＴの接続点に
接地抵抗（Ｒ１）または１／４波長の線路長を有するシ
ョートスタブが設けられている点、および電源系をトラ
ンスファーゲートＦＥＴに直接接続していない点であ
る。

【００３０】電源系をトランスファーゲートに直接接続
していないことにより、ソース接地ＦＥＴのドレインに
接続された電源回路を介してのみ低周波帰還が起き得る
ことになる。しかしながら、第２のキャパシタ（Ｃ２）
と接地抵抗（Ｒ１）とはハイパスフィルタを構成してお
り、しかも、そのカットオフ周波数を帯域周波数よりも
大きく設定することは容易であり、その際トランスファ
ーゲートＦＥＴのソースあるいはドレイン端子には低周
波帰還がほとんど生じることはなくなる。

【００３１】また、接地抵抗の代わりに、動作周波数に
おいて１／４波長となる線路長を有するショートスタブ
を用いた場合、動作周波数の信号に対してはほとんど影
響がないが、低周波信号はグラウンド側にバイパスされ
るので、接地抵抗を用いた場合と同様に、トランスファ
ーゲートＦＥＴのソースあるいはドレイン端子には低周
波の振幅はほとんど現れないことになる。

【００３２】このような理由により、従来の高周波増幅
回路とは異なり、本発明に係る可変利得高周波増幅回路
においては低周波歪みとＲＦ（Radio Frequency―無線
周波数―）信号との混変調歪みが発生することはない。
したがって、混変調歪みを要因とする隣接チャネルの漏
洩電力が増加することはなくなる。

【００３３】

【発明の実施の形態】以下、本発明に係る高周波可変利
得増幅器の好適な実施形態について、添付図面を参照し
ながら詳細に説明する。図１は、本発明の第１実施形態
に係る高周波可変利得増幅器を示す回路図である。図１
において、従来の増幅器を示した図５と同一符号を付し
たものは、従来の増幅器と同一または相当する構成用件
を示している。

【００３４】図１の高周波増幅器１０は、増幅回路とし
てのソース接地型ＦＥＴ（Ｑ０）１のゲートドレイン間
に直流遮断用の第１のキャパシタ（Ｃ１）３と、利得可
変用のトランスファーゲートＦＥＴ（Ｑ１）２と、直流
遮断用の第２のキャパシタ（Ｃ２）１１と、がこの順序
で直列に接続されている。また、トランスファーゲート
ＦＥＴ（Ｑ１）２と第２のキャパシタ（Ｃ２）１１との
接続点に接地抵抗（Ｒ１）１２が接続されている。な
お、接地抵抗１２の接続点とトランスファーゲートＦＥ
Ｔ２との接続点には抵抗（Ｒgc）１３を介して利得制御
信号の入力端子１４が接続されている。

【００３５】第１実施形態に係る高周波可変利得増幅器
は上述のように構成したので、直流遮断用の第２のキャ
パシタ１１と接地抵抗１２とを設けたことにより従来の
増幅回路のような低周波信号とＲＦ信号との混変調歪み
が発生することがなくなり、この混変調歪みを原因とす
る隣接チャネルの漏洩電力の増加を抑えることができ
る。

【００３６】図２は本発明の第２実施形態に係る高周波
可変利得増幅器１５を示す回路図である。図１に示され
た第１実施形態に係る増幅器１０と第２実施形態に係る
増幅器１５との相違点は、トランスファーゲートＦＥＴ
（Ｑ１）２と第２のキャパシタ（Ｃ２）１１との間に、
直流遮断用の第３のキャパシタ（Ｃ３）１６を設けた点
と、第２のキャパシタ（Ｃ２）１１と第３のキャパシタ
（Ｃ３）１６の接続点に、接地抵抗（Ｒ１）１２が接続
されている点である。

【００３７】上記構成を有する第２実施形態に係る高周
波可変利得増幅器によれば、特に制御端子１４を介して
トランスファーゲートＦＥＴ２のソース（またはドレイ
ン）に供給される利得制御信号の制御電位によって直流
電流が流れてしまうのを防止することができ、第１実施
形態に係る高周波増幅器１０の効果に加えて更に優れた
効果を奏する。

【００３８】なお、上述した第１実施形態および第２実
施形態にそれぞれ係る高周波可変利得増幅器はトランス
ファーゲートＦＥＴ２が何れも１段だけ設けられていた
が、本発明はこれに限定されず、トランスファーゲート
ＦＥＴを複数段にわたり設けるようにしても良い。以
下、図３および図４を参照しながら第１実施形態および
第２実施形態の変形例としての第３実施形態および第４
実施形態に係る高周波可変利得増幅器について説明す
る。

【００３９】図３に示す第３実施形態に係る高周波可変
利得増幅器２０は、第１実施形態に係る高周波可変利得
増幅器１０におけるトランスファーゲートＦＥＴ２の代
わりに第１ないし第ｎのトランスファーゲートＦＥＴ
（Ｑ１）２１，（Ｑ２）２２，…，｛Ｑ（ｎ−１）｝２
（ｎ−１），（Ｑｎ）２ｎが設けられ、最終段のトラン
スファーゲートＦＥＴ２ｎに直流遮断用の第２のキャパ
シタ１１と接地抵抗１２が接続された構成となってい
る。第１ないし第ｎのトランスファゲートＦＥＴ２１な
いし２ｎのゲート電極には第１ないし第ｎのゲート接地
抵抗（Ｒg1ないしＲgn）３１ないし３ｎがそれぞれ接続
されている。

【００４０】このように複数段にわたりトランスファー
ゲートＦＥＴ２１ないし２ｎを設ける場合、第１実施形
態の変形例である第３実施形態に限られず、図４に示す
第４実施形態のように構成しても良い。この第４実施形
態に係る高周波可変利得増幅器２５は、図２に示された
第２実施形態の増幅回路１５の変形例であり、図２のト
ランスファーゲートＦＥＴ２の代わりに、第１ないし第
ｎのトランスファーゲートＦＥＴ（Ｑ１）２１，（Ｑ
２）２２，…，｛Ｑ（ｎ−１）｝２（ｎ−１），（Ｑ
ｎ）２ｎが設けられ、最終段のトランスファーゲートＦ
ＥＴ２ｎに直流遮断用の第２のキャパシタ１１と接地抵
抗１２が接続された構成となっている。第１ないし第ｎ
のトランスファゲートＦＥＴ２１ないし２ｎのゲート電
極には第１ないし第ｎのゲート接地抵抗（Ｒg1ないしＲ
gn）３１ないし３ｎがそれぞれ接続されている。

【００４１】最終段のトランスファゲートＦＥＴ２ｎと
利得制御信号入力端子の抵抗１３の接続点と、第２のキ
ャパシタ１１と接地抵抗１２の接続点との間には直流遮
断用の第３のキャパシタ（Ｃ３）１６が介挿されてお
り、この第３のキャパシタ１６を設けた点が第３実施形
態と第４実施形態との相違点であることは、第１実施形
態と第２実施形態との関係と同一である。

【００４２】上記第１実施形態ないし第４実施形態の高
周波可変利得増幅器において、増幅回路（ソース接地Ｆ
ＥＴ１）が多段に設けられる場合、利得制御用の接地抵
抗と直流遮断用の第２のキャパシタを備える利得可変用
のトランスファーゲートＦＥＴ２は初段の増幅回路に設
けられていることが望ましい。その理由はＲＦ信号は入
力される初段側の方が振幅が小さいが、このように振幅
が小さい方がトランスファーゲートＦＥＴで生じる歪み
も小さいからである。ただし、この場合利得を変えると
同時に入力インピーダンスも変化してしまうことにな
り、この入力インピーダンスの変化は電圧定在波比（Ｖ
ＳＷＲ−Voltage Standing Wave Ratio ―）を劣化させ
ることになる。

【００４３】入力インピーダンスの変化によるＶＳＷＲ
の劣化を防止するためには、本来は無損失である入力整
合回路（図１ないし図４には図示されないが従来の回路
を示す図５の符号６に相当する）に、ある程度の損失分
を持たせることにより、入力インピーダンスの変動を抑
制することができる。例えば、入力整合回路の入出力端
子間を結ぶ信号パス上に抵抗素子を直列接続したり、整
合回路の構成素子自体に比較的損失の大きな素子を用い
たりする方法があるが、ある程度の損失分を持たせるこ
とができるという一定の効果さえ期待できれば何れの方
法を採用しても良い。

【００４４】本発明の効果を実証するために初段に第２
実施形態に係る高周波可変利得増幅器を設けた４段構成
のアンプと従来の４段アンプを、両者共に最大電力利得
を４０ｄＢ，可変利得幅を１０ｄＢとなるように設計
し、これらを試作して測定を行なった。具体的には、利
得を変化させたときに出力電力が常に２１ｄＢｍとなる
ように入力電力を調整し、各点での隣接チャネル漏洩電
力を測定したときの測定結果は次の通りであった。従来
の増幅器は利得を変化させると隣接チャネル漏洩電力が
最大で８ｄＢほど劣化した。これに対して、本発明の第
２実施形態に係る可変利得高周波増幅回路では、利得可
変領域における隣接チャネル漏洩電力の変動は僅かに
０．３ｄＢであった。この僅かな変動は、トランスファ
ーゲートＦＥＴが本質的に有している非線形性によるも
のと考察される。

【００４５】なお、以上に説明した第１ないし第４実施
形態に係る高周波可変利得増幅器はＧａＡｓＭＥＳＦＥ
Ｔを用いて製造するようにしていたが、本発明はこれに
限定されず、例えば、化合物半導体ヘテロ接合ＦＥＴや
ＳｉＭＯＳＦＥＴのような他の電子デバイスを用いても
実現できることは勿論である。また、トランスファーゲ
ートＦＥＴの段数は、第１および第２実施形態のように
１段でもよく、また第３および第４実施形態のようにｎ
段でも良いが、一般には、トランスファーゲートＦＥＴ
を多段に接続することにより、各トランスファーゲート
ＦＥＴのドレイン・ソース間に印加される電圧振幅が低
減するので、トランスファーゲートＦＥＴ本来の非線形
性により生じる歪みを低減することができる。また、第
２実施形態の場合、接地抵抗１２に代えて動作周波数に
対して１／４波長程度の線路長を有するショートスタブ
線路を用いるようにしても良い。さらに、動作周波数に
おいて充分に高インピーダンスであり、かつ、帯域周波
数では低インピーダンスとなる素子値を有する誘導性素
子を用いるようにしても良い。

【００４６】

【発明の効果】以上詳細に説明したように、本発明に係
る高周波可変利得増幅器によれば出力段で発生した低周
波歪みが電源線を通過して初段側に設けられた利得可変
回路に帰還するのを防止することができ、これにより隣
接チャネルの漏洩電力をほとんど無視できる程度に低減
させることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る高周波可変利得増
幅器を示す回路図である。

【図２】本発明の第２実施形態に係る高周波可変利得増
幅器を示す回路図である。

【図３】本発明の第３実施形態に係る高周波可変利得増
幅器を示す回路図である。

【図４】本発明の第４実施形態に係る高周波可変利得増
幅器を示す回路図である。

【図５】従来の利得可変機能を有する高周波増幅器を示
す回路図である。

【符号の説明】

１ （増幅用）ソース接地ＦＥＴ ２ トランスファーゲートＦＥＴ ３ （直流遮断用）第１のキャパシタ（Ｃ１） １０ 第１実施形態に係る高周波可変利得増幅器 １１ （直流遮断用）第２のキャパシタ（Ｃ２） １２ 接地抵抗（Ｒ１） １５ 第２実施形態に係る高周波可変利得増幅器 １６ （直流遮断用）第３のキャパシタ（Ｃ３） ２０ 第３実施形態に係る高周波可変利得増幅器 ２１〜２ｎ 第１ないし第ｎのトランスファーゲートＦ
ＥＴ ２５ 第４実施形態に係る高周波可変利得増幅器

Claims (8)

【特許請求の範囲】
1. 【請求項１】ゲート電極が入力端子に接続されドレイン
   電極が出力端子に接続されソース電極が接地されると共
   にゲート電極とドレイン電極とが接続されたソース接地
   電界効果トランジスタと、前記ソース接地電界効果トラ
   ンジスタの前記ゲート電極と前記ドレイン電極との間に
   接続された第１のキャパシタと、前記第１のキャパシタ
   と前記ソース接地電界効果トランジスタの前記ドレイン
   電極との間にソース電極およびドレイン電極が接続され
   ると共に前記ゲート電極が高抵抗を介して接地された少
   なくとも１つのトランスファーゲート電界効果トランジ
   スタと、前記トランスファーゲート電界効果トランジス
   タと前記ソース接地電界効果トランジスタのドレイン電
   極との間に設けられて直流を遮断する第２のキャパシタ
   と、前記第２のキャパシタと前記トランスファーゲート
   電界効果トランジスタとの接続点に接続された接地抵抗
   と、を備え、 前記トランスファーゲート電界効果トランジスタのゲー
   トソース間電圧により利得を制御することを特徴とする
   高周波可変利得増幅器。
2. 【請求項２】前記トランスファーゲート電界効果トラン
   ジスタは、第１ないし第ｎ（ｎは１以上の整数）の複数
   個のトランスファーゲート電界効果トランジスタより構
   成され、第１のトランジスタのドレイン電極は第２のト
   ランジスタのソース電極に接続され、以下順次、第（ｎ
   −１）のトランジスタのドレイン電極に第ｎのトランジ
   スタのソース電極に接続されると共に、第ｎのトランジ
   スタのドレイン電極と前記ソース接地電界効果トランジ
   スタとの間に前記第２のキャパシタが接続されているこ
   とを特徴とする請求項１に記載の高周波可変利得増幅
   器。
3. 【請求項３】前記第ｎのトランスファーゲートトランジ
   スタと前記接地抵抗の接続点との間に直流電流が流れる
   のを防止する第３のキャパシタが設けられていることを
   特徴とする請求項２に記載の高周波可変利得増幅器。
4. 【請求項４】前記第３のキャパシタと前記第ｎのトラン
   スファゲート電界効果トランジスタとの接続点に抵抗を
   介して利得制御信号の入力端子が接続されていることを
   特徴とする請求項３に記載の高周波可変利得増幅器。
5. 【請求項５】前記第ｎのトランスファーゲート電界効果
   トランジスタと前記接地抵抗の接続点との間に抵抗を介
   して利得制御信号の入力端子が接続されていることを特
   徴とする請求項２に記載の高周波可変利得増幅器。
6. 【請求項６】前記トランスファーゲート電界効果トラン
   ジスタと前記第２のキャパシタとの間に直流電流が流れ
   るのを防止する第３のキャパシタが設けられていること
   を特徴とする請求項１に記載の高周波可変利得増幅器。
7. 【請求項７】前記第３のキャパシタと前記トランスファ
   ーゲート電界効果トランジスタとの接続点に抵抗を介し
   て利得制御信号の入力端子が接続されていることを特徴
   とする請求項６に記載の高周波可変利得増幅器。
8. 【請求項８】前記トランスファーゲート電界効果トラン
   ジスタと前記接地抵抗の接続点との間に抵抗を介して利
   得制御信号の入力端子が接続されていることを特徴とす
   る請求項１に記載の高周波可変利得増幅器。