JPH1173332A - 割り込み制御方法および割り込み制御機構 - Google Patents

Abstract

(57)【要約】 【課題】 割り込み優先順位が動的に再構成可能であ
り、かつ割り込み処理内容も再構成可能である割り込み
制御方法および割り込み制御機構を提供する。 【解決手段】 命令駆動型ディジタル回路の割り込み制
御機構であって、割り込み優先順位がそれぞれ付与され
た複数個の割り込み信号入力端子Ａ’、Ｂ’を有する割
り込み制御回路１１を少なくとも具備し、複数個の割り
込み信号入力端子への割り込み信号発生時にそれぞれ所
定の割り込みベクタの指定する割り込み処理手続きを実
行するプロセッサー１２と、このプロセッサー１２内部
あるいは外部から入力される割り込み再構成回路制御信
号Ｃｉｎ、Ｃｅｘｔに基づき、複数個の割り込み要求
Ａ、Ｂと複数個の割り込み信号入力端子Ａ’、Ｂ’との
結合を変更可能な割り込み再構成回路１０を備えて構成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、割り込み制御方法
および割り込み制御機構に関し、とりわけ割り込み優先
順位が動的に再構成される割り込み制御方法および割り
込み制御機構に関するものである。

【０００２】

【従来の技術】ディジタル回路のうちで、与えられた命
令（インストラクション）に基づき所定の処理を順次実
行する構成のものは、命令駆動型ディジタル回路と称せ
られる。通常、このような命令駆動型ディジタル回路
は、コード化された一群の命令（すなわちプログラム）
を、内蔵するメモリ等の記憶手段に記憶し、この記憶さ
れている命令をメモリ等から順次読みだし（フェッ
チ）、ついでこれを実行（エギュゼキュート）する、所
謂ストアードプログラム方式のディジタル回路として構
成される。

【０００３】このような命令駆動型ディジタル回路は、
その代表的な例として汎用の用途に広く適用されている
マイクロプロセッサーや、ＤＳＰ（デジタルシグナルプ
ロセッサー）等があり、また近年にあってはマルチメデ
ィア用途に特化したメディアプロセッサーが挙げられ
る。

【０００４】このような命令駆動型ディジタル回路は、
通常、割り込み回路を備え、割り込み元からの要求とし
て入力される割り込み信号に基づいて決められた処理を
行なう構成が一般的である。さらにこうした割り込み
は、複数個の信号を受け付ける構成が多く、これら複数
個の割り込み信号は予め設定されている優先順位にそっ
て処理される構成となっている。

【０００５】たとえば、割り込み元から複数個の割り込
みが発生すると、割り込み制御回路は、同時に到着した
複数個の割り込みの中で、サービス順位の高い割り込み
から順に受け付け、その割り込みに対応する割り込みべ
クタを発生する。一方、割り込みベクタのアドレスには
割り込み処理内容が格納されており、この処理内容は該
当する割り込みベクタにより読み出され、命令駆動型デ
ィジタル回路は一連の割り込み処理を行なう。一連の割
り込み処理とは、命令によって定義されている動作であ
る。

【０００６】ここで、従来の割り込み機構の例として、
図１１に示されるような構成がある。同図に示されるよ
うに、二基の割り込み要求元からの割り込み要求信号が
それぞれＵ、Ｖであり、命令駆動型デジタル回路の二個
の割り込み端子がそれぞれＩＮＴ１、ＩＮＴ２であり、
さらにハードウエア構成的に割り込み端子ＩＮＴ１への
入力の処理が割り込み端子ＩＮＴ２への入力の処理より
も優先される。

【０００７】割り込み要求信号Ｕは割り込み端子ＩＮＴ
１に結線され、さらに割り込み要求信号Ｖは割り込み端
子ＩＮＴ２に結線されており、かつ割り込み端子ＩＮＴ
１への割り込み発生時に割り込み処理ルーチンＭが実行
され、また割り込み端子ＩＮＴ２への割り込み発生時に
割り込み処理ルーチンＮが実行される構成となってい
る。

【０００８】

【発明が解決しようとする課題】前記の構成で、例えば
割り込み要求信号Ｕが頻繁に発生するとした場合、大半
の時間が割り込み要求信号Ｕの処理である割り込み処理
ルーチンＭの実行の反復にのみ費やされ、他方の割り込
み要求信号Ｖが発生しても常に待ちの状態に入ってしま
い、よって割り込み要求信号Ｖの処理の機会が殆どない
という不都合が生じることになる。

【０００９】一方、割り込み処理ルーチンＭ、Ｎの内容
が再構成可能である時、すなわち割り込み処理ルーチン
Ｍ、Ｎの内容の書き換えが可能な構成であれば、両処理
ルーチンＭ、Ｎの内容を交換することも可能であるが、
例えこのような交換操作を施したとしても、割り込み要
求信号Ｕの発生タイミングは割り込み要求信号Ｖの発生
タイミングとは異なるため、所望の結果を得ることは出
来ない。

【００１０】したがって、両割り込み端子Ｍ、Ｎへの両
割り込み要求信号Ｕ、Ｖの結線を入れ替える必要がある
が、一般的にはハードウエア的に結線接続されているゆ
え、煩雑な作業が必要になり、よって実用的ではなかっ
た。

【００１１】前記のように、従来の構成ではメモリに記
憶されている命令（プログラム）が再構成、すなわち変
更可能な命令であれば、割り込みベクタの内容について
の変更が可能であるものの、その半面で、割り込み処理
の優先順位（すなわちサービス順位）の変更は事実上不
可能であった。

【００１２】このように、従来の構成にあっては優先サ
ービス順位が固定されているので、常に優先順位の高い
割り込みから実行される環境においては、低い割り込み
は処理されず、割り込み要求がサービスされないという
問題があった。さらに、再構成不可能な命令であれば、
割り込みベクタ内容の変更が不可能であり、割り込みに
対し単一の処理しか行なえないという欠点があった。

【００１３】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、割り込み優先順
位が動的に再構成可能であり、かつ割り込み処理内容も
再構成可能である割り込み制御方法および割り込み制御
機構を提供することを目的とする。

【００１４】

【課題を解決するための手段】前記課題を解決するため
本発明の請求項１に係る命令駆動型ディジタル回路の割
り込み制御機構は、割り込み優先順位がそれぞれ付与さ
れた複数個の割り込み信号入力端子を有する割り込み制
御回路を少なくとも具備し、かつ前記複数個の割り込み
信号入力端子への割り込み信号発生時にそれぞれ所定の
割り込みベクタの指定する割り込み処理手続きを実行す
るプロセッサーと、前記プロセッサーの外部から入力さ
れる割り込み再構成回路制御信号に基づき、複数個の割
り込み要求と前記複数個の割り込み信号入力端子との結
合を変更可能な割り込み再構成回路を備えて構成された
ことを特徴とする。

【００１５】前記の構成によれば、外部から割り込み再
構成回路制御信号を与えるだけで、ハードウエアの変更
なしに割り込み優先順位の任意な変更がなされ、運用状
況に応じた最適の割り込みシステムが実現される。

【００１６】本発明の請求項２に係る命令駆動型ディジ
タル回路の割り込み制御機構は、割り込み優先順位がそ
れぞれ付与された複数個の割り込み信号入力端子を有す
る割り込み制御回路を少なくとも具備し、かつ前記複数
個の割り込み信号入力端子への割り込み信号発生時にそ
れぞれ所定の割り込みベクタの指定する割り込み処理手
続きを実行するプロセッサーと、前記プロセッサーから
入力される割り込み再構成回路制御信号に基づき、複数
個の割り込み要求と前記複数個の割り込み信号入力端子
との結合を変更可能な割り込み再構成回路を備えて構成
されたことを特徴とする。

【００１７】前記の構成によれば、割り込み再構成回路
制御信号を内部で発生させることで、ハードウエアの変
更なしに割り込み優先順位の任意な変更がなされ、運用
状況に応じた最適の割り込みシステムが実現される。

【００１８】本発明の請求項３に係る命令駆動型ディジ
タル回路の割り込み制御機構は、請求項１または２記載
のものであって、前記割り込み処理手続きを変更可能と
したことを特徴とする。

【００１９】前記の構成によれば、割り込み優先順位の
任意な変更に加えて割り込み処理手続きの変更もなさ
れ、さらに広範な条件下での利用がなされる。

【００２０】本発明の請求項４に係る命令駆動型ディジ
タル回路の割り込み制御機構は、複数個の割り込み信号
入力端子を有する割り込み制御回路を少なくとも具備
し、かつ前記複数個の割り込み信号入力端子への割り込
み信号発生時にそれぞれ所定の割り込みベクタの指定す
る割り込み処理手続きを実行するプロセッサーと、少な
くとも一個の割り込み要求に対し、前記複数個の割り込
み信号入力端子とを１対Ｎ（Ｎは正の整数）の割合で結
合し、かつ前記プロセッサーの外部から入力される割り
込み再構成回路制御信号に基づき、前記１対Ｎ（Ｎは正
の整数）の結合が変更可能である割り込み再構成回路を
備えて構成されたことを特徴とする。

【００２１】前記の構成によれば、一個の割り込み要求
に複数個の割り込み信号入力端子が対応付けられ、かつ
外部から入力される割り込み再構成回路制御信号によっ
て、それらのうちの所望のものと任意な結合がなされる
ことで、同一の割り込み要求に対して異なる最適な処理
の選択がなされる。

【００２２】本発明の請求項５に係る命令駆動型ディジ
タル回路の割り込み制御機構は、複数個の割り込み信号
入力端子を有する割り込み制御回路を少なくとも具備
し、かつ前記複数個の割り込み信号入力端子への割り込
み信号発生時にそれぞれ所定の割り込みベクタの指定す
る割り込み処理手続きを実行するプロセッサーと、少な
くとも一個の割り込み要求に対し、前記複数個の割り込
み信号入力端子とを１対Ｎ（Ｎは正の整数）の割合で結
合し、かつ前記プロセッサーから入力される割り込み再
構成回路制御信号に基づき、前記１対Ｎ（Ｎは正の整
数）の結合が変更可能である割り込み再構成回路を備え
て構成されたことを特徴とする。

【００２３】前記の構成によれば、一個の割り込み要求
に複数個の割り込み信号入力端子が対応付けられ、かつ
内部から発せられる割り込み再構成回路制御信号によっ
て、それらのうちの所望のものと任意な結合がなされる
ことで、同一の割り込み要求に対して異なる最適な処理
の選択がさらに容易になされる。

【００２４】本発明の請求項６に係る命令駆動型ディジ
タル回路の割り込み制御機構は、請求項４または５記載
のものであって、前記割り込み処理手続きを変更可能と
したことを特徴とする。

【００２５】前記の構成によれば、同一の割り込み要求
に対して異なる最適な処理の選択がさらに容易になされ
ることに加えて、割り込み処理手続きも変更されること
により、さらに広範で精緻な処理が実現される。

【００２６】本発明の請求項７に係る命令駆動型ディジ
タル回路の割り込み制御方法は、割り込み優先順位がそ
れぞれ付与された複数個の割り込み信号入力端子への割
り込み信号発生時にそれぞれ所定の割り込みベクタの指
定する割り込み処理手続きを実行し、前記命令駆動型デ
ィジタル回路の外部から入力される割り込み再構成回路
制御信号に基づき、複数個の割り込み要求と前記複数個
の割り込み信号入力端子との結合を変更することを特徴
とする。

【００２７】前記の構成によれば、外部から割り込み再
構成回路制御信号を与えるだけで、ハードウエアの変更
なしに割り込み優先順位の任意な変更がなされ、運用状
況に応じた最適の割り込みシステムが実現される。

【００２８】本発明の請求項８に係る命令駆動型ディジ
タル回路の割り込み制御方法は、割り込み優先順位がそ
れぞれ付与された複数個の割り込み信号入力端子への割
り込み信号発生時にそれぞれ所定の割り込みベクタの指
定する割り込み処理手続きを実行し、前記命令駆動型デ
ィジタル回路内部から発せられる割り込み再構成回路制
御信号に基づき、複数個の割り込み要求と前記複数個の
割り込み信号入力端子との結合を変更することを特徴と
する。

【００２９】前記の構成によれば、割り込み再構成回路
制御信号を内部で発生させることで、ハードウエアの変
更なしに割り込み優先順位の任意な変更がなされ、運用
状況に応じた最適の割り込みシステムが実現される。

【００３０】本発明の請求項９に係る命令駆動型ディジ
タル回路の割り込み制御方法は、請求項７または８記載
のものであって、前記割り込み処理手続きを変更可能と
したことを特徴とする。

【００３１】前記の構成によれば、割り込み優先順位の
任意な変更に加えて割り込み処理手続きの変更もなさ
れ、さらに広範な条件下での利用がなされる。

【００３２】本発明の請求項１０に係る命令駆動型ディ
ジタル回路の割り込み制御方法は、複数個の割り込み信
号入力端子への割り込み信号発生時にそれぞれ所定の割
り込みベクタの指定する割り込み処理手続きを実行し、
少なくとも一個の割り込み要求に対し、前記複数個の割
り込み信号入力端子とを１対Ｎ（Ｎは正の整数）の割合
で結合し、かつ前記命令駆動型ディジタル回路の外部か
ら入力される割り込み再構成回路制御信号に基づき、前
記１対Ｎ（Ｎは正の整数）の結合を変更可能にすること
を特徴とする。

【００３３】前記の構成によれば、一個の割り込み要求
に複数個の割り込み信号入力端子が対応付けられ、かつ
外部から入力される割り込み再構成回路制御信号によっ
て、それらのうちの所望のものと任意な結合がなされる
ことで、同一の割り込み要求に対して異なる最適な処理
の選択がなされる。

【００３４】本発明の請求項１１に係る命令駆動型ディ
ジタル回路の割り込み制御方法は、複数個の割り込み信
号入力端子への割り込み信号発生時にそれぞれ所定の割
り込みベクタの指定する割り込み処理手続きを実行し、
少なくとも一個の割り込み要求に対し、前記複数個の割
り込み信号入力端子とを１対Ｎ（Ｎは正の整数）の割合
で結合し、かつ前記命令駆動型ディジタル回路が発する
割り込み再構成回路制御信号に基づき、前記１対Ｎ（Ｎ
は正の整数）の結合を変更可能にすることを特徴とす
る。

【００３５】前記の構成によれば、一個の割り込み要求
に複数個の割り込み信号入力端子が対応付けられ、かつ
内部から発せられる割り込み再構成回路制御信号によっ
て、それらのうちの所望のものと任意な結合がなされる
ことで、同一の割り込み要求に対して異なる最適な処理
の選択がさらに容易になされる。

【００３６】本発明の請求項１２に係る命令駆動型ディ
ジタル回路の割り込み制御方法は、請求項１０または１
１記載のものであって、前記割り込み処理手続きを変更
可能としたことを特徴とする。

【００３７】前記の構成によれば、同一の割り込み要求
に対して異なる最適な処理の選択がさらに容易になされ
ることに加えて、割り込み処理手続きも変更されること
により、さらに広範で精緻な割り込みサービスが実現さ
れる。

【００３８】

【発明の実施の形態】以下、この発明の実施の形態を説
明する。図１は、本発明に係る割り込み制御機構の一実
施形態のブロック構成図である。図２は、図１に示す割
り込み制御機構の第一の状態における入出力論理対応の
説明図である。

【００３９】図３は、図１に示す割り込み制御機構の第
一の状態における割り込みベクターテーブルの模式説明
図である。図４は、図１に示す割り込み制御機構の第二
の状態における入出力論理対応の説明図である。

【００４０】図５は、図１に示す割り込み制御機構の第
二の状態における割り込みベクターテーブルの模式説明
図である。図６は、図１に示す割り込み再構成手段の回
路構成例の説明図である。

【００４１】図１に示されるように、本実施形態に係る
割り込み制御機構ＳｙｓＡは、命令駆動型ディジタル回
路の割り込み制御機構であり、割り込み再構成回路１０
と、二個の割り込み端子（または割り込み信号入力端
子）Ａ’、Ｂ’を備える割り込み制御回路１１、この割
り込み制御回路１１を一部分とするプロセッサー１２か
ら構成される。割り込み制御回路１１は、割り込み端子
Ａ’を優先順位の高い割り込みとして処理し、割り込み
端子Ｂ’を優先順位の低い割り込みとして処理する。プ
ロセッサー１２は、割り込み信号発生時にそれぞれ所定
の割り込みベクタの指定する割り込み処理手続きを実行
する

【００４２】割り込み再構成回路１０は、二個の割り込
み要求Ａ、Ｂを受け付け、さらに割り込み再構成回路制
御信号（外部）Ｃｅｘｔ、または割り込み再構成回路制
御信号（内部）Ｃｉｎのいずれか一方を制御信号として
受け取る。制御信号（外部）Ｃｅｘｔはプロセッサー１
２の外部から入力されるもので、また制御信号（内部）
Ｃｉｎはプロセッサー１２の内部で発生させる。

【００４３】割り込み再構成回路１０は、制御信号Ｃｅ
ｘｔ、またはＣｉｎに基づいて、二個の割り込み要求
Ａ、Ｂと割り込み端子Ａ’、Ｂ’との結合を再構成す
る。

【００４４】割り込み再構成回路制御信号Ｃｅｘｔ（ま
たはＣｉｎ）が’Ｌ’の場合に、割り込み再構成回路１
０は第一の状態となり、図２に示すような入出力論理と
なる。このとき、割り込み要求Ａと割り込み端子Ａ’、
割り込み要求Ｂと割り込み端子’Ｂ’がそれぞれ結合さ
れている。

【００４５】同図で、Ａ＝’Ｈ’かつＢ＝’Ｌ’のと
き、すなわち割り込み要求Ａに信号が入り、一方、割り
込み要求Ｂに信号が入信しなければ、割り込み端子Ａ’
のみが’Ｈ’となる。逆にＡ＝’Ｌ’かつＢ＝’Ｈ’の
とき、すなわち割り込み要求Ｂに信号が入り、一方、割
り込み要求Ａに信号が入信しなければ、割り込み端子
Ｂ’のみが’Ｈ’となる。

【００４６】割り込み要求Ａの信号が割り込み端子Ａ’
に載ると、図３のベクターテーブルに示されるように割
り込みベクターａがアクセスされる。逆に、割り込み要
求Ｂの信号が割り込み端子Ｂ’に載ると、割り込みベク
ターｂがアクセスされる。また、割り込み要求Ａ、Ｂと
もに’Ｈ’であると、優先順位の高い割り込み端子Ａ’
に載った側の割り込み要求すなわちＡが優先処理され
る。

【００４７】つぎに、割り込み再構成回路制御信号Ｃｅ
ｘｔ（またはＣｉｎ）が値を反転させて’Ｈ’になる
と、割り込み再構成回路１０は第二の状態となり、図４
に示すような入出力論理となる。このとき、割り込み要
求Ｂと割り込み端子Ａ’、割り込み要求Ａと割り込み端
子’Ｂ’がそれぞれ結合されている。

【００４８】すなわち、割り込み再構成回路１０は、外
部（または内部：命令駆動型ディジタル回路自身）から
入力される割り込み再構成回路制御信号Ｃｅｘｔ（また
はＣｉｎ）に基づき、割り込み要求Ａ、Ｂと割り込み信
号入力端子Ａ’、Ｂ’との結合を変更する。

【００４９】同図で、Ａ＝’Ｌ’かつＢ＝’Ｈ’のと
き、すなわち割り込み要求Ｂに信号が入り、一方、割り
込み要求Ａに信号が入信しなければ、割り込み端子Ａ’
のみが’Ｈ’となる。逆に、Ａ＝’Ｈ’かつＢ＝’Ｌ’
のとき、すなわち、割り込み要求Ａに信号が入り、一
方、割り込み要求Ｂに信号が入信しなければ、割り込み
端子Ｂ’のみが’Ｈ’となる。

【００５０】割り込み要求Ｂの信号が割り込み端子Ａ’
に載ると、図５のベクターテーブルに示されるように割
り込みベクターａがアクセスされる。逆に、割り込み要
求Ａの信号が割り込み端子Ｂ’に載ると、割り込みベク
ターｂがアクセスされる。また、割り込み要求Ａ、Ｂと
もに’Ｈ’であると、優先順位の高い割り込み端子Ａ’
に載った側の割り込み要求すなわちＢが優先処理され
る。

【００５１】割り込み再構成回路１０のこうした論理構
成は、図６で示されるように、二基のスイッチングモジ
ュールＳｍｏｄ１およびＳｍｏｄ２が、制御信号Ｃによ
って制御される構成になっている。すなわち制御信号Ｃ
が’Ｌ’の場合、第一の状態として図２に示された論理
値をとり、制御信号Ｃが’Ｈ’の場合、第二の状態とし
て図４に示された論理値をとる。

【００５２】制御信号Ｃを外部端子から制御する場合
は、割り込み要求を発生させたのち、命令駆動型ディジ
タル回路が割り込みをサービスしたのを外部回路に知ら
せる構成が好ましい。または外部回路が関知し、制御を
切替える構成も可能である。このようにして制御を遷移
することができる。また、命令駆動型ディジタル回路自
身によって制御信号Ｃを与える場合、割り込みがサービ
スされた後、サービスルーチンの中で命令によって制御
を遷移するように命令を構築しておくことが必要にな
る。

【００５３】前記で明らかなように、本実施形態では外
部または内部から割り込み再構成回路制御信号を与える
だけで、ハードウエアの変更なしに割り込み優先順位を
任意に変更でき、運用状況に応じた最適の割り込みシス
テムが実現される。

【００５４】さらに、再構成が可能な命令体系を採用す
るなどで、割り込み処理手続き、あるいは割り込みべク
タの内容を変更可能とすることができる。これにより、
割り込み優先順位の任意な変更に加えて、割り込みが生
じた場合の結果を変更することが可能になり、より幅広
い制御が可能になる。

【００５５】なお、図１は割り込み要求ならびに割り込
み端子がいずれも２個で構成した場合を示しているが、
３端子以上の構成についてもこれと同様に構成すること
ができることは言うまでもない。

【００５６】図７は、本発明に係る割り込み制御機構の
他の実施形態のブロック構成図である。図８は、図７に
示す割り込み制御機構の第一の状態における入出力論理
対応の説明図である。

【００５７】図９は、図７に示す割り込み制御機構の第
二の状態における入出力論理対応の説明図である。図１
０は、図７に示す割り込み再構成手段の回路構成例の説
明図である。

【００５８】図７に示されるように、本実施形態に係る
割り込み制御機構ＳｙｓＢは、命令駆動型ディジタル回
路の割り込み制御機構であり、割り込み再構成回路２０
と、二個の割り込み端子（または割り込み信号入力端
子）ＡＡ’、ＢＢ’を備える割り込み制御回路２１、こ
の割り込み制御回路２１を一部分とするプロセッサー２
２から構成される。割り込み制御回路２１は、割り込み
端子ＡＡ’を優先順位の高い割り込みとして処理し、割
り込み端子ＢＢ’を優先順位の低い割り込みとして処理
する。プロセッサー２２は、割り込み信号発生時にそれ
ぞれ所定の割り込みベクタの指定する割り込み処理手続
きを実行する

【００５９】割り込み再構成回路２０は、一個の割り込
み要求Ａのみを受け付け、さらに割り込み再構成回路制
御信号（外部）Ｄｅｘｔ、または割り込み再構成回路制
御信号（内部）Ｄｉｎのいずれか一方を制御信号として
受け取る。制御信号（外部）Ｄｅｘｔはプロセッサー２
２の外部から入力されるもので、また制御信号（内部）
Ｄｉｎはプロセッサー２２の内部で発生させる。

【００６０】ここで割り込み再構成回路２０は、制御信
号Ｄｅｘｔ、またはＤｉｎに基づいて、一個の割り込み
要求Ａと割り込み端子ＡＡ’、ＢＢ’との結合を再構成
する。

【００６１】割り込み再構成回路制御信号Ｄｅｘｔ（ま
たはＤｉｎ）が’Ｌ’の場合に、割り込み再構成回路２
０は第一の状態となり、割り込み要求Ａと割り込み端子
ＡＡ’が結合される。

【００６２】割り込み要求Ａの信号が割り込み端子Ａ
Ａ’に載ると、図８のベクターテーブルＶＴａｂに示さ
れるように割り込みベクターａがアクセスされる。

【００６３】つぎに、割り込み再構成回路制御信号Ｄｅ
ｘｔ（またはＤｉｎ）が値を反転させて’Ｈ’にする
と、割り込み再構成回路２０は第二の状態となり、割り
込み要求Ａと割り込み端子ＢＢ’が結合される。

【００６４】すなわち、割り込み再構成回路２０は、外
部（または内部：命令駆動型ディジタル回路自身）から
入力される割り込み再構成回路制御信号Ｄｅｘｔ（また
はＤｉｎ）に基づき、割り込み要求Ａと割り込み信号入
力端子ＡＡ’、ＢＢ’との結合を変更する。

【００６５】すなわち、割り込み要求Ａの信号が割り込
み端子ＡＡ’に載ると、図８のベクターテーブルに示さ
れるように割り込みベクターａがアクセスされる。逆
に、割り込み要求Ａの信号が割り込み端子ＢＢ’に載る
と、割り込みベクターｂがアクセスされる。

【００６６】割り込み再構成回路２０のこうした論理構
成は、図１０で示されるように、二基のＡＮＤ素子ＡＮ
Ｄ１およびＡＮＤ２が、制御信号Ｄによって制御される
構成になっている。すなわち制御信号Ｄが’Ｌ’の場
合、第一の状態として図８に示されたベクターａをと
り、制御信号Ｄが’Ｈ’の場合、第二の状態として図９
に示されたベクターｂをとる。このように、同じ割り込
み要求であっても、割り込み再構成回路２０を制御する
ことによって、割り込み処理の内容を選択することがで
きる。しかも割り込み動作に何等の不具合を惹起するこ
とがない。

【００６７】割り込み再構成回路２０の制御信号は、外
部端子から制御される方式、命令駆動型ディジタル回路
自身によって制御される場合などがとられ、これは前記
実施形態と同様である。

【００６８】前記の結果、再構成不可能な命令をもつ構
成（例えば命令がＲＯＭ化されている組み込み用途のマ
イクロコントローラ）であっても、一つの割り込みで複
数のサービスが提供でき、よって割り込みの自由度が大
きくなり、より高度な制御が可能になる。

【００６９】さらに、再構成が可能な命令体系を採用す
るなどで、割り込みべクタの内容を変更可能とすること
ができる。これにより、割り込みが生じた場合の結果を
変更することが可能になり、さらに広範で精緻な割り込
みサービスの提供が可能になる。

【００７０】前記のように本発明に係る割り込み制御機
構は、割り込み制御回路と、割り込み端子の間に、割り
込み再構成可能な回路（スイッチ手段）を挿入する構成
であり、かつ、この割り込み再構成回路は外部から与え
られる制御信号により制御が可能である。これにより割
り込み優先順位と割り込みべクタを変更することが可能
になる。

【００７１】すなわち、割り込み再構成回路により、割
り込み優先順位、割り込みサービス内容を変更できるの
で、より幅広い割り込みサービスを提供でき、複雑な制
御を利用側に提供することができる。

【００７２】

【発明の効果】以上詳述したように、本発明の請求項１
に係る命令駆動型ディジタル回路の割り込み制御機構
は、割り込み優先順位がそれぞれ付与された複数個の割
り込み信号入力端子を有する割り込み制御回路を有し
て、複数個の割り込み信号入力端子への割り込み信号発
生時にそれぞれ所定の割り込みベクタの指定する割り込
み処理手続きを実行するプロセッサーを備え、外部入力
の割り込み再構成回路制御信号に基づき、割り込み再構
成回路によって、複数個の割り込み要求と複数個の割り
込み信号入力端子との結合を変更可能に構成するもので
ある。

【００７３】この結果、外部から割り込み再構成回路制
御信号を与えるだけで、ハードウエアの変更なしに割り
込み優先順位を任意に変更でき、運用状況に応じた最適
の割り込みシステムが得られるという効果を奏する。

【００７４】本発明の請求項２に係る命令駆動型ディジ
タル回路の割り込み制御機構は、割り込み優先順位がそ
れぞれ付与された複数個の割り込み信号入力端子を有す
る割り込み制御回路を持ち、複数個の割り込み信号入力
端子への割り込み信号発生時にそれぞれ所定の割り込み
ベクタの指定する割り込み処理手続きを実行するプロセ
ッサーを備え、前記プロセッサーが発する割り込み再構
成回路制御信号に基づき、割り込み再構成回路によっ
て、複数個の割り込み要求と複数個の割り込み信号入力
端子との結合を変更可能に構成する。

【００７５】この結果、割り込み再構成回路制御信号を
内部で発生させることで、ハードウエアの変更なしに割
り込み優先順位の任意な変更ができ、運用状況に応じた
最適の割り込みシステムを実現できる。

【００７６】本発明の請求項３に係る命令駆動型ディジ
タル回路の割り込み制御機構は、請求項１または２記載
のものであって、前記割り込み処理手続きを変更可能と
するものであるから、割り込み優先順位の任意な変更に
加えて割り込み処理手続きの変更もでき、よってさらに
広範な条件下での利用が可能になる。

【００７７】本発明の請求項４に係る命令駆動型ディジ
タル回路の割り込み制御機構は、複数個の割り込み信号
入力端子を有する割り込み制御回路を持ち、複数個の割
り込み信号入力端子への割り込み信号発生時にそれぞれ
所定の割り込みベクタの指定する割り込み処理手続きを
実行するプロセッサーを備え、一個の割り込み要求と割
り込み信号入力端子とを１対Ｎ（Ｎは正の整数）で結合
し、さらに外部から入力される割り込み再構成回路制御
信号に基づき、１対Ｎ（Ｎは正の整数）の結合を変更可
能に構成する。

【００７８】この結果、一個の割り込み要求に複数個の
割り込み信号入力端子を対応付けることができ、かつ外
部から入力される割り込み再構成回路制御信号によっ
て、それらのうちの所望のものとの任意な結合をなしう
るので、同一の割り込み要求に対して異なる最適な処理
の選択ができる。

【００７９】本発明の請求項５に係る命令駆動型ディジ
タル回路の割り込み制御機構は、複数個の割り込み信号
入力端子を有する割り込み制御回路を持ち、複数個の割
り込み信号入力端子への割り込み信号発生時にそれぞれ
所定の割り込みベクタの指定する割り込み処理手続きを
実行するプロセッサーを備え、一個の割り込み要求と割
り込み信号入力端子とを１対Ｎ（Ｎは正の整数）で結合
し、さらに内部から発せられる割り込み再構成回路制御
信号に基づき、１対Ｎ（Ｎは正の整数）の結合を変更可
能に構成する。

【００８０】この結果、一個の割り込み要求に複数個の
割り込み信号入力端子を対応付けることができ、かつ内
部から発せられる割り込み再構成回路制御信号によっ
て、それらのうちの所望のものとの任意な結合をなしう
るので、同一の割り込み要求に対して異なる最適な処理
の選択をさらに容易になすことができる。

【００８１】本発明の請求項６に係る命令駆動型ディジ
タル回路の割り込み制御機構は、請求項４または５記載
のものであって、割り込み処理手続きを変更可能に構成
するから、同一の割り込み要求に対して異なる最適な処
理の選択がさらに容易にできることに加えて、割り込み
処理手続きも変更できることにより、さらに広範で精緻
な処理を実現することができる。

【００８２】本発明の請求項７に係る命令駆動型ディジ
タル回路の割り込み制御方法は、割り込み優先順位がそ
れぞれ付与された複数個の割り込み信号入力端子への割
り込み信号発生時にそれぞれ所定の割り込みベクタの指
定する割り込み処理手続きを実行し、外部から入力され
る割り込み再構成回路制御信号に基づき、複数個の割り
込み要求と複数個の割り込み信号入力端子との結合を変
更する構成とするものである。

【００８３】この結果、外部から割り込み再構成回路制
御信号を与えるだけで、ハードウエアの変更なしに割り
込み優先順位を任意な変更することができ、運用状況に
応じた最適の割り込みシステムにできる。

【００８４】本発明の請求項８に係る命令駆動型ディジ
タル回路の割り込み制御方法は、割り込み優先順位がそ
れぞれ付与された複数個の割り込み信号入力端子への割
り込み信号発生時にそれぞれ所定の割り込みベクタの指
定する割り込み処理手続きを実行し、回路内部から発せ
られる割り込み再構成回路制御信号に基づき、複数個の
割り込み要求と複数個の割り込み信号入力端子との結合
を変更する構成であるから、割り込み再構成回路制御信
号を内部で発生させることで、ハードウエアの変更なし
に割り込み優先順位を任意に変更でき、運用状況に応じ
た最適の割り込みシステムを実現できる。

【００８５】本発明の請求項９に係る命令駆動型ディジ
タル回路の割り込み制御方法は、請求項７または８記載
のものであって、割り込み処理手続きを変更可能とする
ものであるから、割り込み優先順位の任意な変更に加え
て割り込み処理手続きの変更もでき、よってさらに広範
な条件下での利用が可能となる。

【００８６】本発明の請求項１０に係る命令駆動型ディ
ジタル回路の割り込み制御方法は、複数個の割り込み信
号入力端子への割り込み信号発生時にそれぞれ所定の割
り込みベクタの指定する割り込み処理手続きを実行し、
一個の割り込み要求に対し複数個の割り込み信号入力端
子とを１対Ｎ（Ｎは正の整数）の割合で結合し、かつ外
部から入力される割り込み再構成回路制御信号に基づ
き、１対Ｎ（Ｎは正の整数）の結合を変更可能にする。

【００８７】この結果、一個の割り込み要求に複数個の
割り込み信号入力端子を対応付けることができ、しかも
外部から入力される割り込み再構成回路制御信号によっ
て、それらのうちの所望のものと任意な結合ができるか
ら、同一の割り込み要求に対して異なる最適な処理の選
択が可能になる。

【００８８】本発明の請求項１１に係る命令駆動型ディ
ジタル回路の割り込み制御方法は、複数個の割り込み信
号入力端子への割り込み信号発生時にそれぞれ所定の割
り込みベクタの指定する割り込み処理手続きを実行し、
一個の割り込み要求に対し複数個の割り込み信号入力端
子を１対Ｎ（Ｎは正の整数）の割合で結合し、かつ内部
が発する割り込み再構成回路制御信号に基づき１対Ｎ
（Ｎは正の整数）の結合を変更可能にする。

【００８９】この結果、一個の割り込み要求に複数個の
割り込み信号入力端子を対応付けることができ、かつ内
部から発せられる割り込み再構成回路制御信号によっ
て、それらのうちの所望のものと任意な結合をなすこと
で、同一の割り込み要求に対して異なる最適な処理の選
択をさらに容易に行えるという効果がある。

【００９０】本発明の請求項１２に係る命令駆動型ディ
ジタル回路の割り込み制御方法は、請求項１０または１
１記載のものであって、割り込み処理手続きを変更可能
に構成するから、同一の割り込み要求に対して異なる最
適な処理の選択がさらに容易にできることに加えて、割
り込み処理手続きも変更することにより、さらに広範で
精緻な割り込みサービスが可能になる。

【図面の簡単な説明】

【図１】本発明に係る割り込み制御機構の一実施形態の
ブロック構成図である。

【図２】図１に示す割り込み制御機構の第一の状態にお
ける入出力論理対応の説明図である。

【図３】図１に示す割り込み制御機構の第一の状態にお
ける割り込みベクターテーブルの模式説明図である。

【図４】図１に示す割り込み制御機構の第二の状態にお
ける入出力論理対応の説明図である。

【図５】図１に示す割り込み制御機構の第二の状態にお
ける割り込みベクターテーブルの模式説明図である。

【図６】図１に示す割り込み再構成手段の回路構成例の
説明図である。

【図７】本発明に係る割り込み制御機構の他の実施形態
のブロック構成図である。

【図８】図７に示す割り込み制御機構の第一の状態にお
ける入出力論理対応の説明図である。

【図９】図７に示す割り込み制御機構の第二の状態にお
ける入出力論理対応の説明図である。

【図１０】図７に示す割り込み再構成手段の回路構成例
の説明図である。

【図１１】従来の割り込み制御機構の例のブロック構成
図である。

【符号の説明】

ＳｙｓＡ…本発明に係る割り込み制御機構、Ａ…割り込
み要求、Ｂ…割り込み要求、Ｃｅｘｔ…割り込み再構成
回路制御信号（外部）、Ｃｉｎ…割り込み再構成回路制
御信号（内部）、Ａ’…優先順位の高い割り込み端子
（または優先順位の高い割り込み信号入力端子）、Ｂ’
…優先順位の低い割り込み端子（または優先順位の低い
割り込み信号入力端子）、１０…割り込み再構成回路、
１１…割り込み制御回路、１２…プロセッサー

Claims (12)

【特許請求の範囲】
1. 【請求項１】 命令駆動型ディジタル回路の割り込み制
   御機構であって、 割り込み優先順位がそれぞれ付与された複数個の割り込
   み信号入力端子を有する割り込み制御回路を少なくとも
   具備し、かつ前記複数個の割り込み信号入力端子への割
   り込み信号発生時にそれぞれ所定の割り込みベクタの指
   定する割り込み処理手続きを実行するプロセッサーと、 前記プロセッサーの外部から入力される割り込み再構成
   回路制御信号に基づき、複数個の割り込み要求と前記複
   数個の割り込み信号入力端子との結合を変更可能な割り
   込み再構成回路を備えて構成されたことを特徴とする命
   令駆動型ディジタル回路の割り込み制御機構。
2. 【請求項２】 命令駆動型ディジタル回路の割り込み制
   御機構であって、 割り込み優先順位がそれぞれ付与された複数個の割り込
   み信号入力端子を有する割り込み制御回路を少なくとも
   具備し、かつ前記複数個の割り込み信号入力端子への割
   り込み信号発生時にそれぞれ所定の割り込みベクタの指
   定する割り込み処理手続きを実行するプロセッサーと、 前記プロセッサーから入力される割り込み再構成回路制
   御信号に基づき、複数個の割り込み要求と前記複数個の
   割り込み信号入力端子との結合を変更可能な割り込み再
   構成回路を備えて構成されたことを特徴とする命令駆動
   型ディジタル回路の割り込み制御機構。
3. 【請求項３】 前記割り込み処理手続きを変更可能とし
   たことを特徴とする請求項１または２記載の命令駆動型
   ディジタル回路の割り込み制御機構。
4. 【請求項４】 命令駆動型ディジタル回路の割り込み制
   御機構であって、 複数個の割り込み信号入力端子を有する割り込み制御回
   路を少なくとも具備し、かつ前記複数個の割り込み信号
   入力端子への割り込み信号発生時にそれぞれ所定の割り
   込みベクタの指定する割り込み処理手続きを実行するプ
   ロセッサーと、 少なくとも一個の割り込み要求に対し、前記複数個の割
   り込み信号入力端子とを１対Ｎ（Ｎは正の整数）の割合
   で結合し、かつ前記プロセッサーの外部から入力される
   割り込み再構成回路制御信号に基づき、前記１対Ｎ（Ｎ
   は正の整数）の結合が変更可能である割り込み再構成回
   路を備えて構成されたことを特徴とする命令駆動型ディ
   ジタル回路の割り込み制御機構。
5. 【請求項５】 命令駆動型ディジタル回路の割り込み制
   御機構であって、 複数個の割り込み信号入力端子を有する割り込み制御回
   路を少なくとも具備し、かつ前記複数個の割り込み信号
   入力端子への割り込み信号発生時にそれぞれ所定の割り
   込みベクタの指定する割り込み処理手続きを実行するプ
   ロセッサーと、少なくとも一個の割り込み要求に対し、
   前記複数個の割り込み信号入力端子とを１対Ｎ（Ｎは正
   の整数）の割合で結合し、かつ前記プロセッサーから入
   力される割り込み再構成回路制御信号に基づき、前記１
   対Ｎ（Ｎは正の整数）の結合が変更可能である割り込み
   再構成回路を備えて構成されたことを特徴とする命令駆
   動型ディジタル回路の割り込み制御機構。
6. 【請求項６】 前記割り込み処理手続きを変更可能とし
   たことを特徴とする請求項４または５記載の命令駆動型
   ディジタル回路の割り込み制御機構。
7. 【請求項７】 命令駆動型ディジタル回路の割り込み制
   御方法であって、 割り込み優先順位がそれぞれ付与された複数個の割り込
   み信号入力端子への割り込み信号発生時にそれぞれ所定
   の割り込みベクタの指定する割り込み処理手続きを実行
   し、 前記命令駆動型ディジタル回路の外部から入力される割
   り込み再構成回路制御信号に基づき、複数個の割り込み
   要求と前記複数個の割り込み信号入力端子との結合を変
   更することを特徴とする命令駆動型ディジタル回路の割
   り込み制御方法。
8. 【請求項８】 命令駆動型ディジタル回路の割り込み制
   御方法であって、 割り込み優先順位がそれぞれ付与された複数個の割り込
   み信号入力端子への割り込み信号発生時にそれぞれ所定
   の割り込みベクタの指定する割り込み処理手続きを実行
   し、 前記命令駆動型ディジタル回路内部から発せられる割り
   込み再構成回路制御信号に基づき、複数個の割り込み要
   求と前記複数個の割り込み信号入力端子との結合を変更
   することを特徴とする命令駆動型ディジタル回路の割り
   込み制御方法。
9. 【請求項９】 前記割り込み処理手続きを変更可能とし
   たことを特徴とする請求項７または８記載の命令駆動型
   ディジタル回路の割り込み制御方法。
10. 【請求項１０】 命令駆動型ディジタル回路の割り込み
    制御方法であって、 複数個の割り込み信号入力端子への割り込み信号発生時
    にそれぞれ所定の割り込みベクタの指定する割り込み処
    理手続きを実行し、 少なくとも一個の割り込み要求に対し、前記複数個の割
    り込み信号入力端子とを１対Ｎ（Ｎは正の整数）の割合
    で結合し、かつ前記命令駆動型ディジタル回路の外部か
    ら入力される割り込み再構成回路制御信号に基づき、前
    記１対Ｎ（Ｎは正の整数）の結合を変更可能にすること
    を特徴とする命令駆動型ディジタル回路の割り込み制御
    方法。
11. 【請求項１１】 命令駆動型ディジタル回路の割り込み
    制御方法であって、 複数個の割り込み信号入力端子への割り込み信号発生時
    にそれぞれ所定の割り込みベクタの指定する割り込み処
    理手続きを実行し、 少なくとも一個の割り込み要求に対し、前記複数個の割
    り込み信号入力端子とを１対Ｎ（Ｎは正の整数）の割合
    で結合し、かつ前記命令駆動型ディジタル回路が発する
    割り込み再構成回路制御信号に基づき、前記１対Ｎ（Ｎ
    は正の整数）の結合を変更可能にすることを特徴とする
    命令駆動型ディジタル回路の割り込み制御方法。
12. 【請求項１２】 前記割り込み処理手続きを変更可能と
    したことを特徴とする請求項１０または１１記載の命令
    駆動型ディジタル回路の割り込み制御方法。