JPH1169775A - Ｇｔｏスナバ電圧検出方法及び検出回路 - Google Patents
Ｇｔｏスナバ電圧検出方法及び検出回路Info
- Publication number
- JPH1169775A JPH1169775A JP21216197A JP21216197A JPH1169775A JP H1169775 A JPH1169775 A JP H1169775A JP 21216197 A JP21216197 A JP 21216197A JP 21216197 A JP21216197 A JP 21216197A JP H1169775 A JPH1169775 A JP H1169775A
- Authority
- JP
- Japan
- Prior art keywords
- snubber
- gto
- circuit
- voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 Ｕｎｄｅｌａｎｄ ｓｎｕｂｂｅｒを持つＧ
ＴＯインバータにおいて、従来のスナバ電圧検出方法で
は下側アームのＧＴＯ素子のターンオフ可否判定による
ＧＴＯ素子保護対策が不十分である。 【解決手段】 下側アームのＧＴＯ素子３2 のスナバ回
路構成要素の１つであるす第２スナバダイオードＤS2の
両端差電圧を検出する差動増幅回路２２と、差動増幅回
路２２で検出した差電圧信号を予め設定された基準電圧
ｄと比較することで下側アームのＧＴＯ素子３2 のター
ンオフの可否判定指令信号ｅをＧＴＯオンオフ信号制御
回路１１に出力する電圧判定回路２３とでＧＴＯスナバ
電圧検出回路２１を構成し、差動増幅回路２２で差電圧
をＧＴＯ素子３2 のカソード電位を基準に検出して、大
型で高価な絶縁回路を使用しない簡素で安価な回路構成
とする。
ＴＯインバータにおいて、従来のスナバ電圧検出方法で
は下側アームのＧＴＯ素子のターンオフ可否判定による
ＧＴＯ素子保護対策が不十分である。 【解決手段】 下側アームのＧＴＯ素子３2 のスナバ回
路構成要素の１つであるす第２スナバダイオードＤS2の
両端差電圧を検出する差動増幅回路２２と、差動増幅回
路２２で検出した差電圧信号を予め設定された基準電圧
ｄと比較することで下側アームのＧＴＯ素子３2 のター
ンオフの可否判定指令信号ｅをＧＴＯオンオフ信号制御
回路１１に出力する電圧判定回路２３とでＧＴＯスナバ
電圧検出回路２１を構成し、差動増幅回路２２で差電圧
をＧＴＯ素子３2 のカソード電位を基準に検出して、大
型で高価な絶縁回路を使用しない簡素で安価な回路構成
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、無効電力補償装置
やアクティブフィルタ等に用いられるＧＴＯインバータ
のスナバ電圧検出方法とスナバ電圧検出回路に関する。
やアクティブフィルタ等に用いられるＧＴＯインバータ
のスナバ電圧検出方法とスナバ電圧検出回路に関する。
【０００２】
【従来の技術】直流電源にＧＴＯ素子（ゲートターンオ
フサイリスタ）をフルブリッジ接続したＧＴＯインバー
タのＧＴＯ素子には、ＧＴＯ素子のターンオフ時の電圧
上昇率ｄｖ／ｄｔを抑制してＧＴＯ素子を保護するスナ
バ回路が付設される。このスナバ回路を有するＧＴＯイ
ンバータの基本回路例を図６に示し説明する。
フサイリスタ）をフルブリッジ接続したＧＴＯインバー
タのＧＴＯ素子には、ＧＴＯ素子のターンオフ時の電圧
上昇率ｄｖ／ｄｔを抑制してＧＴＯ素子を保護するスナ
バ回路が付設される。このスナバ回路を有するＧＴＯイ
ンバータの基本回路例を図６に示し説明する。
【０００３】図６は単相フルブリッジＧＴＯインバータ
で、直流電源１に４石のＧＴＯ素子３がフルブリッジ接
続され、各ＧＴＯ素子３の夫々にスナバ回路４とフライ
ホイールダイオード８が並列接続される。各スナバ回路
４は一般的なＣＲＤ型のもので、スナバダイオード５と
スナバコンデンサ６の直列回路と、スナバダイオード５
に並列接続されたスナバコンデンサ放電抵抗７で構成さ
れる。尚、図６における２はアノードリアクトル、９は
負荷、３０はヒューズである。
で、直流電源１に４石のＧＴＯ素子３がフルブリッジ接
続され、各ＧＴＯ素子３の夫々にスナバ回路４とフライ
ホイールダイオード８が並列接続される。各スナバ回路
４は一般的なＣＲＤ型のもので、スナバダイオード５と
スナバコンデンサ６の直列回路と、スナバダイオード５
に並列接続されたスナバコンデンサ放電抵抗７で構成さ
れる。尚、図６における２はアノードリアクトル、９は
負荷、３０はヒューズである。
【０００４】上記ＧＴＯインバータは、上側（Ｐ側）ア
ームと下側（Ｎ側）アームの各ＧＴＯ素子３を交互にオ
ンオフ制御することで、直流電源１の直流電源電圧ＶDC
を交流変換して負荷９に供給する。このインバータ動作
における各ＧＴＯ素子３の各々のターンオフ時に、ＧＴ
Ｏ素子３に流れていた電流がスナバダイオード５を介し
てスナバコンデンサ６に分流することにより、ＧＴＯ素
子３のターンオフ時の電圧上昇率ｄｖ／ｄｔが抑制され
てＧＴＯ素子３の破壊が防止される。スナバコンデンサ
６は分流した電流で充電され、充電された電荷はＧＴＯ
素子３のターンオン時に放電抵抗７を介して放電され
る。
ームと下側（Ｎ側）アームの各ＧＴＯ素子３を交互にオ
ンオフ制御することで、直流電源１の直流電源電圧ＶDC
を交流変換して負荷９に供給する。このインバータ動作
における各ＧＴＯ素子３の各々のターンオフ時に、ＧＴ
Ｏ素子３に流れていた電流がスナバダイオード５を介し
てスナバコンデンサ６に分流することにより、ＧＴＯ素
子３のターンオフ時の電圧上昇率ｄｖ／ｄｔが抑制され
てＧＴＯ素子３の破壊が防止される。スナバコンデンサ
６は分流した電流で充電され、充電された電荷はＧＴＯ
素子３のターンオン時に放電抵抗７を介して放電され
る。
【０００５】以上のようなスナバ回路４を有するＧＴＯ
素子３がターンオフするとき、スナバコンデンサ６に電
荷が残留していると高ｄｖ／ｄｔ電圧がＧＴＯ素子３の
Ａ（アノード）−Ｋ（カソード）間に印加されてＧＴＯ
素子３が破壊することがある。そこで、ＧＴＯ素子保護
のための周辺回路として、スナバコンデンサ６の電圧
（残留電荷）の有無を検出してＧＴＯ素子３のターンオ
フの可否を判定するためのスナバコンデンサ電圧検出回
路を設けている。このスナバコンデンサ電圧検出回路
は、例えばＧＴＯ素子３をオンオフ制御するゲートドラ
イブ回路に組込まれ、その具体例を図７に示す。
素子３がターンオフするとき、スナバコンデンサ６に電
荷が残留していると高ｄｖ／ｄｔ電圧がＧＴＯ素子３の
Ａ（アノード）−Ｋ（カソード）間に印加されてＧＴＯ
素子３が破壊することがある。そこで、ＧＴＯ素子保護
のための周辺回路として、スナバコンデンサ６の電圧
（残留電荷）の有無を検出してＧＴＯ素子３のターンオ
フの可否を判定するためのスナバコンデンサ電圧検出回
路を設けている。このスナバコンデンサ電圧検出回路
は、例えばＧＴＯ素子３をオンオフ制御するゲートドラ
イブ回路に組込まれ、その具体例を図７に示す。
【０００６】図７に示されるゲートドライブ回路１０
は、ＧＴＯオンオフ信号制御回路１１とパワー部１２と
スナバコンデンサ電圧検出回路１３を備える。ＧＴＯオ
ンオフ信号制御回路１１は、入力されたオンオフ指令信
号ａに基づいてパワー部１２を介してＧＴＯ素子３を駆
動する。スナバコンデンサ電圧検出回路１３は、スナバ
コンデンサ６の残留電圧をＧＴＯ素子３のカソード電圧
を基準に検出し、この検出した電圧を比較器１４で予め
設定された基準値ｂと比較して、ＧＴＯ素子３のターン
オフの可否判定信号ｃをＧＴＯオンオフ信号制御回路１
１に出力する。スナバコンデンサ電圧検出回路１３が検
出したスナバコンデンサ電圧基づく比較値が基準値ｂを
超えた場合にだけ、比較器１４からターンオフ否判定信
号がＧＴＯオンオフ信号制御回路１１に出力される。こ
のターンオフ否判定信号はＧＴＯオンオフ信号制御回路
１１の入力のオフ指令信号ａをブロックして、ＧＴＯ素
子３をターンオフさせないようにする。このようなスナ
バコンデンサ電圧検出回路１３は、ゲートドライブ回路
１０と電位が共通のＧＴＯ素子３のカソード電圧を基準
にしてスナバコンデンサ電圧を検出するため、高耐圧直
流絶縁アンプ等の絶縁回路を必要とせず、従って、回路
全体が簡素で安価な構成のものが使用できる。
は、ＧＴＯオンオフ信号制御回路１１とパワー部１２と
スナバコンデンサ電圧検出回路１３を備える。ＧＴＯオ
ンオフ信号制御回路１１は、入力されたオンオフ指令信
号ａに基づいてパワー部１２を介してＧＴＯ素子３を駆
動する。スナバコンデンサ電圧検出回路１３は、スナバ
コンデンサ６の残留電圧をＧＴＯ素子３のカソード電圧
を基準に検出し、この検出した電圧を比較器１４で予め
設定された基準値ｂと比較して、ＧＴＯ素子３のターン
オフの可否判定信号ｃをＧＴＯオンオフ信号制御回路１
１に出力する。スナバコンデンサ電圧検出回路１３が検
出したスナバコンデンサ電圧基づく比較値が基準値ｂを
超えた場合にだけ、比較器１４からターンオフ否判定信
号がＧＴＯオンオフ信号制御回路１１に出力される。こ
のターンオフ否判定信号はＧＴＯオンオフ信号制御回路
１１の入力のオフ指令信号ａをブロックして、ＧＴＯ素
子３をターンオフさせないようにする。このようなスナ
バコンデンサ電圧検出回路１３は、ゲートドライブ回路
１０と電位が共通のＧＴＯ素子３のカソード電圧を基準
にしてスナバコンデンサ電圧を検出するため、高耐圧直
流絶縁アンプ等の絶縁回路を必要とせず、従って、回路
全体が簡素で安価な構成のものが使用できる。
【０００７】また、図６のＧＴＯインバータの効率を改
善したＧＴＯインバータとして、例えば図２に示すよう
なスナバ回路を有するものが知られている。この図２の
ＧＴＯインバータは、１９８４年にＵｎｄｅｌａｎｄ氏
が論文誌「ＩＥＥＥ」で発表したもので、「Ｕｎｄｅｌ
ａｎｄ ｓｎｕｂｂｅｒ」の名称で知られており、以
下、Ｕ−スナバインバータと称して、その構成と動作の
概要を説明する。
善したＧＴＯインバータとして、例えば図２に示すよう
なスナバ回路を有するものが知られている。この図２の
ＧＴＯインバータは、１９８４年にＵｎｄｅｌａｎｄ氏
が論文誌「ＩＥＥＥ」で発表したもので、「Ｕｎｄｅｌ
ａｎｄ ｓｎｕｂｂｅｒ」の名称で知られており、以
下、Ｕ−スナバインバータと称して、その構成と動作の
概要を説明する。
【０００８】図２のＵ−スナバインバータは単相フルブ
リッジインバータに適用したもので、同図における上側
アームのＧＴＯ素子を３1 、下側アームのＧＴＯ素子を
３2とすると、上側アームのＧＴＯ素子３1 に第１スナ
バダイオードＤS1と第１スナバコンデンサＣS1の直列回
路を並列接続し、下側アーム３2 のＧＴＯ素子３2 に第
１スナバコンデンサＣS1と第２スナバダイオードＤS2と
第２スナバコンデンサＣS2の直列回路を並列接続し、第
２スナバダイオードＤS2と第２スナバコンデンサＣS2の
接続点と直列電源１のプラス側の間にスナバコンデンサ
放電抵抗ＲS を接続して構成される。このＵ−スナバイ
ンバータのスナバ回路以外の構成は、図６と同様で、同
一部分には同一符号が付してある。
リッジインバータに適用したもので、同図における上側
アームのＧＴＯ素子を３1 、下側アームのＧＴＯ素子を
３2とすると、上側アームのＧＴＯ素子３1 に第１スナ
バダイオードＤS1と第１スナバコンデンサＣS1の直列回
路を並列接続し、下側アーム３2 のＧＴＯ素子３2 に第
１スナバコンデンサＣS1と第２スナバダイオードＤS2と
第２スナバコンデンサＣS2の直列回路を並列接続し、第
２スナバダイオードＤS2と第２スナバコンデンサＣS2の
接続点と直列電源１のプラス側の間にスナバコンデンサ
放電抵抗ＲS を接続して構成される。このＵ−スナバイ
ンバータのスナバ回路以外の構成は、図６と同様で、同
一部分には同一符号が付してある。
【０００９】図２のＵ−スナバインバータが力行モード
から還流モードに移行する際の上側アームのＧＴＯ素子
３1 のスナバ動作を説明する。
から還流モードに移行する際の上側アームのＧＴＯ素子
３1 のスナバ動作を説明する。
【００１０】ＧＴＯ素子３1 のターンオフ移行により、
力行モード時にＧＴＯ素子３1 を流れていた負荷電流が
第１スナバダイオードＤS1と第１スナバコンデンサＣS1
に転流して、第１スナバコンデンサＣS1の充電が始ま
る。第１スナバコンデンサＣS1の充電電圧ＶCSが直流電
源電圧ＶDCより小さい場合、ＧＴＯ素子３1 の電流がゼ
ロになっても全ての負荷電流がＶCS＝ＶDCになるまで第
１スナバコンデンサＣS1に流れる。これによりスナバコ
ンデンサＣS1のエネルギー（図６のスナバでは抵抗で消
費）が負荷電流として利用されて高効率となる。第１ス
ナバコンデンサＣ S1がＶCS＝ＶDCまで充電されると、第
２スナバコンデンサＣS2が導通して第２スナバコンデン
サＣS2に電流が分流し始める。また、アノードリアクト
ル２に蓄えられたエネルギーが両スナバコンデンサ
ＣS1、ＣS2を直流電源電圧ＶDc以上に過充電すると、第
２スナバコンデンサＣS2からは放電抵抗ＲS を通して過
充電された電荷の放電が始まる。アノードリアクトル２
のエネルギーの両スナバコンデンサＣS1、ＣS2への移行
が終わると、負荷電流の還流が始まり、第１スナバコン
デンサＣS1が第２スナバダイオードＤS2と放電抵抗ＲS
を通して放電し、第２スナバコンデンサＣS2が放電抵抗
ＲS を通して放電する。
力行モード時にＧＴＯ素子３1 を流れていた負荷電流が
第１スナバダイオードＤS1と第１スナバコンデンサＣS1
に転流して、第１スナバコンデンサＣS1の充電が始ま
る。第１スナバコンデンサＣS1の充電電圧ＶCSが直流電
源電圧ＶDCより小さい場合、ＧＴＯ素子３1 の電流がゼ
ロになっても全ての負荷電流がＶCS＝ＶDCになるまで第
１スナバコンデンサＣS1に流れる。これによりスナバコ
ンデンサＣS1のエネルギー（図６のスナバでは抵抗で消
費）が負荷電流として利用されて高効率となる。第１ス
ナバコンデンサＣ S1がＶCS＝ＶDCまで充電されると、第
２スナバコンデンサＣS2が導通して第２スナバコンデン
サＣS2に電流が分流し始める。また、アノードリアクト
ル２に蓄えられたエネルギーが両スナバコンデンサ
ＣS1、ＣS2を直流電源電圧ＶDc以上に過充電すると、第
２スナバコンデンサＣS2からは放電抵抗ＲS を通して過
充電された電荷の放電が始まる。アノードリアクトル２
のエネルギーの両スナバコンデンサＣS1、ＣS2への移行
が終わると、負荷電流の還流が始まり、第１スナバコン
デンサＣS1が第２スナバダイオードＤS2と放電抵抗ＲS
を通して放電し、第２スナバコンデンサＣS2が放電抵抗
ＲS を通して放電する。
【００１１】次に、図２のＵ−スナバインバータが力行
モードから還流モードに移行する際の下側アームのＧＴ
Ｏ素子３2 のスナバ動作を説明する。
モードから還流モードに移行する際の下側アームのＧＴ
Ｏ素子３2 のスナバ動作を説明する。
【００１２】ＧＴＯ素子３2 のターンオフ移行により、
力行モード時にＧＴＯ素子３2 を流れていた負荷電流が
第１スナバコンデンサＣS1と第２スナバダイオードＤS2
と第２スナバコンデンサＣS2に転流する。このとき、第
１スナバコンデンサＣS1は放電動作（＝逆充電）とな
り、第２スナバダイオードＤS2と第２スナバコンデンサ
ＣS2を通して負荷９へ電荷を放出する。これにより、第
１スナバコンデンサＣS1の電荷が負荷電流の一部として
利用されて高効率となる。第１スナバコンデンサＣS1の
充電電圧ＶCSがゼロになる前に、下側アームのＧＴＯ素
子３2 の電流がゼロになっても、スナバ充電電流は第１
スナバコンデンサＣS1と第２スナバダイオードＤS2と第
２スナバコンデンサＣS2を流れて第２スナバコンデンサ
ＣS2を過充電し、この過充電された電荷は放電抵抗ＲS
を通して放電される。ＶCS＝０になると、両スナバダイ
オードＤS1、ＤS2が導通して、負荷電流の還流が始ま
る。
力行モード時にＧＴＯ素子３2 を流れていた負荷電流が
第１スナバコンデンサＣS1と第２スナバダイオードＤS2
と第２スナバコンデンサＣS2に転流する。このとき、第
１スナバコンデンサＣS1は放電動作（＝逆充電）とな
り、第２スナバダイオードＤS2と第２スナバコンデンサ
ＣS2を通して負荷９へ電荷を放出する。これにより、第
１スナバコンデンサＣS1の電荷が負荷電流の一部として
利用されて高効率となる。第１スナバコンデンサＣS1の
充電電圧ＶCSがゼロになる前に、下側アームのＧＴＯ素
子３2 の電流がゼロになっても、スナバ充電電流は第１
スナバコンデンサＣS1と第２スナバダイオードＤS2と第
２スナバコンデンサＣS2を流れて第２スナバコンデンサ
ＣS2を過充電し、この過充電された電荷は放電抵抗ＲS
を通して放電される。ＶCS＝０になると、両スナバダイ
オードＤS1、ＤS2が導通して、負荷電流の還流が始ま
る。
【００１３】
【発明が解決しようとする課題】ところで、図２のＵ−
スナバインバータにおいて、上側アームのＧＴＯ素子３
1 のスナバ回路は第１スナバダイオードＤS1と第１スナ
バコンデンサＣS1の直列回路であり、このスナバ回路は
図６のスナバ回路とほぼ同様である。従って、上側アー
ムのＧＴＯ素子３1 のターンオフに対するＧＴＯ素子保
護のためのスナバコンデンサ電圧検出回路は、図７のス
ナバコンデンサ電圧検出回路１３と同様な回路、つま
り、高耐圧直流絶縁アンプ等の絶縁回路を必要としない
簡素で安価な回路の適用が可能である。
スナバインバータにおいて、上側アームのＧＴＯ素子３
1 のスナバ回路は第１スナバダイオードＤS1と第１スナ
バコンデンサＣS1の直列回路であり、このスナバ回路は
図６のスナバ回路とほぼ同様である。従って、上側アー
ムのＧＴＯ素子３1 のターンオフに対するＧＴＯ素子保
護のためのスナバコンデンサ電圧検出回路は、図７のス
ナバコンデンサ電圧検出回路１３と同様な回路、つま
り、高耐圧直流絶縁アンプ等の絶縁回路を必要としない
簡素で安価な回路の適用が可能である。
【００１４】ところが、下側アームのＧＴＯ素子３2 の
スナバ回路は、第１スナバコンデンサＣS1と第２スナバ
ダイオードＤS2と第２スナバコンデンサＣS2の直列回路
で、２つのスナバコンデンサＣS1、ＣS2でＧＴＯ素子保
護のためのスナバコンデンサ機能を持たせているため、
下側アームのＧＴＯ素子３2 のターンオフ時のＧＴＯ素
子保護のためのスナバコンデンサ電圧検出を図７のスナ
バコンデンサ電圧検出回路１３と同様な回路で行うこと
は適当でない。その理由を次に説明する。
スナバ回路は、第１スナバコンデンサＣS1と第２スナバ
ダイオードＤS2と第２スナバコンデンサＣS2の直列回路
で、２つのスナバコンデンサＣS1、ＣS2でＧＴＯ素子保
護のためのスナバコンデンサ機能を持たせているため、
下側アームのＧＴＯ素子３2 のターンオフ時のＧＴＯ素
子保護のためのスナバコンデンサ電圧検出を図７のスナ
バコンデンサ電圧検出回路１３と同様な回路で行うこと
は適当でない。その理由を次に説明する。
【００１５】例えば、図２のＵ−スナバインバータの運
転モード例として図３（Ａ）に力行モード、図３（Ｂ）
に還流モードを示し、この図３の（Ａ）から（Ｂ）へ正
常に移行するタイミングで１つの上側アームのＧＴＯ素
子３1 がターンオフ失敗等で短絡破壊して直流短絡した
場合を図３（Ｃ）に示す。また、図３の（Ａ）から
（Ｂ）へ正常に移行したときのアーム動作状態を図４
に、図３（Ｃ）の直流短絡発生（短絡電流増加中）時の
アーム動作状態を図５に示す。直流短絡発生の図５の状
態から下側アームのＧＴＯ素子３2 がターンオフに向う
と、これに対応するスナバ回路が働かないためにＧＴＯ
素子３2 のＡ（アノード）−Ｋ（カソード）間に直流電
源電圧ＶDCまで急峻な高ｄｖ／ｄｔが印加されて、下側
アームのＧＴＯ素子３2 も破壊される。この場合、最終
的にはヒューズ３０にて短絡電流が遮断されて他のＧＴ
Ｏ素子保護が行われる。
転モード例として図３（Ａ）に力行モード、図３（Ｂ）
に還流モードを示し、この図３の（Ａ）から（Ｂ）へ正
常に移行するタイミングで１つの上側アームのＧＴＯ素
子３1 がターンオフ失敗等で短絡破壊して直流短絡した
場合を図３（Ｃ）に示す。また、図３の（Ａ）から
（Ｂ）へ正常に移行したときのアーム動作状態を図４
に、図３（Ｃ）の直流短絡発生（短絡電流増加中）時の
アーム動作状態を図５に示す。直流短絡発生の図５の状
態から下側アームのＧＴＯ素子３2 がターンオフに向う
と、これに対応するスナバ回路が働かないためにＧＴＯ
素子３2 のＡ（アノード）−Ｋ（カソード）間に直流電
源電圧ＶDCまで急峻な高ｄｖ／ｄｔが印加されて、下側
アームのＧＴＯ素子３2 も破壊される。この場合、最終
的にはヒューズ３０にて短絡電流が遮断されて他のＧＴ
Ｏ素子保護が行われる。
【００１６】ここで、図４と図５のいずれの場合におい
ても第２スナバコンデンサＣS2は同じ直流電源電圧ＶDC
まで充電されているので、このスナバコンデンサ電圧Ｖ
DCはＧＴＯ素子短絡を判定する要素にならず、下側アー
ムのＧＴＯ素子３2 のターンオフの可否判定に使用でき
ない。また、下側アームのＧＴＯ素子３2 の両端電圧
は、図４と図５のいずれの場合においても同じゼロで、
これもＧＴＯ素子短絡を判定する要素にはならない。
ても第２スナバコンデンサＣS2は同じ直流電源電圧ＶDC
まで充電されているので、このスナバコンデンサ電圧Ｖ
DCはＧＴＯ素子短絡を判定する要素にならず、下側アー
ムのＧＴＯ素子３2 のターンオフの可否判定に使用でき
ない。また、下側アームのＧＴＯ素子３2 の両端電圧
は、図４と図５のいずれの場合においても同じゼロで、
これもＧＴＯ素子短絡を判定する要素にはならない。
【００１７】また、図４の正常動作状態のときの各スナ
バコンデンサＣS1、ＣS2の両端電圧ＶS1、ＶS2は、いず
れも直流電源電圧ＶDCに等しい逆極性電圧であり、図５
の直流短絡発生時は第１スナバコンデンサＣS1の電圧は
ＶS1＝０、第２スナバコンデンサＣS2の電圧はＶS2＝Ｖ
DCである。図４のＶS1＝ＶS2の場合、下側アームのＧＴ
Ｏ素子３2 の両端電圧がゼロでターンオフの条件を満た
す。従って、両スナバコンデンサＣS1、ＣS2の電圧
ＶS1、ＶS2を検出して、ＶS1＝ＶS2であるか否かを判定
すれば、この判定信号で下側アームのＧＴＯ素子３2 の
ターンオフの可否判定ができる。
バコンデンサＣS1、ＣS2の両端電圧ＶS1、ＶS2は、いず
れも直流電源電圧ＶDCに等しい逆極性電圧であり、図５
の直流短絡発生時は第１スナバコンデンサＣS1の電圧は
ＶS1＝０、第２スナバコンデンサＣS2の電圧はＶS2＝Ｖ
DCである。図４のＶS1＝ＶS2の場合、下側アームのＧＴ
Ｏ素子３2 の両端電圧がゼロでターンオフの条件を満た
す。従って、両スナバコンデンサＣS1、ＣS2の電圧
ＶS1、ＶS2を検出して、ＶS1＝ＶS2であるか否かを判定
すれば、この判定信号で下側アームのＧＴＯ素子３2 の
ターンオフの可否判定ができる。
【００１８】本発明者は、下側アームのＧＴＯ素子３2
のターンオフの可否判定条件として、上記のＶS1＝ＶS2
を用いることを検討した。この場合、ターンオフの可否
判定が正確に行われて機能的には問題ないが、電圧を検
出する箇所が両スナバコンデンサＣS1、ＣS2の２箇所と
増える不具合が生じる。また、第２スナバコンデンサＣ
S2の両端電圧ＶS2を検出する電圧検出回路とＧＴＯ素子
オンオフ制御のためのゲートドライブ回路の電位が共通
でないため、このスナバコンデンサ電圧検出回路をゲー
トドライブ回路に組込むと高耐圧直流絶縁アンプ等の大
型で高価な絶縁回路が必要となる。
のターンオフの可否判定条件として、上記のＶS1＝ＶS2
を用いることを検討した。この場合、ターンオフの可否
判定が正確に行われて機能的には問題ないが、電圧を検
出する箇所が両スナバコンデンサＣS1、ＣS2の２箇所と
増える不具合が生じる。また、第２スナバコンデンサＣ
S2の両端電圧ＶS2を検出する電圧検出回路とＧＴＯ素子
オンオフ制御のためのゲートドライブ回路の電位が共通
でないため、このスナバコンデンサ電圧検出回路をゲー
トドライブ回路に組込むと高耐圧直流絶縁アンプ等の大
型で高価な絶縁回路が必要となる。
【００１９】そこで、本発明者は下側アームのＧＴＯ素
子３2 のターンオフの可否判定条件を更に検討して、下
側アームのＧＴＯ素子３2 のスナバ回路を構成する要素
の１つの第２スナバダイオードＤS2の両端の差電圧をタ
ーンオフの可否判定条件としたＧＴＯスナバ電圧検出方
法と検出回路を開発した。
子３2 のターンオフの可否判定条件を更に検討して、下
側アームのＧＴＯ素子３2 のスナバ回路を構成する要素
の１つの第２スナバダイオードＤS2の両端の差電圧をタ
ーンオフの可否判定条件としたＧＴＯスナバ電圧検出方
法と検出回路を開発した。
【００２０】
【課題を解決するための手段】即ち、本発明方法は、直
流電源に接続された上側アームと下側アームの対をなす
ＧＴＯ素子の上側アームのＧＴＯ素子に第１スナバダイ
オードと第１スナバコンデンサの直列回路を並列接続
し、下側アームのＧＴＯ素子に前記第１スナバコンデン
サと第２スナバダイオードと第２スナバコンデンサの直
列回路を並列接続し、第２スナバダイオードと第２スナ
バコンデンサの接続点と直流電源のプラス側の間にスナ
バコンデンサ放電抵抗を接続したＧＴＯインバータにお
けるＧＴＯスナバ電圧検出方法であって、第２スナバダ
イオードの両端差電圧を検出し、この検出した差電圧と
予め設定された基準電圧の大小比較信号に基づいて下側
アームのＧＴＯ素子のターンオフの可否を判定すること
を特徴とする。
流電源に接続された上側アームと下側アームの対をなす
ＧＴＯ素子の上側アームのＧＴＯ素子に第１スナバダイ
オードと第１スナバコンデンサの直列回路を並列接続
し、下側アームのＧＴＯ素子に前記第１スナバコンデン
サと第２スナバダイオードと第２スナバコンデンサの直
列回路を並列接続し、第２スナバダイオードと第２スナ
バコンデンサの接続点と直流電源のプラス側の間にスナ
バコンデンサ放電抵抗を接続したＧＴＯインバータにお
けるＧＴＯスナバ電圧検出方法であって、第２スナバダ
イオードの両端差電圧を検出し、この検出した差電圧と
予め設定された基準電圧の大小比較信号に基づいて下側
アームのＧＴＯ素子のターンオフの可否を判定すること
を特徴とする。
【００２１】また、本発明回路は、上記の第２スナバダ
イオードの両端差電圧を検出する差動増幅回路と、この
差動増幅回路で検出した差電圧信号を予め設定された基
準電圧と比較することで下側アームのＧＴＯ素子のター
ンオフの可否判定指令信号を出力する電圧判定回路を有
することを特徴とする。
イオードの両端差電圧を検出する差動増幅回路と、この
差動増幅回路で検出した差電圧信号を予め設定された基
準電圧と比較することで下側アームのＧＴＯ素子のター
ンオフの可否判定指令信号を出力する電圧判定回路を有
することを特徴とする。
【００２２】ここで、本発明が適用されるＧＴＯインバ
ータは、図２で説明したＵ−スナバインバータで、本発
明は下側アームのＧＴＯ素子３2 のターンオフの可否を
判定するためのものであり、上側アームのＧＴＯ素子３
1 のターンオフの可否判定は図７で説明した既存の回路
で行えばよくて、本発明の領分から外してある。
ータは、図２で説明したＵ−スナバインバータで、本発
明は下側アームのＧＴＯ素子３2 のターンオフの可否を
判定するためのものであり、上側アームのＧＴＯ素子３
1 のターンオフの可否判定は図７で説明した既存の回路
で行えばよくて、本発明の領分から外してある。
【００２３】
【発明の実施の形態】図２のＵ−スナバインバータに適
用した実施例を図１に基づき説明すると、本発明は下側
アームのＧＴＯ素子３2 のスナバ回路を構成する第２ス
ナバダイオードＤS2の両端の差電圧ＶS3を検出して、こ
の両端差電圧ＶS3を下側アームのＧＴＯ素子３2 のター
ンオフの可否判定条件とするものである。
用した実施例を図１に基づき説明すると、本発明は下側
アームのＧＴＯ素子３2 のスナバ回路を構成する第２ス
ナバダイオードＤS2の両端の差電圧ＶS3を検出して、こ
の両端差電圧ＶS3を下側アームのＧＴＯ素子３2 のター
ンオフの可否判定条件とするものである。
【００２４】この可否判定条件の成立を、図４と図５を
参照して説明する。図４の正常動作状態のとき、各スナ
バコンデンサＣS1、ＣS2の両端電圧ＶS1、ＶS2は、いず
れも直流電源電圧ＶDCに等しい逆極性電圧であって、第
２スナバダイオードＤS2に電流が流れず、その差電圧Ｖ
S3はゼロである。一方、図５の直流短絡発生時は第１ス
ナバコンデンサＣS1の電圧はＶS1＝０、第２スナバコン
デンサＣS2の電圧はＶ S2＝ＶDCであって、第２スナバダ
イオードＤS2の差電圧はＶS3＝ＶDCとなる。従って、第
２スナバダイオードＤS2の差電圧ＶS3を検出すること
で、図４の正常時と図５の直流短絡時の判定か可能であ
り、差電圧ＶS3に基づいて下側アームのＧＴＯ素子３2
のターンオフの可否判定ができる。このターンオフの可
否判定をする具体的回路が図１の実施例に示される。
参照して説明する。図４の正常動作状態のとき、各スナ
バコンデンサＣS1、ＣS2の両端電圧ＶS1、ＶS2は、いず
れも直流電源電圧ＶDCに等しい逆極性電圧であって、第
２スナバダイオードＤS2に電流が流れず、その差電圧Ｖ
S3はゼロである。一方、図５の直流短絡発生時は第１ス
ナバコンデンサＣS1の電圧はＶS1＝０、第２スナバコン
デンサＣS2の電圧はＶ S2＝ＶDCであって、第２スナバダ
イオードＤS2の差電圧はＶS3＝ＶDCとなる。従って、第
２スナバダイオードＤS2の差電圧ＶS3を検出すること
で、図４の正常時と図５の直流短絡時の判定か可能であ
り、差電圧ＶS3に基づいて下側アームのＧＴＯ素子３2
のターンオフの可否判定ができる。このターンオフの可
否判定をする具体的回路が図１の実施例に示される。
【００２５】図１は下側アームのＧＴＯ素子３2 のゲー
トドライブ回路２０が示され、このゲートドライブ回路
２０に本発明のＧＴＯスナバ電圧検出回路２１が組込ま
れる。ＧＴＯスナバ電圧検出回路２１は、第２スナバダ
イオードＤS2の両端差電圧Ｖ S3を検出する差動増幅回路
２２と、差動増幅回路２２で検出した差電圧信号を予め
設定された基準電圧ｄと比較することで下側アームのＧ
ＴＯ素子３2 のターンオフの可否判定指令信号ｅをＧＴ
Ｏオンオフ信号制御回路１１に出力する電圧判定回路
（比較器）２３で構成される。尚、図１のＧＴＯオンオ
フ信号制御回路１１とパワー部１２は図７と同様のもの
で、同一符号を付して説明は省略する。
トドライブ回路２０が示され、このゲートドライブ回路
２０に本発明のＧＴＯスナバ電圧検出回路２１が組込ま
れる。ＧＴＯスナバ電圧検出回路２１は、第２スナバダ
イオードＤS2の両端差電圧Ｖ S3を検出する差動増幅回路
２２と、差動増幅回路２２で検出した差電圧信号を予め
設定された基準電圧ｄと比較することで下側アームのＧ
ＴＯ素子３2 のターンオフの可否判定指令信号ｅをＧＴ
Ｏオンオフ信号制御回路１１に出力する電圧判定回路
（比較器）２３で構成される。尚、図１のＧＴＯオンオ
フ信号制御回路１１とパワー部１２は図７と同様のもの
で、同一符号を付して説明は省略する。
【００２６】差動増幅回路２２は、第２スナバダイオー
ドＤS2の両端差電圧ＶS3をＧＴＯ素子３2 のカソード電
位を基準に検出する。従って、差動増幅回路２２の電位
がゲートドライブ回路２０の電位と共通化されて、差動
増幅回路２２をゲートドライブ回路２０に高耐圧直流絶
縁アンプ等の大型で高価な絶縁回路を使用することなく
組込むことができ、図１のＧＴＯスナバ電圧検出回路２
１が簡素で安価なもので構成される。
ドＤS2の両端差電圧ＶS3をＧＴＯ素子３2 のカソード電
位を基準に検出する。従って、差動増幅回路２２の電位
がゲートドライブ回路２０の電位と共通化されて、差動
増幅回路２２をゲートドライブ回路２０に高耐圧直流絶
縁アンプ等の大型で高価な絶縁回路を使用することなく
組込むことができ、図１のＧＴＯスナバ電圧検出回路２
１が簡素で安価なもので構成される。
【００２７】電圧判定回路２３は、差動増幅回路２２で
検出された差電圧信号の電位が基準電圧ｄ以上であると
判定すると、下側アームのＧＴＯ素子３2 のターンオフ
時での高ｄｖ／ｄｔ印加による破壊を防止するためにタ
ーンオフ否の判定信号をＧＴＯオンオフ信号制御回路１
１に出力して、ＧＴＯ素子３2 をターンオフさせない。
また、電圧判定回路２３は差電圧ＶS3が基準電圧ｄに達
していないと判定すると、ターンオフ可の判定信号をＧ
ＴＯオンオフ信号制御回路１１に出力し、ＧＴＯ素子３
2 をターンオフ可能にする。
検出された差電圧信号の電位が基準電圧ｄ以上であると
判定すると、下側アームのＧＴＯ素子３2 のターンオフ
時での高ｄｖ／ｄｔ印加による破壊を防止するためにタ
ーンオフ否の判定信号をＧＴＯオンオフ信号制御回路１
１に出力して、ＧＴＯ素子３2 をターンオフさせない。
また、電圧判定回路２３は差電圧ＶS3が基準電圧ｄに達
していないと判定すると、ターンオフ可の判定信号をＧ
ＴＯオンオフ信号制御回路１１に出力し、ＧＴＯ素子３
2 をターンオフ可能にする。
【００２８】
【発明の効果】本発明によれば、高効率化されたＵ−ス
ナバ（Ｕｎｄｅｌａｎｄ ｓｎｕｂｂｅｒ）を持つＧＴ
Ｏインバータにおける下側アームＧＴＯ素子のターンオ
フ可否判定のためのスナバ電圧検出を、同ＧＴＯ素子の
スナバ回路の構成要素の１つであるスナバダイオードの
両端差電圧の検出で行うようにしたので、高耐圧電圧絶
縁回路等を用いない差動増幅回路での電圧検出が可能と
なり、構成簡素で安価なＧＴＯ素子ターンオフ可否判定
に好適なスナバ電圧検出回路が提供できる。
ナバ（Ｕｎｄｅｌａｎｄ ｓｎｕｂｂｅｒ）を持つＧＴ
Ｏインバータにおける下側アームＧＴＯ素子のターンオ
フ可否判定のためのスナバ電圧検出を、同ＧＴＯ素子の
スナバ回路の構成要素の１つであるスナバダイオードの
両端差電圧の検出で行うようにしたので、高耐圧電圧絶
縁回路等を用いない差動増幅回路での電圧検出が可能と
なり、構成簡素で安価なＧＴＯ素子ターンオフ可否判定
に好適なスナバ電圧検出回路が提供できる。
【図１】本発明の一実施例を示すスナバ電圧検出回路を
含むＧＴＯインバータのゲートドライブ回路図
含むＧＴＯインバータのゲートドライブ回路図
【図２】Ｕｎｄｅｌａｎｄ ｓｎｕｂｂｅｒを持つＧＴ
Ｏインバータの概要を示す回路図
Ｏインバータの概要を示す回路図
【図３】図２のＧＴＯインバータの運転モードを示す回
路図で、（Ａ）は力行モード、（Ｂ）は還流モード、
（Ｃ）は直流短絡発生モードの回路図
路図で、（Ａ）は力行モード、（Ｂ）は還流モード、
（Ｃ）は直流短絡発生モードの回路図
【図４】図３（Ｂ）でのアーム動作状態を示す回路図
【図５】図３（Ｃ）でのアーム動作状態を示す回路図
【図６】一般的なＧＴＯインバータの回路図
【図７】図６のＧＴＯインバータのＧＴＯ素子ターンオ
フの可否判定のためのスナバ電圧検出回路を含むゲート
ドライブ回路図
フの可否判定のためのスナバ電圧検出回路を含むゲート
ドライブ回路図
１ 直流電源 ３ ＧＴＯ素子 ３1 上側アームのＧＴＯ素子 ３2 下側アームのＧＴＯ素子 ＤS1 第１スナバダイオード ＣS1 第１スナバコンデンサ ＤS2 第２スナバダイオード ＣS2 第２スナバコンデンサ ＲS スナバコンデンサ放電抵抗 ２１ ＧＴＯスナバ電圧検出回路 ２２ 差動増幅回路 ２３ 電圧判定回路
Claims (2)
- 【請求項１】 直流電源に接続された上側アームと下側
アームの対をなすＧＴＯ素子の上側アームのＧＴＯ素子
に第１スナバダイオードと第１スナバコンデンサの直列
回路を並列接続し、下側アームのＧＴＯ素子に前記第１
スナバコンデンサと第２スナバダイオードと第２スナバ
コンデンサの直列回路を並列接続し、第２スナバダイオ
ードと第２スナバコンデンサの接続点と直流電源のプラ
ス側の間にスナバコンデンサ放電抵抗を接続したＧＴＯ
インバータにおけるＧＴＯスナバ電圧検出方法であっ
て、 前記第２スナバダイオードの両端の差電圧を検出し、こ
の検出した差電圧と予め設定された基準電圧の大小比較
信号に基づいて下側アームのＧＴＯ素子のターンオフの
可否を判定するようにしたことを特徴とするＧＴＯスナ
バ電圧検出方法。 - 【請求項２】 直流電源に接続された上側アームと下側
アームの対をなすＧＴＯ素子の上側アームのＧＴＯ素子
に第１スナバダイオードと第１スナバコンデンサの直列
回路を並列接続し、下側アームのＧＴＯ素子に前記第１
スナバコンデンサと第２スナバダイオードと第２スナバ
コンデンサの直列回路を並列接続し、２スナバダイオー
ドと第２スナバコンデンサの接続点と直流電源のプラス
側の間にスナバコンデンサ放電抵抗を接続したＧＴＯイ
ンバータにおけるＧＴＯスナバ電圧検出回路であって、 前記第２スナバダイオードの両端の差電圧を検出する差
動増幅回路と、この差動増幅回路で検出した差電圧信号
を予め設定された基準電圧と比較することで下側アーム
のＧＴＯ素子のターンオフの可否判定指令信号を出力す
る電圧判定回路を有することを特徴とするＧＴＯスナバ
電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21216197A JPH1169775A (ja) | 1997-08-06 | 1997-08-06 | Ｇｔｏスナバ電圧検出方法及び検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21216197A JPH1169775A (ja) | 1997-08-06 | 1997-08-06 | Ｇｔｏスナバ電圧検出方法及び検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1169775A true JPH1169775A (ja) | 1999-03-09 |
Family
ID=16617921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21216197A Withdrawn JPH1169775A (ja) | 1997-08-06 | 1997-08-06 | Ｇｔｏスナバ電圧検出方法及び検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1169775A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020031526A (ja) * | 2018-08-24 | 2020-02-27 | 三菱電機株式会社 | 半導体モジュール |
-
1997
- 1997-08-06 JP JP21216197A patent/JPH1169775A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020031526A (ja) * | 2018-08-24 | 2020-02-27 | 三菱電機株式会社 | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0467681A2 (en) | Drive circuit for current sense IGBT | |
| WO2016203517A1 (ja) | 電力変換装置 | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| JP2000350465A (ja) | ３レベルインバータ | |
| JP2002281737A (ja) | Ｉｇｂｔ直列接続式ゲート駆動回路 | |
| JPH0435994B2 (ja) | ||
| JP2000358378A (ja) | 無停電電源装置 | |
| US20060071640A1 (en) | Fast-recovery circuitry and method for a capacitor charging power supply | |
| JPH1169775A (ja) | Ｇｔｏスナバ電圧検出方法及び検出回路 | |
| JP2544522B2 (ja) | 電力回生装置 | |
| JPH08275570A (ja) | 電力制御装置 | |
| JP3558324B2 (ja) | 電圧駆動型素子のゲート駆動装置 | |
| JP3831932B2 (ja) | インバータ装置 | |
| JP4528552B2 (ja) | 同期機の励磁制御装置 | |
| JP3084645B2 (ja) | インバータ装置 | |
| JPH02119530A (ja) | インバータ | |
| JPH0212367B2 (ja) | ||
| JPH08214538A (ja) | 電力変換装置 | |
| JP2712999B2 (ja) | インバータ装置 | |
| JPH05252648A (ja) | 保護回路付き整流装置 | |
| JP2004023834A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JPH05176551A (ja) | 電圧形インバータ | |
| JP2004320977A (ja) | 電力変換回路 | |
| JPH05115178A (ja) | 電力変換装置 | |
| JPH08223905A (ja) | Ｇｔｏサイリスタのゲート駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041102 |