JPH1167969A - 高周波用半導体装置 - Google Patents

高周波用半導体装置

Info

Publication number
JPH1167969A
JPH1167969A JP9222461A JP22246197A JPH1167969A JP H1167969 A JPH1167969 A JP H1167969A JP 9222461 A JP9222461 A JP 9222461A JP 22246197 A JP22246197 A JP 22246197A JP H1167969 A JPH1167969 A JP H1167969A
Authority
JP
Japan
Prior art keywords
frequency
substrate
conductor pattern
semiconductor element
frequency semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9222461A
Other languages
English (en)
Other versions
JP3435028B2 (ja
Inventor
Toru Hosokawa
徹 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP22246197A priority Critical patent/JP3435028B2/ja
Publication of JPH1167969A publication Critical patent/JPH1167969A/ja
Application granted granted Critical
Publication of JP3435028B2 publication Critical patent/JP3435028B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 従来の高周波用半導体装置においては、基板
上の配線と高周波用半導体素子との接続部において特性
インピーダンスの不整合が生じ、使用周波数帯における
高周波信号の伝送損失が大きくなってしまう。 【解決手段】 下面に接続用電極が形成された高周波用
半導体素子14を、上面に接続用電極に対応した電極パッ
ド15が配設された基板11に、接続用電極と電極パッド15
との間に導電性接続部材を介して物理的および電気的に
接続して成る高周波用半導体装置において、電極パッド
15に高周波信号に対する同調用導体パターン16を付加し
たことにより、基板11の配線導体パターン12と高周波用
半導体素子14との特性インピーダンスの整合をとること
ができ、接続部における伝送損失を抑制することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波用半導体素子
がいわゆるフリップチップ実装された高周波用半導体装
置に関し、特に基板と半導体素子との接続部の高周波特
性を向上させた高周波用半導体装置に関するものであ
る。
【0002】
【従来の技術】マイクロ波帯やミリ波帯の高周波信号を
扱う半導体集積回路素子等の高周波用半導体素子は、基
板上に配設された電極パッドに電気的に接続して搭載実
装されるに際して、高周波特性に影響を与える接続部の
導体の長さを極力短くするために、半導体素子の下面に
形成された接続用電極とそれに対応して基板上に配設さ
れた電極パッドとをバンプ(突起電極)等の導電性接続
部材を介して物理的および電気的に接続する、いわゆる
フリップチップ実装により基板に実装されて高周波用半
導体装置とされている。
【0003】このように高周波用半導体素子をフェース
ダウン方式で基板上にフリップチップ実装する場合、基
板上の電極パッドは、図4に高周波用半導体装置の概略
構成を分解斜視図で示したように、一般的に、配線導体
パターン2が形成された基板1上に絶縁膜3を形成した
後、高周波用半導体素子4の下面の接続用電極(図示せ
ず)に対応して導電性接続部材(図示せず)との接触位
置となる部位にあたる配線導体パターンの先端部上に位
置する絶縁膜にコンタクトホールを開けて、このコンタ
クトホールを介した配線導体パターン部分を電極パッド
5とする構造が採用されている。
【0004】また、半導体素子4を基板1上にフリップ
チップ実装する場合の接続用電極と電極パッド5との接
続には大別して次の4種類の方法が採用されている。
【0005】第1の方法では、基板1上にある配線導体
パターン2の先端部に設けられた電極パッド5上にバン
プを導電性接続部材として形成し、これを半導体素子4
の接続用電極と物理的および電気的に接続する。
【0006】第2の方法では、半導体素子4の接続用電
極側に予めバンプを設けておき、そのバンプを基板1上
にある配線導体パターン2の先端部に設けられた電極パ
ッド5に接続する。
【0007】第3の方法では、基板1上の配線導体パタ
ーン2の先端部に設けられた電極パッド5と半導体素子
4の接続用電極との両方にバンプを設け、そのバンプ同
士を接続する。
【0008】第4の方法では、基板1と半導体素子4の
どちらにもバンプを用いず、異方性導電シートや異方性
導電ペーストを用いて接続する。
【0009】また、これらのバンプの形成には、ボール
ボンディング装置を用いて形成する方法やメッキ・蒸着
等により形成する方法、転写等の印刷により形成する方
法などが行なわれている。
【0010】
【発明が解決しようとする課題】このようなフリップチ
ップ実装によって高周波用半導体素子を実装することに
より、半導体素子の接続用電極と基板上の電極パッドと
をボンディングワイヤによって接続する実装形態より
も、高周波用半導体素子と基板間の高周波信号に対する
伝送特性は大幅に改善されるようになった。
【0011】しかしながら、マイクロ波帯やミリ波帯、
特にミリ波帯のように周波数が極めて高い高周波信号を
伝送する場合は、このように接続部の導体の長さを極力
短くしても、基板上の配線導体パターンの特性インピー
ダンスと高周波用半導体素子の特性インピーダンスとの
不整合が生じ、その不整合が原因となって使用周波数帯
において高周波信号の伝送特性において伝送損失が大き
くなるため、高周波用半導体素子を実装した後に期待し
た特性が得られないという問題点があった。
【0012】本発明は上記のような従来の問題点を解決
するものであり、マイクロ波帯やミリ波帯等の高周波信
号を扱う高周波用半導体装置において、基板上の配線と
高周波用半導体素子との接続部における特性インピーダ
ンスの整合をとることができ、高周波信号の伝送損失を
低減できて、高周波用半導体素子の特性を十分に活かす
ことのできる高周波用半導体装置を提供することを目的
とするものである。
【0013】
【課題を解決するための手段】本発明の高周波用半導体
装置は、下面に接続用電極が形成された高周波用半導体
素子を、上面に前記接続用電極に対応した電極パッドが
配設された基板に、前記接続用電極と前記電極パッドと
の間に導電性接続部材を介して物理的および電気的に接
続して成る高周波用半導体装置において、前記電極パッ
ドに、高周波信号に対する同調用導体パターンが付加さ
れていることを特徴とするものである。
【0014】本発明の高周波用半導体装置によれば、基
板上に配設された電極パッドに対して、高周波用半導体
素子の使用周波数に応じた長さ・形状を有する高周波信
号に対する同調用導体パターンが付加されていることに
より、この同調用導体パターンが高周波信号の伝送線路
におけるいわゆるスタブの役目を果たし、高周波信号に
対する同調をとることによって基板の配線の特性インピ
ーダンスと高周波用半導体素子の特性インピーダンスと
の整合をとることができ、その結果、高周波信号の伝送
損失を最も少ない状態にまで低減できて、実装された高
周波用半導体素子の特性を十分に活かすことのできる高
周波用半導体装置となる。
【0015】
【発明の実施の形態】以下、本発明の高周波用半導体装
置について、図面を参照しながら詳細に説明する。
【0016】図1は本発明の高周波用半導体装置の実施
の形態の一例における概略構成を示す分解斜視図であ
る。図1において、11は基板、12は基板11上に形成され
た配線導体パターン、13は基板11および配線導体パター
ン12を覆って形成された絶縁層、14は高周波用半導体素
子、15は電極パッドであり、ここでは電極パッド15とし
ては、配線導体パターン12上の高周波用半導体素子14の
下面に形成された接続用電極(図示せず)に対応した部
位の絶縁層13にコンタクトホールを開けることによって
形成された例を示している。そして、16は電極パッド15
に対して付加された高周波信号に対する同調用導体パタ
ーンであり、高周波用半導体素子14の使用周波数に応じ
た長さ・形状を有するものである。
【0017】なお、図1において、白抜き矢印は高周波
用半導体素子14の実装方向を示しており、基板11上に点
線で囲んだ領域は高周波用半導体素子14が搭載され実装
される半導体素子搭載部を示している。また、高周波用
半導体素子14は、その接続用電極と基板11上の電極パッ
ド15との間に導電性接続部材(図示せず)を介して物理
的および電気的に接続することにより実装される。
【0018】基板11は、表面の平坦度が良く誘電率が一
定の絶縁基板が好適に用いられ、例えばガラスセラミッ
クス・ムライト・アルミナ等のセラミック基板や石英基
板・ガラス基板・樹脂基板などが用いられる。
【0019】配線導体パターン12は、基板11上に主に高
周波信号の伝送線路として形成されて高周波回路を構成
するものであり、低抵抗でありかつ耐腐食性に優れる等
の信頼性のある導電材料により構成され、例えばチタン
−白金−金・クロム−銅−ニッケル−金・チタン−金・
クロム−金・ニクロム−金・チタン−パラジウム−金等
の複数層で構成された導体層などが用いられる。中で
も、クロム−銅−ニッケル−金から成る導体層は、低抵
抗でありかつ信頼性が高いことから、本発明の高周波用
半導体装置にとって好適なものである。
【0020】また、配線導体パターン12は、例えばスパ
ッタリング法や真空蒸着法等の薄膜形成手法により基板
11上に導体層を被着形成した後、フォトリソグラフィ法
とエッチングによって所望の配線導体パターン12を形成
したり、あるいは精度良く厚膜形成技術を用いることに
よって形成される。
【0021】絶縁層13は、導電性接続部材と電極パッド
15以外の配線導体パターン12とのショートを防止する目
的で形成されるものであり、例えばセラミック基板11で
あればポリイミド樹脂やその他半導体装置作製時の熱処
理プロセスに耐え得る材料等の絶縁性樹脂を用いて基板
11上に従来周知のスピンコート法やカレンダーロール法
等により塗布し、熱処理を行なうことによって形成され
る。
【0022】なお、この絶縁層13は本発明の高周波用半
導体装置にとって必ずしも必要なものではなく、接続用
電極や電極パッド15の配設ピッチが狭く実装時にショー
トする可能性がある場合や、基板11上の半導体素子搭載
部に配線導体パターン12が形成されている場合等に用い
ればよい。また、この絶縁層13を設けない場合は、導電
性接続部材としてバンプを用いずに、異方性導電シート
や異方性導電ペーストを用いる構成とすればよい。
【0023】高周波用半導体素子14は、例えばシリコン
やガリウム砒素等から成るベアチップ状態のものであ
り、いわゆるフリップチップ実装用の素子として、その
下面には外部回路基板との接続用電極が形成されてい
る。
【0024】電極パッド15は、フリップチップ実装にお
いて基板11上に形成された配線導体パターン12と高周波
用半導体素子14の接続用電極とをバンプ等の導電性接続
部材を介して電気的および物理的に接続するためのもの
であり、例えば前述のように、配線導体パターン12上の
接続用電極に対応した部位の絶縁層13にコンタクトホー
ルを開けることによって形成されることによって、接続
用電極に対応して配設されている。なお、電極パッド15
としては、この例のように配線導体パターン12の一部を
利用する形態の他、配線導体パターン12端部に電極パッ
ド15を接続して形成し、両者の材料を変えて、配線導体
パターン12にはコストダウン可能な安価な材料を、電極
パッド15には導電性接続部材との接着性・信頼性の高い
材料を用いるといった構成としてもよいことは勿論であ
る。
【0025】電極パッド15の寸法は、例えばその表面に
導電性接続部材であるバンプを構成でき、実装上の機械
的精度を満たす大きさとなるように設定すればよい。
【0026】そして、電極パッド15に付加して形成され
た高周波信号の同調用導体パターン16は、高周波用半導
体素子14の使用周波数に応じた長さ・形状を有すること
により、高周波用伝送線路におけるいわゆる整合回路の
役目を行なう。このように高周波用半導体素子14の接続
用電極および導電性接続部材であるバンプという負荷を
配線導体パターン12という伝送路に直接には接続せず、
伝送路と負荷との間に無損失の付加回路を設けて伝送路
上には反射波が立たないようにすることから、基板11上
の配線導体パターン12の特性インピーダンスと高周波用
半導体素子14の特性インピーダンスとの整合をとること
ができ、配線導体パターン12と高周波用半導体素子14と
の接続部において、高周波用半導体素子14の使用周波数
の高周波信号に対する伝送特性として最も伝送損失が小
さい状態を実現できるものである。
【0027】この同調用導体パターン16の使用周波数に
応じた長さ・寸法・形状としては、上記の付加回路であ
る整合回路についてはある周波数では整合がとれても異
なる周波数では整合がとれないというのが一般的である
が、その高周波用半導体素子14の使用周波数が整合周波
数となるように整合回路を設計するように設定すればよ
い。これには、例えばウエハープローブを用いて実際に
高周波用半導体素子14を測定する方法や従来の方法でフ
リップチップ実装して測定する方法などにより高周波用
半導体素子14の接続用電極およびバンプのインピーダン
スを測定し、その値を用いてスタブ整合回路である同調
用導体パターン16の右側と左側とでインピーダンスが等
しくなのように設計すればよい。これにより高周波信号
に対する特性インピーダンスの整合を容易にかつ良好に
とることができるものとなる。
【0028】このような同調用導体パターン16の形状の
例を図2に平面図で示す。図2(a)は図1に示した同
調用導体パターン16と同様の形状のものであり、電極パ
ッド15に対して配線導体パターン12と反対側に配線導体
パターン12を延長するように直線的に形成して付加した
例である。図2(b)は電極パッド15に対して配線導体
パターン12と直交するように直線的な形状の同調用導体
パターン16’を形成して付加した例である。図2(c)
は電極パッド15に対して配線導体パターン12と反対側に
扇形の配線導体パターン16”を形成して付加した例であ
り、いわゆるラジアルスタブと同様の役目を行なうもの
となる。これらの同調用導体パターン16・16’・16”の
寸法は、例えば一般的なスタブ整合回路を付加する場合
と同様に、その同調用導体パターン16・16’・16”を付
加する位置すなわち高周波用半導体素子14の接続用電極
およびバンブからスタブまでの距離とスタブの長さを調
整し、同調用導体パターン16・16’・16”と負荷インピ
ーダンスである高周波用半導体素子14とを見込んだイン
ピーダンスを伝送路である配線導体パターン12側の特性
インピーダンスに等しくなるように設定すればよい。
【0029】また、前述のように配線導体パターン12に
対して電極パッド15を別途形成するような構成とした場
合もどうように設定すればよい。
【0030】同調用導体パターンとしては他にも種々の
形状、例えば2重スタブや多重スタブとすることがで
き、伝送線路におけるスタブの役目を果して使用周波数
において接続部の伝送損失を抑制できる状態が実現でき
るものであればどのような形状としてもよい。
【0031】
【実施例】まず、厚さ0.2 mm・誘電率9.6 のアルミナ
製セラミック基板の下面に厚さ5μmのクロム−銅−ニ
ッケル−金から成るグランド導体層を被着形成し、基板
の上面に厚さ5μm・線幅190 μmのクロム−銅−ニッ
ケル−金から成るマイクロストリップ線路構造の配線導
体パターンを形成した。
【0032】次に、この基板および配線導体パターン上
に厚さ10μmのポリイミド樹脂をスピンコート法により
塗布し、熱処理して絶縁層を形成した後、フォトリソグ
ラフィ法とエッチングにより、この基板上に実装される
高周波用半導体素子の接続用電極に対応した部位の配線
導体パターン上の絶縁層に100 μm角のコンタクトホー
ルを開口して電極パッドを形成した。このとき配線導体
パターンを利用して、この電極パッドに対して配線導体
パターンと反対側に幅190 μm・長さ250 μmの図1お
よび図2(a)に示した形状の同調用導体パターンが付
加されるようにした。
【0033】そして、電極パッド上に導電性接続部材と
して直径90μm・高さ50μmの金から成るバンプを形成
し、このバンプを介して電極パッドと高周波用半導体素
子の接続用電極とを物理的および電気的に接続すること
により、フリップチップ実装を行なって、図1に示した
構成の本発明の高周波用半導体装置Aを作製した。
【0034】また、これと同様にして、電極パッドに同
調用導体パターンが付加されていない従来の高周波用半
導体装置Bも比較例として作製した。
【0035】これらの高周波用半導体装置AおよびBに
対して、3次元の電磁界解析により抽出した特性から入
力した高周波信号のうちの伝送された量の評価指標とし
て挿入損失量(S21)を周波数に対する伝送特性として
求めた。この結果を図3に線図で示す。なお、図3にお
いて横軸は周波数(GHz)、縦軸は伝送特性である挿
入損失量S21(dB)を表わし、AおよびBはそれぞれ
高周波用半導体装置Aおよび高周波用半導体装置Bの特
性曲線を示している。
【0036】図3の結果より、伝送特性(S21)が−0.
1 dBになる周波数が従来の高周波用半導体装置Bにお
いては約29GHzであるのに対して、本発明の高周波用
半導体装置Aにおいては約37GHzとなっていることが
分かる。
【0037】これにより、本発明の高周波用半導体装置
によれば、基板側の電極パッドと高周波用半導体素子の
接続用電極との接続部における高周波信号の伝送損失が
効果的に抑制できることが確認できた。
【0038】なお、本発明は以上の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲で種
々の変更や改良を行なうことは何ら差し支えない。
【0039】
【発明の効果】以上のように、本発明の高周波用半導体
装置によれば、マイクロ波帯やミリ波帯等の高周波信号
を扱う高周波用半導体装置において、基板上に配設され
た電極パッドに対して高周波用半導体素子の使用周波数
に応じた長さ・形状を有する高周波信号に対する同調用
導体パターンが付加されていることにより、基板の配線
の特性インピーダンスと高周波用半導体素子の特性イン
ピーダンスとの整合をとることができ、その結果、高周
波信号の伝送損失を最も少ない状態にまで低減できて、
実装された高周波用半導体素子の特性を十分に活かすこ
とのできる高周波用半導体装置を提供することができ
た。
【図面の簡単な説明】
【図1】本発明の高周波用半導体装置の実施の形態の例
を示す分解斜視図である。
【図2】(a)〜(c)は、それぞれ本発明の高周波用
半導体装置における同調用導体パターンの例を示す平面
図である。
【図3】高周波用半導体装置における基板と高周波用半
導体素子との間の伝送特性の例を示す線図である。
【図4】従来の高周波用半導体装置の概略構成を示す分
解斜視図である。
【符号の説明】
1、11・・・・・・・基板 2、12・・・・・・・配線導体パターン 4、14・・・・・・・高周波用半導体素子 5、15・・・・・・・電極パッド 16、16’、16”・・・同調用導体パターン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 下面に接続用電極が形成された高周波用
    半導体素子を、上面に前記接続用電極に対応した電極パ
    ッドが配設された基板に、前記接続用電極と前記電極パ
    ッドとの間に導電性接続部材を介して物理的および電気
    的に接続して成る高周波用半導体装置において、前記電
    極パッドに、高周波信号に対する同調用導体パターンが
    付加されていることを特徴とする高周波用半導体装置。
JP22246197A 1997-08-19 1997-08-19 高周波用半導体装置 Expired - Fee Related JP3435028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22246197A JP3435028B2 (ja) 1997-08-19 1997-08-19 高周波用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22246197A JP3435028B2 (ja) 1997-08-19 1997-08-19 高周波用半導体装置

Publications (2)

Publication Number Publication Date
JPH1167969A true JPH1167969A (ja) 1999-03-09
JP3435028B2 JP3435028B2 (ja) 2003-08-11

Family

ID=16782788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22246197A Expired - Fee Related JP3435028B2 (ja) 1997-08-19 1997-08-19 高周波用半導体装置

Country Status (1)

Country Link
JP (1) JP3435028B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010538446A (ja) * 2007-08-31 2010-12-09 日本電気株式会社 多層基板
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2020121676A1 (ja) * 2018-12-14 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 伝送路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595210A (ja) * 1991-10-03 1993-04-16 Mitsubishi Electric Corp モノリシツクマイクロ波集積回路
JPH07147352A (ja) * 1993-11-24 1995-06-06 Hitachi Ltd 半導体集積回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595210A (ja) * 1991-10-03 1993-04-16 Mitsubishi Electric Corp モノリシツクマイクロ波集積回路
JPH07147352A (ja) * 1993-11-24 1995-06-06 Hitachi Ltd 半導体集積回路装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010538446A (ja) * 2007-08-31 2010-12-09 日本電気株式会社 多層基板
US8476537B2 (en) 2007-08-31 2013-07-02 Nec Corporation Multi-layer substrate
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
WO2020121676A1 (ja) * 2018-12-14 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 伝送路
JPWO2020121676A1 (ja) * 2018-12-14 2021-10-21 ソニーセミコンダクタソリューションズ株式会社 伝送路

Also Published As

Publication number Publication date
JP3435028B2 (ja) 2003-08-11

Similar Documents

Publication Publication Date Title
US6172305B1 (en) Multilayer circuit board
KR101074529B1 (ko) 고주파수 애플리케이션에 대한 관통 접속부를 포함하는다층 인쇄 회로 기판
US4593243A (en) Coplanar and stripline probe card apparatus
US6008534A (en) Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
JPH05283487A (ja) 高周波信号用配線及びそのボンディング装置
JP4427645B2 (ja) コンタクトプローブ、そのコンタクトプローブに用いる測定用パッド、及びそのコンタクトプローブの作製方法
JPWO2004075336A1 (ja) 高周波回路
US20100200968A1 (en) Microwave circuit assembly
US6873230B2 (en) High-frequency wiring board
JPH11163539A (ja) 多層配線基板
JP3435028B2 (ja) 高周波用半導体装置
JP2002252505A (ja) 高周波用配線基板
US7408119B2 (en) Electrical interconnection for high-frequency devices
JP3619396B2 (ja) 高周波用配線基板および接続構造
JP2002271101A (ja) 半導体装置
JP3309056B2 (ja) 高周波素子収納用パッケージ
JPH0936617A (ja) 高周波モジュール
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JP2000164766A (ja) 高周波用配線基板
JP2758321B2 (ja) 回路基板
KR100634214B1 (ko) 초고주파 통신회로에서의 와이어 본딩 방법
JP2001127192A (ja) 半導体素子搭載用基板
JP3908860B2 (ja) 配線構造およびその配線の製法
JPH07283340A (ja) 半導体チップ実装用パッケージおよびそれを有する半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120530

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130530

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140530

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees