JPH1167827A - フリップチップ接続用半導体装置 - Google Patents
フリップチップ接続用半導体装置Info
- Publication number
- JPH1167827A JPH1167827A JP9226674A JP22667497A JPH1167827A JP H1167827 A JPH1167827 A JP H1167827A JP 9226674 A JP9226674 A JP 9226674A JP 22667497 A JP22667497 A JP 22667497A JP H1167827 A JPH1167827 A JP H1167827A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- chip
- base material
- heat
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】低コストで微細接続に対応し、パッケージが小
型化でき、多端子の半導体チップや高速動作を要する半
導体チップの搭載が可能な半導体装置の提供。 【解決手段】主面においてその周辺側に複数の電極パッ
ド８が配置された半導体チップ１１と、電極パッド８に
それぞれ設けられたＡu バンプ４と、主面側と裏面側を
電気的に接続するための複数の配線６１及びビア７を有
し、主面側においてＳｎを主成分とするメッキが施され
た配線６１の端部のパッド５１が各々設けられると共
に、このパッド５１とバンプ４とがＡｕ／Ｓｎ液層反応
接続された耐熱性基材１１とを具備したことを特徴とす
る。
型化でき、多端子の半導体チップや高速動作を要する半
導体チップの搭載が可能な半導体装置の提供。 【解決手段】主面においてその周辺側に複数の電極パッ
ド８が配置された半導体チップ１１と、電極パッド８に
それぞれ設けられたＡu バンプ４と、主面側と裏面側を
電気的に接続するための複数の配線６１及びビア７を有
し、主面側においてＳｎを主成分とするメッキが施され
た配線６１の端部のパッド５１が各々設けられると共
に、このパッド５１とバンプ４とがＡｕ／Ｓｎ液層反応
接続された耐熱性基材１１とを具備したことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】この発明は、特に半導体チッ
プとそれを搭載するパッケージの接続構造に適用され
る、微細ピッチのフリップチップ接続用半導体装置に関
する。
プとそれを搭載するパッケージの接続構造に適用され
る、微細ピッチのフリップチップ接続用半導体装置に関
する。
【０００２】
【従来の技術】半導体チップとパッケージの接続方法に
は、大きく分けてワイヤボンディング方式、ＴＡＢ方
式、フリップチップボンディング方式、等がある。ワイ
ヤボンディング方式は、最も一般的に用いられている方
式で、Ａｕワイヤによるボールボンディングと、Ａｌワ
イヤまたはＡｕワイヤによるウェッジボンディングがあ
る。ボンディングピッチは現状では１００μｍ程度が限
界である。
は、大きく分けてワイヤボンディング方式、ＴＡＢ方
式、フリップチップボンディング方式、等がある。ワイ
ヤボンディング方式は、最も一般的に用いられている方
式で、Ａｕワイヤによるボールボンディングと、Ａｌワ
イヤまたはＡｕワイヤによるウェッジボンディングがあ
る。ボンディングピッチは現状では１００μｍ程度が限
界である。
【０００３】ＴＡＢ方式は、微細ピッチ接続に適してお
り、１００μｍ以下の接続ピッチにも対応可能である。
これは、ＴＡＢテープと呼ばれる、ポリイミド等の有機
テープにＣｕリードが形成されたものを用いる。一例と
して、ＳｎメッキされたＣｕリードと、Ａｕバンプが形
成された半導体チップの組み合わせによって、Ａｕ／Ｓ
ｎ液層反応を利用した接続をする方式が挙げられる。微
細ピッチ接続が可能であるため、低コストの小さい半導
体チップに利用できるという長所がある。
り、１００μｍ以下の接続ピッチにも対応可能である。
これは、ＴＡＢテープと呼ばれる、ポリイミド等の有機
テープにＣｕリードが形成されたものを用いる。一例と
して、ＳｎメッキされたＣｕリードと、Ａｕバンプが形
成された半導体チップの組み合わせによって、Ａｕ／Ｓ
ｎ液層反応を利用した接続をする方式が挙げられる。微
細ピッチ接続が可能であるため、低コストの小さい半導
体チップに利用できるという長所がある。
【０００４】フリップチップボンディング方式は、はん
だバンプを用いたはんだ接続、Ａｕバンプを用いたＡｕ
／Ａｕ固相拡散接続等がある。接続長はバンプの高さだ
けであり、先のワイヤボンディング方式やＴＡＢ方式と
較べて電気的特性は最も良い。はんだ接続の場合は、は
んだバンプのショートの危険性から、現状では接続ピッ
チは２００μｍ程度が限界である。Ａｕ／Ａｕ固相拡散
接続の場合は、１００μｍ以下の接続ピッチにも対応可
能である。
だバンプを用いたはんだ接続、Ａｕバンプを用いたＡｕ
／Ａｕ固相拡散接続等がある。接続長はバンプの高さだ
けであり、先のワイヤボンディング方式やＴＡＢ方式と
較べて電気的特性は最も良い。はんだ接続の場合は、は
んだバンプのショートの危険性から、現状では接続ピッ
チは２００μｍ程度が限界である。Ａｕ／Ａｕ固相拡散
接続の場合は、１００μｍ以下の接続ピッチにも対応可
能である。
【０００５】上述の各方式の特徴から、次のような短所
が見受けられる。ワイヤボンディング方式は１００μｍ
以下の微細ピッチに対応できず、高コストとなる寸法の
大きな半導体チップを使わざるを得ない。また、ワイヤ
長が長いため、半導体チップの外形寸法に対しパッケー
ジの外形寸法は少なくとも３ｍｍ以上大きくなり、パッ
ケージの小型化には適していない。さらに、ワイヤ長が
長いことによりインダクタンスが大きく、電源／接地系
のインダクタンスが大きい。そのため、同時スイッチン
グノイズが大きくなり、高速動作をする半導体チップの
接続には適さない。
が見受けられる。ワイヤボンディング方式は１００μｍ
以下の微細ピッチに対応できず、高コストとなる寸法の
大きな半導体チップを使わざるを得ない。また、ワイヤ
長が長いため、半導体チップの外形寸法に対しパッケー
ジの外形寸法は少なくとも３ｍｍ以上大きくなり、パッ
ケージの小型化には適していない。さらに、ワイヤ長が
長いことによりインダクタンスが大きく、電源／接地系
のインダクタンスが大きい。そのため、同時スイッチン
グノイズが大きくなり、高速動作をする半導体チップの
接続には適さない。
【０００６】ＴＡＢ方式は、微細接続が可能であり、低
コストとなる小さい半導体チップを利用できるが、ＴＡ
Ｂリードの長さは、先のワイヤボンディング方式のワイ
ヤ長以上に長くなり、前述と同じ理由でパッケージの小
型化と高速動作をするチップの接続には適さない。
コストとなる小さい半導体チップを利用できるが、ＴＡ
Ｂリードの長さは、先のワイヤボンディング方式のワイ
ヤ長以上に長くなり、前述と同じ理由でパッケージの小
型化と高速動作をするチップの接続には適さない。
【０００７】フリップチップボンディング方式は、上記
した他の方式より接続長が短く、パッケージの小型化お
よび高速動作を要する半導体チップの接続には適してい
る。ただし、はんだ接続の場合は、接続ピッチが２００
μｍ程度であり、微細接続には不適当といえる。バンプ
をエリア化することにより実効的な接続ピッチを小さく
することはできるが、エリア化するためにはチップにて
再配線を行う必要性があり多層配線構造を採用するなど
チップコストが高くなるという問題がある。また一方、
Ａｕ／Ａｕ固相拡散接続の場合は、微細接続には適して
いるが、チップと基板の平行度や平坦性に敏感であり、
これらの精度を補うため接続荷重も高い圧力を必要とす
る。従ってセラミック等の平坦性の悪い基板を使用する
場合、高精度を必要とする多端子接続は、生産性、コス
トの面から必ずしも適当とはいえない。
した他の方式より接続長が短く、パッケージの小型化お
よび高速動作を要する半導体チップの接続には適してい
る。ただし、はんだ接続の場合は、接続ピッチが２００
μｍ程度であり、微細接続には不適当といえる。バンプ
をエリア化することにより実効的な接続ピッチを小さく
することはできるが、エリア化するためにはチップにて
再配線を行う必要性があり多層配線構造を採用するなど
チップコストが高くなるという問題がある。また一方、
Ａｕ／Ａｕ固相拡散接続の場合は、微細接続には適して
いるが、チップと基板の平行度や平坦性に敏感であり、
これらの精度を補うため接続荷重も高い圧力を必要とす
る。従ってセラミック等の平坦性の悪い基板を使用する
場合、高精度を必要とする多端子接続は、生産性、コス
トの面から必ずしも適当とはいえない。
【０００８】
【発明が解決しようとする課題】このように、従来では
フリップチップボンディングがパッケージの小型化およ
び高速動作が必要な半導体チップの接続には適してい
る。しかし、多端子接続に対応させるには生産性、コス
ト面を考えると改善の余地がある。
フリップチップボンディングがパッケージの小型化およ
び高速動作が必要な半導体チップの接続には適してい
る。しかし、多端子接続に対応させるには生産性、コス
ト面を考えると改善の余地がある。
【０００９】この発明は上記のような事情を考慮し、そ
の課題は、低コストにて微細接続に対応可能で、パッケ
ージの小型化ができ、かつ、多端子の半導体チップや高
速動作を要する半導体チップの搭載が可能なパッケージ
を有するフリップチップ接続用半導体装置を提供するこ
とである。
の課題は、低コストにて微細接続に対応可能で、パッケ
ージの小型化ができ、かつ、多端子の半導体チップや高
速動作を要する半導体チップの搭載が可能なパッケージ
を有するフリップチップ接続用半導体装置を提供するこ
とである。
【００１０】
【課題を解決するための手段】この発明の第１のフリッ
プチップ接続用半導体装置は、主面においてその周辺側
に複数の電極パッドが配置された半導体チップと、前記
電極パッドにそれぞれ設けられたＡu を主成分とするバ
ンプと、主面側と裏面側を電気的に接続するための複数
の導電経路を有し、前記主面側においてＳｎを主成分と
するメッキが施された導電経路端部が各々設けられると
共に、前記導電経路端部と前記バンプとがＡｕ／Ｓｎ液
層反応接続された耐熱性基材とを具備したことを特徴と
する。
プチップ接続用半導体装置は、主面においてその周辺側
に複数の電極パッドが配置された半導体チップと、前記
電極パッドにそれぞれ設けられたＡu を主成分とするバ
ンプと、主面側と裏面側を電気的に接続するための複数
の導電経路を有し、前記主面側においてＳｎを主成分と
するメッキが施された導電経路端部が各々設けられると
共に、前記導電経路端部と前記バンプとがＡｕ／Ｓｎ液
層反応接続された耐熱性基材とを具備したことを特徴と
する。
【００１１】また、この発明の第２のフリップチップ接
続用半導体装置は、主面においてその周辺側に複数の電
極パッドが配置された半導体チップと、前記電極パッド
にそれぞれ設けられたＡu を主成分とするバンプと、主
面側と裏面側を電気的に接続するための複数の導電経路
を有し、前記主面側においてＡｕを主成分とするメッキ
が施された導電経路端部が各々設けられると共に、前記
導電経路端部と前記バンプとがＡｕ／Ａｕ固相拡散接続
されたフレキシブルな耐熱性基材とを具備したことを特
徴とする。
続用半導体装置は、主面においてその周辺側に複数の電
極パッドが配置された半導体チップと、前記電極パッド
にそれぞれ設けられたＡu を主成分とするバンプと、主
面側と裏面側を電気的に接続するための複数の導電経路
を有し、前記主面側においてＡｕを主成分とするメッキ
が施された導電経路端部が各々設けられると共に、前記
導電経路端部と前記バンプとがＡｕ／Ａｕ固相拡散接続
されたフレキシブルな耐熱性基材とを具備したことを特
徴とする。
【００１２】この発明の第１のフリップチップ接続用半
導体装置は、チップコストの安価な周辺側に電極パッド
が配置された半導体チップを採用すると共に微細ピッチ
の可能なＡｕを主成分とするバンプを設ける。このバン
プと耐熱性基材との接続には高荷重を必要としないＡｕ
／Ｓｎ液層反応接続が用いられるので、耐熱性基材にお
ける平坦性は重視する必要はない。
導体装置は、チップコストの安価な周辺側に電極パッド
が配置された半導体チップを採用すると共に微細ピッチ
の可能なＡｕを主成分とするバンプを設ける。このバン
プと耐熱性基材との接続には高荷重を必要としないＡｕ
／Ｓｎ液層反応接続が用いられるので、耐熱性基材にお
ける平坦性は重視する必要はない。
【００１３】この発明の第２のフリップチップ接続用半
導体装置は、チップコストの安価な周辺側に電極パッド
が配置された半導体チップを採用すると共に微細ピッチ
の可能なＡｕを主成分とするバンプを設ける。耐熱性基
材との接続にはＡｕ／Ａｕ固相拡散接続が用いられる
が、フレキシブルな耐熱性基材にて平坦性に関わる精度
は容易に補正することができるので、必ずしも高荷重を
必要としない。
導体装置は、チップコストの安価な周辺側に電極パッド
が配置された半導体チップを採用すると共に微細ピッチ
の可能なＡｕを主成分とするバンプを設ける。耐熱性基
材との接続にはＡｕ／Ａｕ固相拡散接続が用いられる
が、フレキシブルな耐熱性基材にて平坦性に関わる精度
は容易に補正することができるので、必ずしも高荷重を
必要としない。
【００１４】
【発明の実施の形態】図１は、この発明の第１の実施形
態に係るフリップチップ接続用半導体装置の構成を示す
断面投影図である。樹脂系のフレックス基材、例えばポ
リイミド製の耐熱性基材１１を用い、主面にはフリップ
チップ接続用のパッド５１を含んで微細な配線６１がパ
ターニングされている。
態に係るフリップチップ接続用半導体装置の構成を示す
断面投影図である。樹脂系のフレックス基材、例えばポ
リイミド製の耐熱性基材１１を用い、主面にはフリップ
チップ接続用のパッド５１を含んで微細な配線６１がパ
ターニングされている。
【００１５】基材１１上の配線６１は、例えばポリイミ
ド基材の上に図示しない薄い金属をスパッタなどで形成
し、フォトリソグラフィ技術を用いて金属上に必要なパ
ターンをレジストで形成後、電解メッキによりＣｕを成
長させパターニングしたものである。ここで、少なくと
も上記フリップチップ接続用のパッド５１表面には、Ｓ
ｎメッキが施される。もちろん配線６１全体表面をＳｎ
メッキしてもよいし、配線６１全体表面をまず他の金
属、例えばＡｕメッキし、その後、パッド５１表面にＳ
ｎメッキを施してもよい。
ド基材の上に図示しない薄い金属をスパッタなどで形成
し、フォトリソグラフィ技術を用いて金属上に必要なパ
ターンをレジストで形成後、電解メッキによりＣｕを成
長させパターニングしたものである。ここで、少なくと
も上記フリップチップ接続用のパッド５１表面には、Ｓ
ｎメッキが施される。もちろん配線６１全体表面をＳｎ
メッキしてもよいし、配線６１全体表面をまず他の金
属、例えばＡｕメッキし、その後、パッド５１表面にＳ
ｎメッキを施してもよい。
【００１６】また、図示しないが基材１１の裏面側に
は、外部接続端子を接続するためのメタライズ層が形成
されている。この基材１１の主面側の配線６１と裏面側
とはビア７を介して電気的に接続される。
は、外部接続端子を接続するためのメタライズ層が形成
されている。この基材１１の主面側の配線６１と裏面側
とはビア７を介して電気的に接続される。
【００１７】半導体チップ２は、主面においてその周辺
側に複数の電極パッド８が配置されている。電極パッド
８上には、図示しないバリヤ・メタルを介してＡu を主
成分とするバンプ、Ａｕバンプ４が形成されている。こ
のＡｕバンプ４と上記Ｓｎメッキされたフリップチップ
接続用のパッド５１とはＡｕ／Ｓｎ液層反応接続されて
いる。すなわち、フリップチップ接続用のパッド５１に
対し、半導体チップ２上に形成されたＡｕバンプ４を位
置決めし、加熱／加荷重状態でＡｕ／Ｓｎ液層反応によ
りフリップチップボンディングを達成する。
側に複数の電極パッド８が配置されている。電極パッド
８上には、図示しないバリヤ・メタルを介してＡu を主
成分とするバンプ、Ａｕバンプ４が形成されている。こ
のＡｕバンプ４と上記Ｓｎメッキされたフリップチップ
接続用のパッド５１とはＡｕ／Ｓｎ液層反応接続されて
いる。すなわち、フリップチップ接続用のパッド５１に
対し、半導体チップ２上に形成されたＡｕバンプ４を位
置決めし、加熱／加荷重状態でＡｕ／Ｓｎ液層反応によ
りフリップチップボンディングを達成する。
【００１８】上記ポリイミド系の基材１１と半導体チッ
プ２の間には充填樹脂３が注入されており、保護材とし
ての役割を果たす。また、図示しない基材１１の裏面の
メタライズ層には例えば外部端子としてのはんだボール
が形成される。このようにしてフリップチップ・パッケ
ージが構成されている。
プ２の間には充填樹脂３が注入されており、保護材とし
ての役割を果たす。また、図示しない基材１１の裏面の
メタライズ層には例えば外部端子としてのはんだボール
が形成される。このようにしてフリップチップ・パッケ
ージが構成されている。
【００１９】上記構成によれば、半導体チップ２は安価
なチップコストで済む、周辺側に電極パッドが配置され
た構成を採用している。それゆえ、微細ピッチの可能な
Ａｕバンプ４を形成するのであるが、このＡｕバンプ４
と基材１１のＳｎメッキのパッド５１とは、Ａｕ／Ｓｎ
液層系にてフリップチップ接続ができる。他のフリップ
チップボンディング方式と比較して、はんだ接続のよう
に多量の溶融層が生成しないため、微細接続が可能で、
かつ、Ａｕ／Ａｕ固相拡散接続のような高荷重も必要と
しないため、多端子接続が可能である。また、ポリイミ
ド系の基材１１自体セラミック製の基材に比べて安価で
あるという利点もある。
なチップコストで済む、周辺側に電極パッドが配置され
た構成を採用している。それゆえ、微細ピッチの可能な
Ａｕバンプ４を形成するのであるが、このＡｕバンプ４
と基材１１のＳｎメッキのパッド５１とは、Ａｕ／Ｓｎ
液層系にてフリップチップ接続ができる。他のフリップ
チップボンディング方式と比較して、はんだ接続のよう
に多量の溶融層が生成しないため、微細接続が可能で、
かつ、Ａｕ／Ａｕ固相拡散接続のような高荷重も必要と
しないため、多端子接続が可能である。また、ポリイミ
ド系の基材１１自体セラミック製の基材に比べて安価で
あるという利点もある。
【００２０】また、高荷重を必要としないＡｕ／Ｓｎ液
層反応接続が用いられるので、基材１１における平坦性
はそれほど重視する必要はない。従って、基材１１自体
のコスト差を無視するのであれば、基材１１は上記ポリ
イミド製のものに代えて例えば窒化アルミニウムのよう
なセラミック製基板や耐熱性樹脂基板を用いてもよい。
もちろん、フリップチップ接続用のパッド（５１）には
Ｓｎメッキが施してあり、Ａｕ／Ｓｎ液層反応接続が用
いられる。
層反応接続が用いられるので、基材１１における平坦性
はそれほど重視する必要はない。従って、基材１１自体
のコスト差を無視するのであれば、基材１１は上記ポリ
イミド製のものに代えて例えば窒化アルミニウムのよう
なセラミック製基板や耐熱性樹脂基板を用いてもよい。
もちろん、フリップチップ接続用のパッド（５１）には
Ｓｎメッキが施してあり、Ａｕ／Ｓｎ液層反応接続が用
いられる。
【００２１】パッケージの小型化に関しては、図１に示
すように、パッド５１から基材１１中央側に配線６１を
延在させビア７にて裏面につなげるような配線構造を採
用すれば、チップサイズに対してわずかにパッケージ外
形が大きいだけで済む構成となる。
すように、パッド５１から基材１１中央側に配線６１を
延在させビア７にて裏面につなげるような配線構造を採
用すれば、チップサイズに対してわずかにパッケージ外
形が大きいだけで済む構成となる。
【００２２】図２は、この発明の第２の実施形態に係る
フリップチップ接続用半導体装置の構成を示す断面投影
図である。樹脂系のフレックス基材、例えばポリイミド
製の耐熱性基材１２を用い、主面にはフリップチップ接
続用のパッド５２を含んで微細な配線６２がパターニン
グされている。
フリップチップ接続用半導体装置の構成を示す断面投影
図である。樹脂系のフレックス基材、例えばポリイミド
製の耐熱性基材１２を用い、主面にはフリップチップ接
続用のパッド５２を含んで微細な配線６２がパターニン
グされている。
【００２３】基材１２上の配線６２は、例えばポリイミ
ド基材の上に図示しない薄い金属をスパッタなどで形成
し、フォトリソグラフィ技術を用いて金属上に必要なパ
ターンをレジストで形成後、電解メッキによりＣｕを成
長させパターニングしたものである。ここで、少なくと
も上記フリップチップ接続用のパッド５２表面には、Ａ
ｕメッキが施される。もちろん配線６２全体表面をＡｕ
メッキしてもよい。
ド基材の上に図示しない薄い金属をスパッタなどで形成
し、フォトリソグラフィ技術を用いて金属上に必要なパ
ターンをレジストで形成後、電解メッキによりＣｕを成
長させパターニングしたものである。ここで、少なくと
も上記フリップチップ接続用のパッド５２表面には、Ａ
ｕメッキが施される。もちろん配線６２全体表面をＡｕ
メッキしてもよい。
【００２４】また、図示しないが基材１２の裏面側に
は、外部接続端子を接続するためのメタライズ層が形成
されている。この基材１２の主面側の配線６２と裏面側
とはビア７を介して電気的に接続される。
は、外部接続端子を接続するためのメタライズ層が形成
されている。この基材１２の主面側の配線６２と裏面側
とはビア７を介して電気的に接続される。
【００２５】半導体チップ２は、主面においてその周辺
側に複数の電極パッド８が配置されている。電極パッド
８上には、図示しないバリヤ・メタルを介してＡu を主
成分とするバンプ、Ａｕバンプ４が形成されている。こ
のＡｕバンプ４と上記Ａｕメッキされたフリップチップ
接続用のパッド５２とはＡｕ／Ａｕ固相拡散接続されて
いる。すなわち、フリップチップ接続用のパッド５２に
対し、半導体チップ２上に形成されたＡｕバンプ４を位
置決めし、第１の実施形態より高い加熱／加荷重状態で
バンプのＡｕとパッドのＡｕを固相拡散させ接続するこ
とによりフリップチップボンディングを達成する。
側に複数の電極パッド８が配置されている。電極パッド
８上には、図示しないバリヤ・メタルを介してＡu を主
成分とするバンプ、Ａｕバンプ４が形成されている。こ
のＡｕバンプ４と上記Ａｕメッキされたフリップチップ
接続用のパッド５２とはＡｕ／Ａｕ固相拡散接続されて
いる。すなわち、フリップチップ接続用のパッド５２に
対し、半導体チップ２上に形成されたＡｕバンプ４を位
置決めし、第１の実施形態より高い加熱／加荷重状態で
バンプのＡｕとパッドのＡｕを固相拡散させ接続するこ
とによりフリップチップボンディングを達成する。
【００２６】上記ポリイミド系の基材１２と半導体チッ
プ２の間には充填樹脂３が注入されており、保護材とし
ての役割を果たす。また、図示しない基材１２の裏面の
メタライズ層には例えば外部端子としてのはんだボール
が形成される。このようにしてフリップチップ・パッケ
ージが構成されている。
プ２の間には充填樹脂３が注入されており、保護材とし
ての役割を果たす。また、図示しない基材１２の裏面の
メタライズ層には例えば外部端子としてのはんだボール
が形成される。このようにしてフリップチップ・パッケ
ージが構成されている。
【００２７】上記構成によれば、半導体チップ２は安価
なチップコストで済む、周辺側に電極パッドが配置され
た構成を採用している。それゆえ、微細ピッチの可能な
Ａｕバンプ４を形成するのであるが、このＡｕバンプ４
と基材１２のＡｕメッキのパッド５２とは、Ａｕ／Ａｕ
固相拡散系にてフリップチップ接続される。他のフリッ
プチップボンディング方式と比較して、はんだ接続のよ
うに多量の溶融層が生成しないため、微細接続が可能で
ある。Ａｕ／Ａｕ固相拡散接続の場合は、通常、高荷重
が必要とされるが、フレキシブルな基材１２を用いてい
るので平坦性に関わる精度は容易に補正することができ
る。これにより接続時に必ずしも従来技術のような高荷
重を必要としない。従って、多端子接続の製品に対し、
生産性向上が期待でき、生産コストの低減につながる。
また、ポリイミド系の基材１２自体セラミック製の基材
に比べて安価であるという利点もある。
なチップコストで済む、周辺側に電極パッドが配置され
た構成を採用している。それゆえ、微細ピッチの可能な
Ａｕバンプ４を形成するのであるが、このＡｕバンプ４
と基材１２のＡｕメッキのパッド５２とは、Ａｕ／Ａｕ
固相拡散系にてフリップチップ接続される。他のフリッ
プチップボンディング方式と比較して、はんだ接続のよ
うに多量の溶融層が生成しないため、微細接続が可能で
ある。Ａｕ／Ａｕ固相拡散接続の場合は、通常、高荷重
が必要とされるが、フレキシブルな基材１２を用いてい
るので平坦性に関わる精度は容易に補正することができ
る。これにより接続時に必ずしも従来技術のような高荷
重を必要としない。従って、多端子接続の製品に対し、
生産性向上が期待でき、生産コストの低減につながる。
また、ポリイミド系の基材１２自体セラミック製の基材
に比べて安価であるという利点もある。
【００２８】パッケージの小型化に関しては、この図２
に示すように、パッド５２から基材１２中央側に配線を
延在させビア７にて裏面につなげるような配線構造を採
用すれば、チップサイズに対してわずかにパッケージ外
形が大きいだけで済む構成となる。
に示すように、パッド５２から基材１２中央側に配線を
延在させビア７にて裏面につなげるような配線構造を採
用すれば、チップサイズに対してわずかにパッケージ外
形が大きいだけで済む構成となる。
【００２９】上記の第１及び第２の実施形態の構成より
パッケージの外部端子数がさらに多い場合や、外部端子
のピッチが大きい場合は、外部端子を配列するためにパ
ッケージが半導体チップよりもかなり大きくなってしま
う。そのような場合においても、基材１１または１２の
配線構造を工夫することにより、高速動作への対応が可
能である。これにつき、以下説明する。
パッケージの外部端子数がさらに多い場合や、外部端子
のピッチが大きい場合は、外部端子を配列するためにパ
ッケージが半導体チップよりもかなり大きくなってしま
う。そのような場合においても、基材１１または１２の
配線構造を工夫することにより、高速動作への対応が可
能である。これにつき、以下説明する。
【００３０】図３は、この発明の第３の実施形態に係る
フリップチップ接続用半導体装置の構成を示す断面投影
図である。樹脂系のフレックス基材、例えばポリイミド
製の耐熱性基材１３を用い、主面には配線端部であるフ
リップチップ接続用のパッド５３を含んで微細な配線６
３がパターニングされている。
フリップチップ接続用半導体装置の構成を示す断面投影
図である。樹脂系のフレックス基材、例えばポリイミド
製の耐熱性基材１３を用い、主面には配線端部であるフ
リップチップ接続用のパッド５３を含んで微細な配線６
３がパターニングされている。
【００３１】基材１３上の配線６３は、ビア７１を介す
る電源／接地系の配線６３ａと、ビア７２を介する信号
系の配線６３ｂを含む。電源／接地系の配線６３ａの方
が信号系の配線６３ｂより距離が短い。これは、電源／
接地系の配線６３ａをフリップチップ接続位置とできる
だけ近い基材１３裏面の外部端子に接続するための構成
である。これにより、配線インダクタンスの低減が可能
である。
る電源／接地系の配線６３ａと、ビア７２を介する信号
系の配線６３ｂを含む。電源／接地系の配線６３ａの方
が信号系の配線６３ｂより距離が短い。これは、電源／
接地系の配線６３ａをフリップチップ接続位置とできる
だけ近い基材１３裏面の外部端子に接続するための構成
である。これにより、配線インダクタンスの低減が可能
である。
【００３２】このような実施形態においても、上記フリ
ップチップ接続用のパッド５３表面には、Ｓｎメッキあ
るいはＡｕメッキが施されている。また、半導体チップ
２１は、主面においてその周辺側に複数の電極パッド８
１が配置されている。電極パッド８１上には、図示しな
いバリヤ・メタルを介してＡu を主成分とするＡｕバン
プ４１が形成されている。
ップチップ接続用のパッド５３表面には、Ｓｎメッキあ
るいはＡｕメッキが施されている。また、半導体チップ
２１は、主面においてその周辺側に複数の電極パッド８
１が配置されている。電極パッド８１上には、図示しな
いバリヤ・メタルを介してＡu を主成分とするＡｕバン
プ４１が形成されている。
【００３３】すなわち、フリップチップ接続用のパッド
５３表面がＳｎメッキされているのであれば、第１の実
施例と同様に、Ａｕバンプ４１とパッド５３とはＡｕ／
Ｓｎ液層反応接続され、フリップチップボンディングが
達成される。この場合、基材１３は、上記ポリイミド製
のものに代えてセラミック製あるいは耐熱性樹脂製のパ
ッケージ基材を用いてもよい。
５３表面がＳｎメッキされているのであれば、第１の実
施例と同様に、Ａｕバンプ４１とパッド５３とはＡｕ／
Ｓｎ液層反応接続され、フリップチップボンディングが
達成される。この場合、基材１３は、上記ポリイミド製
のものに代えてセラミック製あるいは耐熱性樹脂製のパ
ッケージ基材を用いてもよい。
【００３４】また、フリップチップ接続用のパッド５３
表面がＡｕメッキされているのであれば、第２の実施例
と同様に、Ａｕバンプ４１とパッド５３とはＡｕ／Ａｕ
固相拡散接続され、フリップチップボンディングが達成
される。
表面がＡｕメッキされているのであれば、第２の実施例
と同様に、Ａｕバンプ４１とパッド５３とはＡｕ／Ａｕ
固相拡散接続され、フリップチップボンディングが達成
される。
【００３５】その他、第１、第２の実施形態と同様に、
図示しないが基材１３の裏面側には、外部接続端子を接
続するためのメタライズ層が形成されている。上記基材
１３と半導体チップ２１の間には充填樹脂３が注入され
ており、保護材としての役割を果たす。また、図示しな
い基材１３の裏面のメタライズ層には外部端子、例えば
はんだボールが形成される。このようにしてフリップチ
ップ・パッケージが構成されている。
図示しないが基材１３の裏面側には、外部接続端子を接
続するためのメタライズ層が形成されている。上記基材
１３と半導体チップ２１の間には充填樹脂３が注入され
ており、保護材としての役割を果たす。また、図示しな
い基材１３の裏面のメタライズ層には外部端子、例えば
はんだボールが形成される。このようにしてフリップチ
ップ・パッケージが構成されている。
【００３６】図４は、この発明の第４の実施形態に係る
フリップチップ接続用半導体装置の構成を示す断面投影
図である。樹脂系のフレックス基材、例えばポリイミド
製の耐熱性基材１４を用い、主面には配線端部であるフ
リップチップ接続用のパッド５４を含んで微細な配線６
４がパターニングされている。
フリップチップ接続用半導体装置の構成を示す断面投影
図である。樹脂系のフレックス基材、例えばポリイミド
製の耐熱性基材１４を用い、主面には配線端部であるフ
リップチップ接続用のパッド５４を含んで微細な配線６
４がパターニングされている。
【００３７】基材１４上の配線６４は、ビア７１を介す
る電源／接地系の配線６４ａと、ビア７２を介する信号
系の配線６４ｂを含む。また、基材１４の内層に、電源
／接地系の配線６４ａと電気的に接続するプレート状の
電源／接地系の導電層９を備えている。配線６４ａは、
ビア７１を介して上記電源／接地系の導電層９につなが
る。導電層９はビア７３を介して基材１４裏面の外部端
子（例えば、はんだボール）１０２と電気的に接続され
ている。配線６４ｂは、ビア７２を介して導電層９のプ
レートの開口部から基材１４裏面の外部端子１０２と電
気的に接続されている。
る電源／接地系の配線６４ａと、ビア７２を介する信号
系の配線６４ｂを含む。また、基材１４の内層に、電源
／接地系の配線６４ａと電気的に接続するプレート状の
電源／接地系の導電層９を備えている。配線６４ａは、
ビア７１を介して上記電源／接地系の導電層９につなが
る。導電層９はビア７３を介して基材１４裏面の外部端
子（例えば、はんだボール）１０２と電気的に接続され
ている。配線６４ｂは、ビア７２を介して導電層９のプ
レートの開口部から基材１４裏面の外部端子１０２と電
気的に接続されている。
【００３８】上記構成では、電源／接地系の配線６４ａ
は、フリップチップ接続用のパッド５４から基材１４中
央側に延在させるように形成し、信号系の配線６４ｂ
は、パッド５４から基材１４周辺側に延在させるように
形成する。これにより、導電層９のプレートへの電源／
接地系の配線６４ａの方が信号系の配線６４ｂより容易
に距離を短くできる。これにより、低インダクタンス化
を可能としている。この結果、多端子接続で高速動作す
る半導体チップの搭載も可能である。
は、フリップチップ接続用のパッド５４から基材１４中
央側に延在させるように形成し、信号系の配線６４ｂ
は、パッド５４から基材１４周辺側に延在させるように
形成する。これにより、導電層９のプレートへの電源／
接地系の配線６４ａの方が信号系の配線６４ｂより容易
に距離を短くできる。これにより、低インダクタンス化
を可能としている。この結果、多端子接続で高速動作す
る半導体チップの搭載も可能である。
【００３９】なお、プレート状の電源／接地系の導電層
９は複数層配備してもよく、基材の内層の他に基材の裏
面に設けてもよい（導電層９’）。その場合、導電層
９’は図示しないが外部端子１０２と接続されるメタラ
イズ層と絶縁層によって絶縁され、外部端子１０２と接
触しないように開口部を有してこの開口部を介して外部
端子１０２を導出するように構成される。このようなプ
レート状の電源／接地系の導電層９（または９’）を設
ける構成により、インダクタンスの低減に寄与する。ま
た、基材１４の剛性の強化にも寄与する。
９は複数層配備してもよく、基材の内層の他に基材の裏
面に設けてもよい（導電層９’）。その場合、導電層
９’は図示しないが外部端子１０２と接続されるメタラ
イズ層と絶縁層によって絶縁され、外部端子１０２と接
触しないように開口部を有してこの開口部を介して外部
端子１０２を導出するように構成される。このようなプ
レート状の電源／接地系の導電層９（または９’）を設
ける構成により、インダクタンスの低減に寄与する。ま
た、基材１４の剛性の強化にも寄与する。
【００４０】上記実施形態においても、上記フリップチ
ップ接続用のパッド５４表面には、Ｓｎメッキあるいは
Ａｕメッキが施されている。そして、半導体チップ２２
は、主面においてその周辺側に複数の電極パッド８１が
配置されている。電極パッド８１上には、図示しないバ
リヤ・メタルを介してＡu を主成分とするＡｕバンプ４
１が形成されている。
ップ接続用のパッド５４表面には、Ｓｎメッキあるいは
Ａｕメッキが施されている。そして、半導体チップ２２
は、主面においてその周辺側に複数の電極パッド８１が
配置されている。電極パッド８１上には、図示しないバ
リヤ・メタルを介してＡu を主成分とするＡｕバンプ４
１が形成されている。
【００４１】すなわち、フリップチップ接続用のパッド
５４表面がＳｎメッキされているのであれば、第１の実
施例と同様に、Ａｕバンプ４１とパッド５４とはＡｕ／
Ｓｎ液層反応接続され、フリップチップボンディングが
達成される。この場合、基材１４は、上記ポリイミド製
のものに代えてセラミック製あるいは耐熱性樹脂製のパ
ッケージ基材を用いてもよい。
５４表面がＳｎメッキされているのであれば、第１の実
施例と同様に、Ａｕバンプ４１とパッド５４とはＡｕ／
Ｓｎ液層反応接続され、フリップチップボンディングが
達成される。この場合、基材１４は、上記ポリイミド製
のものに代えてセラミック製あるいは耐熱性樹脂製のパ
ッケージ基材を用いてもよい。
【００４２】また、フリップチップ接続用のパッド５４
表面がＡｕメッキされているのであれば、第２の実施例
と同様に、Ａｕバンプ４１とパッド５４とはＡｕ／Ａｕ
固相拡散接続され、フリップチップボンディングが達成
される。
表面がＡｕメッキされているのであれば、第２の実施例
と同様に、Ａｕバンプ４１とパッド５４とはＡｕ／Ａｕ
固相拡散接続され、フリップチップボンディングが達成
される。
【００４３】その他、第１、第２の実施形態と同様に、
上記基材１４と半導体チップ２１の間には充填樹脂３が
注入されており、保護材としての役割を果たす。このよ
うにしてフリップチップ・パッケージが構成されてい
る。
上記基材１４と半導体チップ２１の間には充填樹脂３が
注入されており、保護材としての役割を果たす。このよ
うにしてフリップチップ・パッケージが構成されてい
る。
【００４４】図５は、この発明の第５の実施形態に係る
フリップチップ接続用半導体装置の構成を示す要部の断
面図である。この構成は前記第３または第４の実施形態
に示したような基材、すなわち、パッケージの外部端子
数が多く、パッケージが半導体チップよりもかなり大き
くなってしまうような場合のパッケージ形態の応用例を
示すものである。
フリップチップ接続用半導体装置の構成を示す要部の断
面図である。この構成は前記第３または第４の実施形態
に示したような基材、すなわち、パッケージの外部端子
数が多く、パッケージが半導体チップよりもかなり大き
くなってしまうような場合のパッケージ形態の応用例を
示すものである。
【００４５】例えば、第４の実施形態で示した樹脂系の
フレックス基材（例えばポリイミド製）１４を用い、半
導体チップ２２のＡｕバンプ４１と、Ａｕ／Ｓｎ液層反
応接続、あるいはＡｕ／Ａｕ固相拡散接続によりフリッ
プチップボンディングされた構成に対して、キャップ部
材によるパッケージを提供する。
フレックス基材（例えばポリイミド製）１４を用い、半
導体チップ２２のＡｕバンプ４１と、Ａｕ／Ｓｎ液層反
応接続、あるいはＡｕ／Ａｕ固相拡散接続によりフリッ
プチップボンディングされた構成に対して、キャップ部
材によるパッケージを提供する。
【００４６】すなわち、上記基材１４と半導体チップ２
２の間には充填樹脂３が保護材として形成されている。
さらに、絶縁性の接着部材５０１により金属キャップ５
０２が前記半導体チップ２２周囲の前記基材１４主面を
含んで半導体チップ２２を覆うように固着されている。
金属キャップ５０２は例えば銅製またはステンレス製の
ものを採用する。
２の間には充填樹脂３が保護材として形成されている。
さらに、絶縁性の接着部材５０１により金属キャップ５
０２が前記半導体チップ２２周囲の前記基材１４主面を
含んで半導体チップ２２を覆うように固着されている。
金属キャップ５０２は例えば銅製またはステンレス製の
ものを採用する。
【００４７】図６は、この発明の第６の実施形態に係る
フリップチップ接続用半導体装置の構成を示す要部の断
面図である。この構成は第５の実施形態と同様に、前記
第３または第４の実施形態に示したような基材、すなわ
ち、パッケージの外部端子数が多く、パッケージが半導
体チップよりもかなり大きくなってしまうような場合の
パッケージ形態の他の応用例を示すものである。
フリップチップ接続用半導体装置の構成を示す要部の断
面図である。この構成は第５の実施形態と同様に、前記
第３または第４の実施形態に示したような基材、すなわ
ち、パッケージの外部端子数が多く、パッケージが半導
体チップよりもかなり大きくなってしまうような場合の
パッケージ形態の他の応用例を示すものである。
【００４８】例えば、第４の実施形態で示した樹脂系の
フレックス基材（例えばポリイミド製）１４を用い、半
導体チップ２２のＡｕバンプ４１と、Ａｕ／Ｓｎ液層反
応接続、あるいはＡｕ／Ａｕ固相拡散接続によりフリッ
プチップボンディングされた構成に対して、さらなる樹
脂部材によるパッケージを提供する。
フレックス基材（例えばポリイミド製）１４を用い、半
導体チップ２２のＡｕバンプ４１と、Ａｕ／Ｓｎ液層反
応接続、あるいはＡｕ／Ａｕ固相拡散接続によりフリッ
プチップボンディングされた構成に対して、さらなる樹
脂部材によるパッケージを提供する。
【００４９】すなわち、上記基材１４と半導体チップ２
２の間には充填樹脂３が保護材として形成されている。
さらに、モールド樹脂６０１により前記半導体チップ２
１周囲の前記基材１４主面を含んで半導体チップ２２を
覆っている。
２の間には充填樹脂３が保護材として形成されている。
さらに、モールド樹脂６０１により前記半導体チップ２
１周囲の前記基材１４主面を含んで半導体チップ２２を
覆っている。
【００５０】上記第５、第６の実施形態によれば、樹脂
系のフレックス基材１４において半導体チップ２２より
大きい分のエリアの強度を高めることができる。このよ
うな効果は、第３の実施形態で用いたような、樹脂系の
フレックス基材（例えばポリイミド製）１３を用いるこ
とにしても同様に得ることができる。
系のフレックス基材１４において半導体チップ２２より
大きい分のエリアの強度を高めることができる。このよ
うな効果は、第３の実施形態で用いたような、樹脂系の
フレックス基材（例えばポリイミド製）１３を用いるこ
とにしても同様に得ることができる。
【００５１】以上、各実施形態によれば、フリップチッ
プボンディング方式を採用して多端子接続の半導体チッ
プの、動作高速性、生産性、コストを改善しつつパッケ
ージの小型化を図ることができる。第１、第２の実施形
態では、パッケージ外形は、チップ外形より１ｍｍ大き
いだけで済む構成が達成可能である。また、微細接続が
可能で、多端子接続に適した構成となり、第３〜第６の
実施形態を採用するとして例えば、接続ピッチ６０μｍ
で６００端子の接続が可能である。
プボンディング方式を採用して多端子接続の半導体チッ
プの、動作高速性、生産性、コストを改善しつつパッケ
ージの小型化を図ることができる。第１、第２の実施形
態では、パッケージ外形は、チップ外形より１ｍｍ大き
いだけで済む構成が達成可能である。また、微細接続が
可能で、多端子接続に適した構成となり、第３〜第６の
実施形態を採用するとして例えば、接続ピッチ６０μｍ
で６００端子の接続が可能である。
【００５２】さらに、フリップチップ接続パッドと外部
端子の距離が短い、または、短い配線で内層の電源／接
地系の導電層と接続されるため、電源／接地系のインダ
クタンスが小さく、同時スイッチングノイズが小さいた
めに、高速動作のチップに対応可能である。各実施形態
におけるパッケージにおいては、従来のクアッドフラッ
トパッケージに較べ、同時スイッチングノイズ値を１／
５〜１／１０に低減することができ、搭載可能な半導体
チップの周波数も２倍〜１０倍とすることができる。
端子の距離が短い、または、短い配線で内層の電源／接
地系の導電層と接続されるため、電源／接地系のインダ
クタンスが小さく、同時スイッチングノイズが小さいた
めに、高速動作のチップに対応可能である。各実施形態
におけるパッケージにおいては、従来のクアッドフラッ
トパッケージに較べ、同時スイッチングノイズ値を１／
５〜１／１０に低減することができ、搭載可能な半導体
チップの周波数も２倍〜１０倍とすることができる。
【００５３】なお、各実施形態で用いられた樹脂系のフ
レックス基材は、ポリイミド系に限らず、フレックス性
に富むもの、熱可塑性、熱硬化性の樹脂を含んだものも
用いることができる。
レックス基材は、ポリイミド系に限らず、フレックス性
に富むもの、熱可塑性、熱硬化性の樹脂を含んだものも
用いることができる。
【００５４】
【発明の効果】以上説明したようにこの発明によれば、
半導体チップを搭載する基材を工夫することで、低コス
トにて微細接続に対応可能で、パッケージの小型化がで
き、かつ、多端子の半導体チップや高速動作を要する半
導体チップの搭載が可能なパッケージを有するフリップ
チップ接続用半導体装置を提供することができる。
半導体チップを搭載する基材を工夫することで、低コス
トにて微細接続に対応可能で、パッケージの小型化がで
き、かつ、多端子の半導体チップや高速動作を要する半
導体チップの搭載が可能なパッケージを有するフリップ
チップ接続用半導体装置を提供することができる。
【図１】この発明の第１の実施形態に係るフリップチッ
プ接続用半導体装置の構成を示す断面投影図。
プ接続用半導体装置の構成を示す断面投影図。
【図２】この発明の第２の実施形態に係るフリップチッ
プ接続用半導体装置の構成を示す断面投影図。
プ接続用半導体装置の構成を示す断面投影図。
【図３】この発明の第３の実施形態に係るフリップチッ
プ接続用半導体装置の構成を示す断面投影図。
プ接続用半導体装置の構成を示す断面投影図。
【図４】この発明の第４の実施形態に係るフリップチッ
プ接続用半導体装置の構成を示す断面投影図。
プ接続用半導体装置の構成を示す断面投影図。
【図５】この発明の第５の実施形態に係るフリップチッ
プ接続用半導体装置の構成を示す要部の断面図。
プ接続用半導体装置の構成を示す要部の断面図。
【図６】この発明の第６の実施形態に係るフリップチッ
プ接続用半導体装置の構成を示す要部の断面図。
プ接続用半導体装置の構成を示す要部の断面図。
１１，１２，１３，１４…耐熱性基材（ポリイミド製） ２，２１，２２…半導体チップ ３…充填樹脂 ４，４１…Ａｕバンプ ５１，５２，５３，５４…フリップチップ接続用のパッ
ド ６１，６２，６３，６４（６４ａ，６４ｂ）…配線 ７，７１，７２，７３…ビア ８，８１…半導体チップの電極パッド ９，９’…電源／接地系の導電層 １０２…外部端子 ５０１…接着部材 ５０２…金属キャップ ６０１…モールド樹脂
ド ６１，６２，６３，６４（６４ａ，６４ｂ）…配線 ７，７１，７２，７３…ビア ８，８１…半導体チップの電極パッド ９，９’…電源／接地系の導電層 １０２…外部端子 ５０１…接着部材 ５０２…金属キャップ ６０１…モールド樹脂
Claims (11)
- 【請求項１】 主面においてその周辺側に複数の電極パ
ッドが配置された半導体チップと、 前記電極パッドにそれぞれ設けられたＡu を主成分とす
るバンプと、 主面側と裏面側を電気的に接続するための複数の導電経
路を有し、前記主面側においてＳｎを主成分とするメッ
キが施された導電経路端部が各々設けられると共に、前
記導電経路端部と前記バンプとがＡｕ／Ｓｎ液層反応接
続された耐熱性基材とを具備したことを特徴とするフリ
ップチップ接続用半導体装置。 - 【請求項２】 主面においてその周辺側に複数の電極パ
ッドが配置された半導体チップと、 前記電極パッドにそれぞれ設けられたＡu を主成分とす
るバンプと、 主面側と裏面側を電気的に接続するための複数の導電経
路を有し、前記主面側においてＡｕを主成分とするメッ
キが施された導電経路端部が各々設けられると共に、前
記導電経路端部と前記バンプとがＡｕ／Ａｕ固相拡散接
続されたフレキシブルな耐熱性基材とを具備したことを
特徴とするフリップチップ接続用半導体装置。 - 【請求項３】 前記耐熱性基材は樹脂系のフレックス基
材であることを特徴とする請求項１または２いずれか一
項に記載のフリップチップ接続用半導体装置。 - 【請求項４】 前記耐熱性基材はポリイミド製であるこ
とを特徴とする請求項１または２いずれか一項に記載の
フリップチップ接続用半導体装置。 - 【請求項５】 前記半導体チップと前記耐熱性基材との
間に設けられる保護部材を具備することを特徴とする請
求項１または２いずれか一項に記載のフリップチップ接
続用半導体装置。 - 【請求項６】 前記耐熱性基材の導電経路は、第１のビ
アを介する電源／接地系の配線と、第２のビアを介する
信号系の配線とを含み、前記信号系の配線より前記電源
／接地系の配線の方が距離が短いことを特徴とする請求
項１または２いずれか一項に記載のフリップチップ接続
用半導体装置。 - 【請求項７】 前記耐熱性基材の内層または裏面に、前
記導電経路の少なくとも１つと電気的に接続された一層
以上の電源／接地系の導体層を具備していることを特徴
とする請求項１または２いずれか一項に記載のフリップ
チップ接続用半導体装置。 - 【請求項８】 前記耐熱性基材の導電経路は、第１のビ
アを介して前記電源／接地系の導体層につながる電源／
接地系の配線と、第２のビアを介する信号系の配線とを
含み、前記信号系の配線より前記電源／接地系の配線の
方が距離が短いことを特徴とする請求項７に記載のフリ
ップチップ接続用半導体装置。 - 【請求項９】 前記電源／接地系の配線は、前記耐熱性
基材主面において前記導電経路端部から基材中央側に延
在し、前記信号系の配線は、前記耐熱性基材主面におい
て前記導電経路端部から基材周辺側に延在することを特
徴とする請求項６記載のフリップチップ接続用半導体装
置。 - 【請求項１０】 前記半導体チップと前記耐熱性基材と
の間に設けられる保護部材と、 前記半導体チップ周囲の前記耐熱性基材主面を含んで前
記半導体チップを覆うキャップ部材とを具備することを
特徴とする請求項１または２いずれか一項に記載のフリ
ップチップ接続用半導体装置。 - 【請求項１１】 前記半導体チップと前記耐熱性基材と
の間に設けられる保護部材と、 前記半導体チップ周囲の前記耐熱性基材主面を含んで前
記半導体チップを覆う樹脂部材とを具備することを特徴
とする請求項１または２いずれか一項に記載のフリップ
チップ接続用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9226674A JPH1167827A (ja) | 1997-08-22 | 1997-08-22 | フリップチップ接続用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9226674A JPH1167827A (ja) | 1997-08-22 | 1997-08-22 | フリップチップ接続用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167827A true JPH1167827A (ja) | 1999-03-09 |
Family
ID=16848887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9226674A Pending JPH1167827A (ja) | 1997-08-22 | 1997-08-22 | フリップチップ接続用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167827A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7217370B2 (en) | 2001-09-05 | 2007-05-15 | Hitachi Cable, Ltd. | Wiring board and process for producing the same |
| JPWO2009048154A1 (ja) * | 2007-10-12 | 2011-02-24 | 日本電気株式会社 | 半導体装置及びその設計方法 |
-
1997
- 1997-08-22 JP JP9226674A patent/JPH1167827A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7217370B2 (en) | 2001-09-05 | 2007-05-15 | Hitachi Cable, Ltd. | Wiring board and process for producing the same |
| JPWO2009048154A1 (ja) * | 2007-10-12 | 2011-02-24 | 日本電気株式会社 | 半導体装置及びその設計方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8885356B2 (en) | Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution | |
| US6768190B2 (en) | Stack type flip-chip package | |
| US5578525A (en) | Semiconductor device and a fabrication process thereof | |
| US6448659B1 (en) | Stacked die design with supporting O-ring | |
| US6337226B1 (en) | Semiconductor package with supported overhanging upper die | |
| US20050133897A1 (en) | Stack package with improved heat radiation and module having the stack package mounted thereon | |
| JPH10256429A (ja) | 半導体パッケージ | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP2000349228A (ja) | 積層型半導体パッケージ | |
| JPH1167827A (ja) | フリップチップ接続用半導体装置 | |
| US7868460B2 (en) | Semiconductor package and method of manufacturing the same | |
| JP4854148B2 (ja) | 半導体装置 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JPH08330355A (ja) | 半導体装置 | |
| JP3529507B2 (ja) | 半導体装置 | |
| KR100203932B1 (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2612468B2 (ja) | 電子部品搭載用基板 | |
| JPH08148647A (ja) | 半導体装置 | |
| KR100481926B1 (ko) | 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 | |
| JP3063713B2 (ja) | 半導体装置 | |
| US20030057569A1 (en) | Semiconductor device | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 |