JPH1155334A - 中継装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＰＬＬを自走させない中継装置を得る。 【解決手段】 入力データａに異常がある時は、ＯＨ挿
入回路５内の位置信号回路が自走してフレーム同期用の
ビット等を挿入していく。この場合、フレーム同期回路
１はフレーム同期確立状態信号ｊを切り替え器７、ＯＨ
挿入回路５へ非同期状態であるとして通知し、切り替え
器７はクロックｄからクロックｋへと切り替え器７の選
択信号ｌを切り替える。切り替えられた出力信号ｌはリ
タイミング回路３、位相比較回路６へと出力される。位
相比較器６では、出力信号ｌと出力クロック信号ｏとの
位相比較を行い、低域濾波器９を介して電圧制御発振器
１０を制御する。この低域濾波器９の帯域を充分狭くし
ているので、電圧制御発振器１０の入力直流信号ｎはな
だらかに変化し、出力信号ｏにはフレーム同期が異常に
なる前のクロック周波数に対して、周波数の急峻な変動
は発生しい。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は中継装置に関し、特
にディジタル伝送における中継装置のクロック再生方式
に関する。

【０００２】

【従来の技術】光通信等のディジタル伝送における中継
装置では、クロック再生が重要である。すなわち、例え
ば入力信号に一時的な乱れがあったときなど、いかに速
くクロック同期が回復するかが重要となる。通常、クロ
ック再生はＰＬＬ（フェーズロックループ）回路を使用
して行われるのが一般的である。すなわち電圧制御発振
器を設け、この電圧制御発振器の出力と入力クロック信
号とを位相比較し、低域濾波器を通して電圧制御発振器
の発信周波数を制御するループ（ＰＬＬ）を構成する
と、電圧制御発振器の出力を入力クロック信号に位相同
期させることができる。

【０００３】このとき、低域濾波器の通過帯域がノイズ
帯域を決定し、伝送路を通じて伝送されてきた入力クロ
ック信号に含まれている位相ジッタ（これがＰＬＬ回路
のノイズとなる）を取り除くことができる。この位相ジ
ッタを取り除いた電圧制御発振器の出力信号を、入力ク
ロック信号に対し再生クロック信号と呼ぶ。この再生ク
ロックで入力データ信号をラッチ（読み直し）すると、
データ信号の位相ジッタも取り除くことができる。

【０００４】低域濾波器の通過帯域が狭いほど、電圧制
御発振器出力の位相ジッタを少なくできるが、あまり通
過帯域を狭くしすぎたり、電圧制御発振器の発振周波数
変化範囲を狭くしすぎると、一度入力クロックが乱れて
回復したときに、キャプチャレンジが狭くなって、電圧
制御発振器の出力と入力クロックが位相同期しなくなっ
たり、再位相ロックに時間がかかりすぎるようなことが
発生する。

【０００５】特開昭６３−２５６０３６号公報には、光
伝送路から送られてくる光信号を電気信号に変換する光
電気変換と、変換された電気信号中の伝送路フレームに
よりフレーム同期を取り、信号中より特定の必要情報ビ
ットを抜き取って挿入するドロップインサート部と、フ
レームパターン発生部と、前記ドロップインサート部の
出力信号と、前記フレームパターン発生部の出力信号と
を、切り替える切替えスイッチ部と、電気信号を光信号
に変換する電気光変換部とからなり、前記フレームパタ
ーン発生部を駆動するクロック発生部に、前記光電気変
換部で作る伝送路クロックに、位相同期をかける位相同
期ループを有する技術が提案されている。

【０００６】すなわち、光信号の入力断、あるいはフレ
ーム同期はずれの際、伝送信号をローカルのフレームパ
ターンに切り替える場合に、光電気変換部で作られる伝
送路クロックに位相同期する同期ループを形成させ、そ
の出力でフレームパターンを発生させることにより、ス
イッチ切替えの過渡状態でも位相同期を保つ方法が提案
されている。

【０００７】

【発明が解決しようとする課題】特開昭６３−２５６０
３６号公報に記載されている提案の場合、例えば、フレ
ーム同期外れ時、ＰＬＬ回路を自走させてその出力でフ
レームパターンを発生させる。しかし、この場合ＰＬＬ
回路の自走を利用してクロックを生成しているが、ＰＬ
Ｌ回路の自走クロックの安定度は一般的に低い。また高
安定度のクロックをＰＬＬ回路を自走させて生成する場
合、非常にＰＬＬ回路は複雑（温度補償回路、電源電圧
変動補償回路等の付加）、高価になる。

【０００８】また、安定度を高めるとＰＬＬ回路はキャ
プチャレンジが狭くなり、この場合入力の信号に対し
て、位相同期が確立しないあるいは確立に極端な時間が
かかるという間題も生じる。出力クロックの安定度は、
一般に、ＩＴＵ等の勧告で規格化されている。このＰＬ
Ｌ自走クロックを装置の出力に使用する場合は、この規
格に示されたような点を考慮する必要がある。

【０００９】本発明の目的は、ＰＬＬを自走させない中
継装置を提供することである。

【００１０】

【課題を解決するための手段】本発明による中継装置
は、ディジタル伝送されてきた入力クロック信号を基に
フェーズロックループで位相ジッタを取り除いたクロッ
ク信号を再生し、前記再生クロック信号で入力データ信
号をラッチして位相ジッタを取り除くディジタルデータ
伝送の中継装置であって、安定した基準クロック信号を
発生する手段と、前記入力クロック信号が乱れているこ
とを検出するクロック乱れ検出手段と、前記入力クロッ
ク信号が乱れているときに前記入力信号を前記基準信号
に切り替えて前記フェーズロックループに入力する手段
とを含むことを特徴とする。

【００１１】本発明の作用を述べる。ＰＬＬ回路の周波
数安定に関しては、安定度の高い発振器を実装し入力信
号が無い場合は、この発振器の周波数に同期させたＰＬ
Ｌ出力クロックを出力させて出力クロックの安定度を高
めるようにしている。よって、ＰＬＬ回路のキャプチャ
レンジを犠牲にすることがない。

【００１２】

【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。

【００１３】図１は本発明による中継装置の実施例の構
成を示すブロック図である。

【００１４】図１において、本発明による中継装置は、
入力データａと入力クロックｂとからフレーム同期信号
を検出するフレーム同期回路１と、入力データｃからオ
ーバヘッド（補助信号等；エラープロテクションコード
等）を除去するオーバヘッド抽出回路（ＯＨ抽出回路）
２と、クロック信号ｄと基準発振器８からの基準クロッ
ク信号ｋとを切り替える切り替え器７と、安定な基準ク
ロック信号ｋを発生する基準発振器８と、クロック信号
ｌ，ｏでデータ信号ｅ，ｆを読み直すリタイミング回路
３，４と、オーバヘッドを再挿入するオーバヘッド挿入
回路（ＯＨ挿入回路）５と、ＰＬＬ回路とにより構成さ
れる。

【００１５】このＰＬＬ回路は、クロック信号ｌと出力
信号ｏとを位相比較する位相比較器６と、直流分を抽出
する低域濾波器９と、低域濾波器９の出力で制御される
電圧制御発振器１０とからなる。

【００１６】本発明の実施例の動作を述べる。フレーム
同期回路１では、入力データａ、入力クロックｂを受け
て入力データａ中のフレーム同期用のビットを検出し、
フレーム同期を確立する。フレーム同期の同期状態は、
フレーム同期確立状態信号ｊとして切り替え器７及びＯ
Ｈ挿入回路５へ出力される。

【００１７】切り替え器７は基準発振器８の出力信号ｋ
とフレーム同期回路１の出力クロック信号ｄとを、フレ
ーム同期確立状態信号ｊによって切り替える。基準発振
器８は、出力クロック信号ｄと周波数が同一の安定な発
振器であるものとする。

【００１８】切り替え器７の出力信号ｌは位相比較器６
とリタイミング回路３へ出力される。位相比較器６で
は、電圧制御発振器１０の出力クロック信号ｏとを位相
比較して制御信号ｍを出力する。この制御信号ｍは低域
濾波器９を介して電圧制御発振器１０を制御するもの
で、ＰＬＬ回路を構成する。

【００１９】ＯＨ抽出回路２は入力データｃに挿入され
ている補助信号等を抽出する回路である。リタイミング
回路３，４は入力クロックｂとＰＬＬ回路で発生する出
力クロック信号ｏとによりデータ信号ｅ，ｆを読み替え
るためのバッファ（ラッチ）回路である。

【００２０】ＯＨ挿入回路５はフレーム同期回路１から
のＯＨ位置信号ｉをリタイミング回路３，４を通した
後、ＯＨ位置信号ｑとして入力する。さらに、フレーム
同期回路１からのフレーム同期確立状態信号ｊも入力す
る。リタイミング回路４の出力信号ｇに対して、フレー
ム同期用のビット等を挿入する。この挿入は、同期状態
が確立時は、ＯＨ位置信号ｑに従って予め定められた位
置に行われる。

【００２１】フレーム同期が確立していない時、すなわ
ち、入力データａに何らかの異常がある時は、このＯＨ
挿入回路５内の位置信号回路が自走して、生成する位置
にフレーム同期用のビット等を挿入していく。この構成
において、伝送路等の障害で入力信号ａが異常信号にな
った場合のＰＬＬ動作について説明する。

【００２２】この場合、フレーム同期回路１はフレーム
同期確立状態信号ｊを切り替え器７、ＯＨ挿入回路５へ
非同期状態であるとして通知する。この通知によって、
切り替え器７はフレーム同期回路１の出力クロック信号
ｄから基準発振器８の出力クロックｋへと、切り替え器
７の選択信号ｌを切り替える。切り替えられた出力信号
ｌはリタイミング回路３、位相比較回路６へと出力され
る。

【００２３】位相比較器６では、出力信号ｌと出力クロ
ック信号ｏとの位相比較を行い、低域濾波器９を介して
電圧制御発振器１０を制御する。この低域濾波器９の帯
域を充分狭くしているので、電圧制御発振器１０の入力
直流信号ｎはなだらかに変化し、出力信号ｏにはフレー
ム同期が異常になる前のクロック周波数に対して、周波
数の急峻な変動は発生しない。

【００２４】また、ＰＬＬ回路構成であるから出力クロ
ックｏが不連続になることはない。そのため、ＯＨ信号
（フレーム同期ビット等）が不連続に多重されることは
ない。このことは、後続区間において前区間の障害に左
右されないシステム構成が可能となる。出力クロックｏ
の周波数安定度は基準発振器８の安定度により決まる。
従って、システムの要求する安定度を持った発振器８を
設ければよい。その結果、前段に障害が発生した場合で
も、後段にその障害が波及しない中継局を提供できる。

【００２５】

【発明の効果】以上説明したように本発明によれば、Ｐ
ＬＬ回路構成を採用しているので、出力クロックが不連
続になることはなく、そのためにＯＨ信号が不連続に多
重されることはないので、後続区間において前区間の障
害に左右されないシステム構成が可能となるという効果
がある。また、出力クロックの周波数安定度は、基準発
振器の安定度により決まるので、システムの要求する安
定度を持った発振器を設ければよいことから、前段に障
害が発生レた場合でも、後段にその障害が波及しない中
継局を提供できるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施例のブロック図である。

【符号の説明】

１ フレーム同期回路 ２ ＯＨ抽出回路 ３，４ リタイミング回路 ５ ＯＨ挿入回路 ６ 位相比較器 ７ 切り替え器 ８ 基準発振器 ９ 低域濾波器 １０ 電源制御発振器

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ディジタル伝送されてきた入力クロック
   信号を基にフェーズロックループを使用して位相ジッタ
   を取り除いたクロック信号を再生し、前記再生クロック
   信号で入力データ信号をラッチして位相ジッタを取り除
   くディジタルデータ伝送の中継装置であって、基準クロ
   ック信号を発生する手段と、前記入力クロック信号が乱
   れていることを検出するクロック乱れ検出手段と、前記
   入力クロック信号が乱れているときに前記入力信号を前
   記基準信号に切り替えて前記フェーズロックループに入
   力する手段とを含むことを特徴とする中継装置。
2. 【請求項２】 前記クロック乱れ検出手段は、前記入力
   クロック信号での前記入力データのフレーム非同期を検
   出するようにしたことを特徴とする請求項１記載の中継
   装置。
3. 【請求項３】 前記入力クロックと前記基準信号の周波
   数が一致していることを特徴とする請求項１あるいは２
   記載の中継装置。