JPH1154803A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JPH1154803A
JPH1154803A JP20468397A JP20468397A JPH1154803A JP H1154803 A JPH1154803 A JP H1154803A JP 20468397 A JP20468397 A JP 20468397A JP 20468397 A JP20468397 A JP 20468397A JP H1154803 A JPH1154803 A JP H1154803A
Authority
JP
Japan
Prior art keywords
lead
light emitting
emitting element
voltage
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20468397A
Other languages
English (en)
Other versions
JP3723328B2 (ja
Inventor
Shinji Isokawa
慎二 磯川
Hidekazu Toda
秀和 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP20468397A priority Critical patent/JP3723328B2/ja
Priority to US09/003,145 priority patent/US6054716A/en
Publication of JPH1154803A publication Critical patent/JPH1154803A/ja
Application granted granted Critical
Publication of JP3723328B2 publication Critical patent/JP3723328B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

(57)【要約】 【課題】 製造工程や実装時などのハンドリング時に静
電気が印加されたり、逆方向電圧が印加されても、損傷
や破壊を生じにくくすると共に、従来の発光素子の性能
や製造コストに影響を殆ど及ぼすことがない半導体発光
素子を提供する。 【解決手段】 一端部に湾曲状の凹部１１が形成された
第１のリード１と、該第１のリードと並置して設けられ
る第２のリード２と、前記第１のリードの凹部内にダイ
ボンディングされる発光素子チップ３と、該発光素子チ
ップの第１および第２の電極をそれぞれ前記第１および
第２のリードと電気的に接続する接続手段（金線４）
と、前記並置される第１および第２のリード間に２つの
電極がそれぞれ直接電気的に接続されるようにボンディ
ングされる保護素子（ツェナーダイオード５）とからな
っている。保護素子５は前記発光素子チップの少なくと
も逆方向電圧に対して前記発光素子チップを保護する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は保護素子が設けられ
ている半導体発光素子に関する。さらに詳しくは、交流
電圧駆動または静電気などにより発光素子に逆方向電圧
や所定の電圧以上の順方向電圧が印加される場合にも発
光素子がその静電気などにより破壊しにくいように保護
素子が設けられている半導体発光素子に関する。
【０００２】
【従来の技術】従来、半導体発光素子は、ｐ形層とｎ形
層とが直接接合してｐｎ接合を形成するか、その間に活
性層を挟持してダブルヘテロ接合を形成して構成され、
ｐ形層とｎ形層との間に順方向の電圧が印加されること
により、ｐｎ接合部または活性層で発光する。このよう
な発光素子は、たとえば図４に示されるように、半導体
の積層体からなる発光素子チップ（以下、ＬＥＤチップ
という）３が第１のリード１の先端にボンディングさ
れ、一方の電極が第１のリード１と電気的に接続され、
他方の電極が第２のリード２と金線４などにより電気的
に接続されてその周囲がＬＥＤチップ３の光に対して透
明な樹脂パッケージ６により覆われることにより形成さ
れている。
【０００３】このような発光素子は、ダイオード構造に
なっているため、逆方向の電圧が印加されても電流が流
れない整流作用を利用して、直流電圧を両電極間に印加
しないで交流電圧を印加することにより、交流で順方向
電圧になる場合にのみ電流が流れて発光する光を利用す
る使用方法も採用されている。
【０００４】
【発明が解決しようとする課題】通常の半導体発光素子
は、一般にＧａＡｓ系やＧａＰ系やチッ化ガリウム系な
どの化合物半導体が用いられているが、これら化合物半
導体を用いた場合には逆方向に印加される電圧に対して
弱く、半導体層が破壊することがある。とくに、チッ化
ガリウム系化合物半導体においては、その逆方向の耐圧
が５０Ｖ程度と低く逆方向の印加電圧に対してとくに破
壊しやすいこと、またバンドギャップエネルギーが大き
いため、ＧａＡｓ系などを用いた発光素子より動作電圧
も高くなること、などのため交流電圧の印加で半導体発
光素子が破損したり、その特性が劣化するという問題が
ある。
【０００５】また、交流電圧を印加する駆動でなくて
も、外部からサージ電圧などの大きな電圧が印加される
場合、チッ化ガリウム系化合物半導体では順方向電圧で
も１５０Ｖ程度で破壊されやすいという問題がある。
【０００６】これらの逆方向電圧や静電気の印加に対す
る破壊を防止するため、半導体発光素子が組み込まれる
回路内で、半導体発光素子と並列で半導体発光素子と逆
方向にツェナーダイオードを組み込むことが行われる場
合もある。しかし、回路内に組み込まれる前の製造工程
や出荷に伴う搬送工程、または回路基板に組み込む際な
どのハンドリング時に静電気で破壊したり、外部回路で
ＬＥＤの他にダイオードなどを組み込むスペースや工数
を必要とするという問題がある。
【０００７】本発明はこのような問題を解決するために
なされたもので、製造工程や搬送工程、または回路基板
への実装時などのハンドリング時に静電気が印加されて
も、また交流駆動などに伴う逆方向電圧が印加される場
合にも、損傷や破壊を生じにくくすると共に、従来の発
光素子の性能や製造コストに影響を殆ど及ぼすことがな
い半導体発光素子を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明による半導体発光
素子は、一端部に湾曲状の凹部が形成された第１のリー
ドと、該第１のリードと並置して設けられる第２のリー
ドと、前記第１のリードの凹部内にダイボンディングさ
れる発光素子チップと、該発光素子チップの２つの電極
をそれぞれ前記第１および第２のリードと電気的に接続
する接続手段と、前記並置される第１および第２のリー
ド間に２つの電極がそれぞれ直接電気的に接続されるよ
うにボンディングされる保護素子とからなり、該保護素
子は前記発光素子チップに印加され得る少なくとも逆方
向電圧に対して前記発光素子チップを保護する素子で構
成されている。
【０００９】ここに保護素子とは、発光素子チップに印
加され得る逆方向電圧を短絡したり、発光素子チップの
動作電圧より高い所定の電圧以上の順方向電圧をショー
トさせ得る素子を意味し、ツェナーダイオードやトラン
ジスタのダイオード接続、ＭＯＳＦＥＴのゲートとソー
スまたはドレインとを短絡した素子またはこれらの複合
素子、ＩＣなどを含む。また接続手段とは、金線や導電
性接着剤などにより接続し得る手段を意味する。さら
に、電極が直接電気的に接続とは、金線などのワイヤを
介さないで、接触または導電性接着剤により接続される
ことを意味する。
【００１０】この構造にすることにより、保護素子は発
光素子を構成するリード間に挟み込んでボンディングさ
れるため、ワイヤボンディングの必要もなく、また、保
護素子をマウントするスペースも必要としない。そのた
め、発光部側は従来と同じ構造で形成されて発光特性に
は全然影響がなく、コストアップにもならないで、容易
に保護素子を内蔵したランプ型の半導体発光素子が得ら
れる。
【００１１】前記第１および第２のリードのいずれか一
方の相互に対向する側壁に突出部が設けられ、該突出部
と前記第１および第２のリードの他方との間に前記保護
素子がボンディングされることにより、保護素子をより
簡単に、しかも確実にマウントすることができる。
【００１２】前記発光素子チップがチッ化ガリウム系化
合物半導体からなり、前記保護素子がツェナーダイオー
ドであれば、とくに逆電圧に弱く、また順方向でも高電
圧の印加に弱いチッ化ガリウム系化合物半導体が用いら
れる半導体発光素子において、逆方向電圧やサージ電圧
などの印加に対して保護されるため好ましい。とくに保
護素子としてツェナーダイオードが用いられることによ
り、発光素子チップに順方向にサージなどの高電圧が印
加されてもツェナーダイオードのツェナー特性により、
発光素子チップにダメージを与えることなく保護される
と共に、通常の動作には何等の異常を来さない。ここに
チッ化ガリウム系化合物半導体とは、III 族元素のＧａ
とＶ族元素のＮとの化合物またはIII 族元素のＧａの一
部がＡｌ、Ｉｎなどの他のIII 族元素と置換したものお
よび／またはＶ族元素のＮの一部がＰ、Ａｓなどの他の
Ｖ族元素と置換した化合物からなる半導体をいう。
【００１３】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。
【００１４】本発明の半導体発光素子は、その一実施形
態の断面説明図が図１に示されるように、第１および第
２のリード１、２が並置されており、その第１のリード
１の先端部に湾曲状の凹部１１が形成されている。その
凹部１１内にＬＥＤチップ３がボンディングされて、Ｌ
ＥＤチップ３の一方の電極、たとえばｎ側電極は第１の
リード１と電気的に接続され、他方の電極、たとえばｐ
側電極が第２のリード２と金線４などの接続手段により
それぞれ電気的に接続されている。そして、図１に示さ
れる例では、第１のリード１の第２のリード２と対向す
る側壁に舌片１２が設けられ、その舌片１２と第２のリ
ード２との間に直接保護素子であるツェナーダイオード
５の電極が接続され、第１および第２のリード１、２間
にＬＥＤチップ３と逆方向になるように電気的に接続さ
れている。そして、その周囲が樹脂パッケージ６により
覆われている。
【００１５】第１および第２のリード１、２は、鉄材ま
たは銅材からなる厚さが０.４〜０.５ｍｍ程度の板状体
をパンチングにより打ち抜き、第１のリード１の上部か
ら円錐型のポンチなどによりスタンピングすることによ
り、その先端部に椀型の凹部１１が形成されている。こ
の板状体から打ち抜く際に、図１に示されるように先端
が細くなって斜めに突出する舌片１２が形成されると共
に、舌片１２と第２のリード２との間隔が後述するツェ
ナーダイオード５の厚さ（両面に設けられる正電極と負
電極との間隔）より舌片１２の先端部側でやや小さく、
舌片１２の根元部でやや大きくなるような形状の金型を
使用して成形加工をする。すなわち、図１に示される例
では、この舌片１２と対向する第２のリード２の部分が
舌片１２に近付くような形状に打ち抜かれている。この
舌片１２や第２のリード２の形状は、金型形状を変える
だけで簡単に任意の形状に形成することができる。その
結果、舌片１２はその先端部を第１のリード１との間隙
側に曲げるスプリング性を有するため、ツェナーダイオ
ード５を第２のリード２との間隙部に舌片１２の根元側
から挿入することにより、簡単に挿入することができ
て、確実に固定することができる。なお、製造段階では
第１および第２のリード１、２の下端部はリードフレー
ムの枠部で連結されている。
【００１６】ＬＥＤチップ３は、たとえば青色系（紫外
線から黄色）の発光色を有するチップの一例の断面図が
図２に示されるように形成される。すなわち、たとえば
サファイア（Ａｌ2 Ｏ3 単結晶）などからなる基板３１
の表面に、ＧａＮからなる低温バッファ層３２が０.０
１〜０.２μｍ程度、クラッド層となるｎ形層３３が１
〜５μｍ程度、ＩｎＧａＮ系（ＩｎとＧａの比率が種々
変わり得ることを意味する、以下同じ）化合物半導体か
らなる活性層３４が０.０５〜０.３μｍ程度、ｐ形のＡ
ｌＧａＮ系（ＡｌとＧａの比率が種々変わり得ることを
意味する、以下同じ）化合物半導体層３５ａおよびＧａ
Ｎ層３５ｂからなるｐ形層（クラッド層）３５が０.２
〜１μｍ程度、それぞれ順次積層されて、その表面に電
流拡散層３７を介してｐ側電極３８が形成されている。
また、積層された半導体層３３〜３５の一部が除去され
て露出したｎ形層３３にｎ側電極３９が設けられること
により形成されている。
【００１７】ツェナーダイオードチップ５は、通常のシ
リコン半導体などからなり、不純物濃度の高い半導体の
ｐｎ接合に大きい逆方向電圧を印加すると電子がトンネ
ル効果によってｐｎ接合を通って流れる現象を利用した
ものである。この逆方向の電流が流れ始める電圧（ツェ
ナー電圧）はその不純物濃度により設定される。したが
って、このツェナー電圧をＬＥＤチップ３の動作電圧よ
り高い所定の電圧に設定しておき、ＬＥＤチップ３とツ
ェナーダイオードチップ５とが並列で逆方向になるよう
に第１および第２のリード１、２に接続することによ
り、ＬＥＤチップ３の動作に支障を来すことはない。
【００１８】このＬＥＤチップ３が図１に示されるよう
に、第１のリード１の凹部１１に銀ペーストなどの接着
剤によりボンディングされ、前述のように、ＬＥＤチッ
プ３のｎ側電極３９とｐ側電極３８（図２参照）が第１
のリード１および第２のリード２とそれぞれ金線４によ
り連結されて電気的に接続されている。また、ツェナー
ダイオードチップ５は、その正電極が第１のリード１の
舌片１２と接触し、負電極が第２のリード２と接触する
ようにツェナーダイオードチップ５または舌片１２およ
び第２のリード２の対向部に銀ペーストなどの導電性接
着剤を塗布しておいて舌片１２の根元側から挿入する。
その結果、舌片１２の先端側は第１のリード１側に押さ
れて挿入され、そのスプリング性によりツェナーダイオ
ードチップ５を挟み付け、導電性接着剤を固化させるこ
とにより、ツェナーダイオードチップ５を第１および第
２のリード１、２に電気的に接続してしっかりと固着さ
れる。なお、ＬＥＤチップ３も上下両面にそれぞれｎ側
電極およびｐ側電極が設けられる構造のものであれば、
一方の電極はＬＥＤチップが導電性接着剤によりダイボ
ンディングされることにより、ワイヤボンディングの必
要なく電気的に接続される。そして、ツェナーダイオー
ドチップ５を含めたこれらの周囲がＬＥＤチップ３によ
り発光する光を透過する透明または乳白色のエポキシ樹
脂などによりモールドされることにより、樹脂パッケー
ジ６で被覆された本発明の半導体発光素子が得られる。
樹脂パッケージ６は、図１に示されるように、発光面側
が凸レンズになるようにドーム形状に形成されることに
より、ランプタイプの発光素子が得られる。
【００１９】本発明の半導体発光素子によれば、ツェナ
ーダイオードチップが内蔵されて、図３にその等価回路
図が示されているように、ＬＥＤチップ３と並列にツェ
ナーダイオードチップ５がその極性がＬＥＤチップ３と
逆になるように接続されている。そのため、ＬＥＤチッ
プ３を駆動する電源が交流電源であっても、ＬＥＤチッ
プ３に順方向の電圧になる位相のときは、ツェナーダイ
オードチップ５には逆方向電圧でツェナー電圧より低い
電圧であるため電流は流れず、ＬＥＤチップ３に電流が
流れて発光する。また、交流電源がＬＥＤチップ３に逆
方向の電圧になる位相のときは、ツェナーダイオードチ
ップ５を介して電流が流れる。そのため、交流電圧がＬ
ＥＤチップ３に対して逆方向の電圧の位相となるときで
も、ＬＥＤチップ３には逆方向の電圧は殆ど印加されな
い。また、静電気が印加される場合、その静電気がＬＥ
Ｄチップ３の逆方向であればツェナーダイオードチップ
５を介して放電し、ＬＥＤチップ３に順方向である場合
はその電圧がツェナー電圧より高ければツェナーダイオ
ードチップ５を介して放電するためＬＥＤチップ３を保
護し、ツェナー電圧より低ければＬＥＤチップ３を介し
て放電するが、その電圧は低い電圧であるためＬＥＤチ
ップ３を損傷することはない。その結果、逆方向の電圧
や静電気のサージに対して弱いＬＥＤチップ３であって
もＬＥＤチップ３に高い電圧が印加されず、ＬＥＤチッ
プ３を破損したり、劣化させたりすることがない。
【００２０】一方、本発明の半導体発光素子では、ツェ
ナーダイオードチップ５が第１および第２のリード１、
２との間に直接ボンディングされているため、ＬＥＤチ
ップ３の周辺にツェナーダイオード５をマウントするス
ペースを必要とせず、発光部側に何等の変更をもたらす
ことなくツェナーダイオードチップ５を内蔵することが
できる。しかも、ツェナーダイオードチップ５は２本の
リードの間に挟持されて電気的に接続されているため、
ワイヤボンディングをする必要がなく、製造工程の増加
を殆どもたらすことがないと共に、ワイヤボンディング
の信頼性の問題が生じることもない。その結果、コスト
上昇や発光特性の低下をもたらすことなく保護素子を内
蔵した半導体発光素子が得られる。
【００２１】前述の例では、保護素子としてツェナーダ
イオードチップを用いたが、チップでなくてパッケージ
ングされた製品状のものを使用してもよい。また、ツェ
ナーダイオードでなくても通常のダイオードでも、ＬＥ
Ｄチップに対する逆方向の電圧に対して保護することが
できる。さらに、ダイオードでなくても、トランジスタ
をダイオード接続したものや、ＭＯＳＦＥＴのゲートと
ソースまたはドレインとを接続したもの、またはこれら
を組み合わせてツェナーダイオードと同様に両方向に保
護する複合素子またはＩＣなど、ダイオードと同様にＬ
ＥＤチップを保護することができる素子であればよい。
【００２２】また、前述の例では、発光素子としてチッ
化ガリウム系化合物半導体を用いた青色系の半導体発光
素子であったが、チッ化ガリウム系化合物半導体はとく
に逆方向の電圧や高電圧により破壊されやすいため効果
が大きい。しかし、これに限定されるものではなく、Ｇ
ａＡｓ系、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＩｎＰ
系などの赤色系や緑色系の発光素子についても、保護素
子が設けられることにより同様に逆方向電圧や静電気に
対して強い半導体発光素子が得られる。
【００２３】さらに、前述の例では、第１のリード１に
舌片１２を設けて、第２のリード２の形状を舌片と対向
する部分を近付ける形状にしたが、第２のリード２側に
舌片を設けて、第１と第２のリードとで逆にしてもよ
く、また、第２のリード２の形状を近付ける形状にしな
くても、リードの間隔が保護素子の間隔と一致するよう
に形成されておればよい。さらに、舌片でなくても断面
が円弧状などの他の形状の突出部が設けられていてもよ
く、または突出部が全然形成されないで直接両リード間
が保護素子の間隔と一致するように形成されていてもよ
い。
【００２４】
【発明の効果】本発明によれば、発光素子を構成する２
本のリード間に直接保護素子がマウントされているた
め、ワイヤボンディングの必要がなく製造工数増や、素
子サイズの増加を伴うことなく、また発光素子側に何等
の変更をもたらすことなく保護素子を内蔵した半導体発
光素子が得られる。その結果、逆方向電圧の印加や静電
気による高電圧の印加に対しても損傷することがなく、
信頼性が大幅に向上すると共に、半製品や製品の状態で
の取扱もアースバンドの使用や静電気除去の特別な注意
を払う必要がなくなり、作業効率が大幅に向上する。
【図面の簡単な説明】
【図１】本発明の半導体発光素子の一実施形態の断面説
明図である。
【図２】図１のＬＥＤチップの一例の断面説明図であ
る。
【図３】図１の半導体発光素子の接続関係の等価回路図
である。
【図４】従来の半導体発光素子の一例の斜視説明図であ
る。
【符号の説明】
１ 第１のリード ２ 第２のリード ３ ＬＥＤチップ ４ 金線 ５ ツェナーダイオードチップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 一端部に湾曲状の凹部が形成された第１
    のリードと、該第１のリードと並置して設けられる第２
    のリードと、前記第１のリードの凹部内にダイボンディ
    ングされる発光素子チップと、該発光素子チップの２つ
    の電極をそれぞれ前記第１および第２のリードと電気的
    に接続する接続手段と、前記並置される第１および第２
    のリード間に２つの電極がそれぞれ直接電気的に接続さ
    れるようにボンディングされる保護素子とからなり、該
    保護素子は前記発光素子チップに印加され得る少なくと
    も逆方向電圧に対して前記発光素子チップを保護する素
    子である半導体発光素子。
  2. 【請求項２】 前記第１および第２のリードのいずれか
    一方の相互に対向する側壁に突出部が設けられ、該突出
    部と前記第１および第２のリードの他方との間に前記保
    護素子がボンディングされてなる請求項１記載の半導体
    発光素子。
JP20468397A 1997-01-10 1997-07-30 半導体発光素子 Expired - Lifetime JP3723328B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20468397A JP3723328B2 (ja) 1997-07-30 1997-07-30 半導体発光素子
US09/003,145 US6054716A (en) 1997-01-10 1998-01-06 Semiconductor light emitting device having a protecting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20468397A JP3723328B2 (ja) 1997-07-30 1997-07-30 半導体発光素子

Publications (2)

Publication Number Publication Date
JPH1154803A true JPH1154803A (ja) 1999-02-26
JP3723328B2 JP3723328B2 (ja) 2005-12-07

Family

ID=16494585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20468397A Expired - Lifetime JP3723328B2 (ja) 1997-01-10 1997-07-30 半導体発光素子

Country Status (1)

Country Link
JP (1) JP3723328B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294847A (ja) * 2004-04-02 2005-10-20 Tetsumei Cho ライト及び直列ライト
JP2006156588A (ja) * 2004-11-26 2006-06-15 Seiwa Electric Mfg Co Ltd 発光ダイオード
KR100670532B1 (ko) 2005-01-28 2007-01-16 엘지이노텍 주식회사 Ｌｅｄ 패키지
KR100748241B1 (ko) 2006-02-07 2007-08-09 삼성전기주식회사 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드 및 그 제조방법
CN104426050A (zh) * 2013-09-03 2015-03-18 中国科学院苏州纳米技术与纳米仿生研究所 半导体激光二极管及其封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294847A (ja) * 2004-04-02 2005-10-20 Tetsumei Cho ライト及び直列ライト
JP2006156588A (ja) * 2004-11-26 2006-06-15 Seiwa Electric Mfg Co Ltd 発光ダイオード
KR100670532B1 (ko) 2005-01-28 2007-01-16 엘지이노텍 주식회사 Ｌｅｄ 패키지
KR100748241B1 (ko) 2006-02-07 2007-08-09 삼성전기주식회사 정전기 방전 충격에 대한 보호 기능이 내장된 고휘도 발광다이오드 및 그 제조방법
CN104426050A (zh) * 2013-09-03 2015-03-18 中国科学院苏州纳米技术与纳米仿生研究所 半导体激光二极管及其封装方法

Also Published As

Publication number Publication date
JP3723328B2 (ja) 2005-12-07

Similar Documents

Publication Publication Date Title
JP3673621B2 (ja) チップ型発光素子
US6054716A (en) Semiconductor light emitting device having a protecting device
JP3559435B2 (ja) 半導体発光素子
KR100686416B1 (ko) 복합 발광소자, 반도체 발광장치 및 반도체 발광장치의제조방법
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
JP5068472B2 (ja) 発光装置の製造方法
JP3686569B2 (ja) 半導体発光装置及びそれを用いた表示装置
US20060267040A1 (en) High-brightness LED with protective function of electrostatic discharge damage
JP2002314138A (ja) 発光装置
JPH10200159A (ja) 半導体発光素子
US7078738B2 (en) Light-emitting device
JP3107514U (ja) 静電気を防止するリード線不要のフリップチップ式パッケージの表面実装型発光ダイオード
JP3663281B2 (ja) 半導体発光素子
JP2000124506A (ja) 半導体発光素子
KR20160054667A (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
JP3348843B2 (ja) 発光ダイオード及びそれを用いたドットマトリックスディスプレイ
JP2001217461A (ja) 複合発光素子
JP2001036140A (ja) 静電対策表面実装型ｌｅｄ
JP3764255B2 (ja) 半導体発光素子
JPH11298035A (ja) 半導体発光装置
JP3787220B2 (ja) チップ型発光素子
JP3723328B2 (ja) 半導体発光素子
JPH11103096A (ja) 半導体発光素子
KR102131853B1 (ko) 발광다이오드 어레이
KR20020035789A (ko) 발광 다이오드 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7