JPH11512210A

JPH11512210A - ダイナミックにプログラマブルな磁気抵抗ヘッドの書き込みおよび読み出しバイアス電流

Info

Publication number: JPH11512210A
Application number: JP9511162A
Authority: JP
Inventors: フリンスバウ，ジャック，ダブリュ．
Original assignee: シーゲートテクノロジー，インコーポレイテッド
Priority date: 1995-09-06
Filing date: 1995-12-28
Publication date: 1999-10-19
Also published as: US6288863B1; EP0878002B1; DE69516914T2; KR100370463B1; DE69516914D1; KR19990044438A; EP0878002A1; WO1997009714A1

Abstract

(57)【要約】ディスクドライブヘッド（１６Ａ，１６Ｂ）の読み出しバイアスおよび書き込み電流の大きさをダイナミックにプログラミングする装置および方法。デジタル／アナログコンバータ（７６，７８）のレジスタ（８０）へデジタル入力値が与えられ、デジタル入力値はヘッド電流の所望の大きさを示す。デジタル／アナログコンバータ（７６，７８）の乗算器（８２）がデジタル入力値に基準電圧を乗じて出力電圧を発生する。基準電圧と出力電圧との間の差電圧によりプリアンプ回路（７０）のプリアンプ電圧源（１１４，１２０）に直列接続されたトランジスタ（１０６）のソース−ドレイン抵抗が制御される。さまざまなデジタル入力値を入力することにより、プリアンプ回路（７０）のプリアンプ電圧源（１１４，１２０）に直列接続されたトランジスタ（１０６）のソース−ドレイン抵抗。さまざまなデジタル入力値を入力することにより、トランジスタ（１０６）のソース−ドレイン抵抗、したがってプリアンプ電圧源（１１４，１２０）から発生される電流の大きさが精密に制御される。ヘッド電流の大きさはプリアンプ電圧源（１１４，１２０）から発生される電流の大きさの倍数として与えられる。読み出し動作中に、ヘッド（３０Ａ，３０Ｂ）へ読み出しバイアス電流が供給され、読み出しバイアス電流への磁束遷移の影響が読み出しチャネル（６８）により復号されてディスクドライブ上に記憶されたデータが検索される。書き込み動作中に、プリアンプ回路（７０）と共に作動する書き込みチャネル回路（６６）により書き込み電流の極性が制御されて、ディスク（１６Ａ，１６Ｂ）へデータが書き込まれる。

Description

【発明の詳細な説明】ダイナミックにプログラマブルな磁気抵抗ヘッドの書き込みおよび読み出しバイアス電流技術分野本発明は、一般的にディスクドライブデータ記憶装置に関し、制約はしないが、特にディスクドライブ磁気抵抗ヘッドにおいて書き込みおよび読み出し電流をダイナミックにプログラミングする装置および方法に関する。背景技術最新のハードディスクドライブは、磁化可能媒体を被覆されスピンドルモータのハブ上に搭載されて一定の高速で回転する一つ以上の剛性ディスクを含んでいる。ディスクに対してヘッドを移動させるラジアルアクチュエータに搭載されたトランスジューサのアレイ（“ヘッド”）により、情報がディスク上の複数の同心円トラック内に記憶される。典型的に、このようなラジアルアクチュエータはヘッドをディスク表面に対して位置決めするのにボイスコイルモータを利用している。ヘッドは実質的に円筒状のアクチュエータ本体から半径方向外向きに突出する複数のアームの終端の屈曲部を介して搭載される。アクチュエータ本体はディスクの外端にぴったり隣接する位置においてディスクドライブハウジングに搭載される軸周りを旋回する。ピボット軸はスピンドルモータおよびディスクの回転軸に平行であり、ヘッドがディスクの表面に平行な面内を移動するようにされている。アクチュエータボイスコイルモータは、永久磁石アレイの磁界内に浸されるように、アクチュエータ本体のヘッドアームと反対側に搭載されたコイルを含んでいる。コイルへ制御された直流電流が通されると、電磁界が確立されて永久磁石の磁界と相互作用し、コイルは周知のローレンツ関係に従って永久磁石に対して移動する。コイルが永久磁石に対して移動すると、アクチュエータ本体はピボット軸周りに旋回してヘッドはディスク表面を横切移動する。典型的に、ヘッドはディスクの回転により発生する移動空気の薄層と相互作用するように設計された空気ベアリング面を含むアクチュエータスライダアセンブリによりディスク上に支持され、ヘッドはディスク表面上を“浮上する（ｆｌｙ）”と言われるようにされる。一般的に、ヘッドは時間変動書き込み電流をそこへ加えることによりデータトラックの一部を選択的に磁化することにより、ディスク表面上の選定データトラックにデータを書き込む。データトラック上に記憶されたデータを後に再生するために、ヘッドはデータトラックの磁界内の磁束遷移を検出して信号へ変換し、それはディスクドライブの読み出しチャネル回路により復号される。最新のディスクドライブに現在使用されているさまざまなヘッド構造の中で、磁気抵抗ヘッド（以後、“ＭＲヘッド”と呼ぶ）は特に興味がある。ＭＲヘッドでは所定方位の磁界が存在する時に直流抵抗が変化する特性を有する薄膜素子が使用される。この特徴を利用して、ＭＲヘッドは一般的にこの薄膜素子へバイアス電流を通し、データトラックからの磁束遷移（薄膜素子の抵抗が変化するため）へ薄膜素子を曝す結果生じるこのバイアス電流の変化を検出することにより読み出し動作を実行する。次に、バイアス電流のこれらの変化は予めトラック上に記憶されたデータを再構成するために読み出しチャネルにより復号される。一般的に、ＭＲヘッドは誘導書込技術を使用してトラックへデータを書き込み、データトラックの一部を選択的に磁化するために選定された大きさおよび極性の書き込み電流がヘッドへ通される。典型的に、ＭＲヘッドは２対の電気的接続を有し、一対はヘッドの書き込み素子部用であり一対はヘッドの読み出し素子部用であり、各接続対は電流源および電流帰路を含んでいる。したがって、読み出し動作中に、一対の接続はＭＲヘッドの薄膜素子へ読み出しバイアス電流を通すのに使用されその時間変動変化がＡＣセンス回路により検出され、書き込み動作中に、他方の接続対はデータトラックを選択的に磁化するためにヘッドへ書き込み電流を供給するのに使用される。ＭＲヘッドの利用により最新のディスクドライブのデータ記憶能力はさらに改善され、面記録密度の増大（すなわち、現在メガビット／平方インチで表されるディスク表面の平方単位当たり記憶素子数）は一部このようなＭＲヘッドの使用に答えて達成されていることは良く知られている。市場の力により面記録密度の設計のエンベロープを推し進める経済的誘因が継続的に提供されるならば、新しいディスクドライブのＭＲヘッドの性能を最適化することが次第に望ましいものとなる。しかしながら、面記録密度を絶えず増加しようとすると、性能問題に遭遇する。最新のディスクドライブではさまざまな要因に遭遇するため、書き込み電流と読み出し電流の両方をドライブ毎にディスク表面上のヘッドの位置に対して変動させることが一般的に好ましい。このような要因は、例えば、ディスク半径に対するヘッドの浮上量の変動、ディスク半径に対するディスクの線速度の変化、データトラックに対するスライダのスキュー、ヘッドのスロート高さ、ディスク位置に対するデータ転送速度の変化および高容量ディスクドライブ製作工程に固有の一般的なヘッド／メディア公差を含むドライブの読み出しおよび書き込み性能に影響を及ぼす。従来技術において、ヘッドへ通される電流を最適化してこれらの影響に取り組む努力がなされてきており、例えば、１９８９年１月１７日に発行されたブレマー等の（ゾーンベース記録を開示している）米国特許第４，７９９，１１２号ＭＥＴＨＯＤＡＮＤＡＰＰＡＲＡＴＵＳＦＯＲＲＥＣＯＲＤＩＮＧＤＡＴＡ，および１９９２年４月２１日に発行されたクロンチ等の（書き込み電流最適化を開示している）米国特許第５，１０７，３７８号ＡＤＡＰＴＩＶＥＭＡＧＮＥＴＩＣＲＥＣＯＲＤＩＮＧＡＮＤＲＥＡＤＢＡＣＫＳＹＳＴＥＭを参照されたい。これらは共に本出願の譲受人が譲り受け、ここに引用することにより本願明細書を援用する。しかしながら、ディスクドライブ設計の面記録密度を高める努力が継続的に行われると、ＭＲヘッドを利用するディスクドライブの書き込みおよび読み出しバイアス電流をダイナミックに制御する改良された方法に対するニーズが残される。発明の開示本発明はディスクドライブのＭＲヘッド電流をダイナミックにプログラミングする方法および装置を含んでいる。特に、本発明の好ましい実施例では、マイクロプロセッサがデジタル／アナログコンバータのレジスタへデジタル入力値を与え、デジタル入力値はヘッド電流の所望の大きさを示す。乗算器がデジタル入力値に基準電圧を乗じて出力電圧を発生し、基準電圧と出力電圧との差電圧によりプリアンプ回路のプリアンプ電圧源に直列接続されたトランジスタのソース−ドレイン抵抗が制御される。さまざまなデジタル入力値を入力することにより、トランジスタのソース−ドレイン抵抗、したがってプリアンプ電圧源から発生される電流の大きさが精密に制御される。ヘッド電流の大きさはプリアンプ電圧源から発生される電流の大きさの倍数として与えられる。したがって、読み出し動作中に、こうして得られる読み出しバイアス電流はヘッドへ供給され、読み出しバイアス電流に及ぼす磁束遷移の影響が従来の読み出しチャネル回路により復号されて、ディスクドライブ上に記憶されたデータが検索される。したがって、書き込み動作中に、こうして得られる書き込み電流の極性は、プリアンプ回路と共に作動する書き込み制御回路により従来の方法で制御される。本発明の目的は、ディスクドライブの設計において面記録密度向上の達成を支援することである。本発明のもう一つの目的は、改善された性能を達成しかつ読み出し／書き込みエラーレートを低減するために、ディスクドライブの読み出しおよび書き込み性能に影響を及ぼす要因を補償することである。本発明のさらにもう一つの目的は、ＭＲヘッドの性能を最適化するためにディスクドライブの書き込みおよび読み出しバイアス電流をダイナミックにプログラムすることである。本発明のさらにもう一つの目的は、ディスクドライブ動作中に電圧ドリフトの影響を補償しながら、所望のヘッド電流レベルを精密に制御することである。図面および添付された請求の範囲と共に以下の説明を読めば、本発明の他の目的、利点および特徴は明らかであろう。図面の簡単な説明図１は本発明に従って構成されたディスクドライブの斜視図。図２は図１のディスクドライブの機能的ブロック図。図３は図２の読み出し／書き込み回路の機能的ブロック図。図４は図３の読み出し相互コンダクタンス増幅器回路、デジタル／アナログコンバータおよびプリアンプ回路の動作を示す回路図。図５は図３の書き込み相互コンダクタンス増幅器回路、デジタル／アナログコンバータおよびプリアンプ回路の動作を示す詳細回路図。図６は図３のデジタル／アナログコンバータへ供給されるデジタル入力に応答して図３のＭＲヘッドへ通される電流の大きさのグラフ表示。発明の最善の実施モード次に図面、特に図１に戻って、本発明に従って構成されるディスクドライブ１０の斜視図を示す。ディスクドライブ１０は、協同的に係合してデリケートな内部部品を外部の汚染物質から保護する封止ハウジングを形成するハウジングベース１２およびトップカバー（図示せず）を含んでいる。複数のディスク１６がディスククランプ（図示せず）を介してスピンドルモータハブ１４上に回転するように搭載されている。ヘッドのアレイ（１個だけを３０に示す）が、アクチュエータ本体２２のヘッドアーム２８に取り付けられる、屈曲部２６によりアクチュエータアセンブリ２１に搭載されている。アクチュエータアセンブリ２１は、一般的に２０に示す、ボイスコイルモータ（ＶＣＭ）の制御の元でピボット軸２４の周りを旋回するようにされている。ＶＣＭ２０は電子回路（図１には図示せず）により駆動されて、ヘッド３０を円弧経路３２に沿ったディスク１６上の複数の同心円トラック１８の中の任意の所望する一つのトラックへ制御可能に移動させる。ヘッド３０に対する信号だけでなく、ＶＣＭ２０の制御に使用される信号がフレックス回路３４を介して通される。次に図２を参照して、動作時にホストコンピュータ２８に接続される図１のディスクドライブ１０の単純化した機能的ブロック図を示す。特に、図２ではディスクドライブ１０は一般的に読み出し／書き込み回路３６、サーボ制御回路３８およびスピンドル制御回路４０を含み、全て動作時に制御バス４２によりシステムマイクロプロセッサ４４に接続される。制御バス４２はシステムマイクロプロセッサ４４がこれらのディスクドライブ回路と通信を行いかつ制御するのに必要な接続を含んでいる。さらに、インターフェイス回路４６が読み出し／書き込み回路３６（信号経路５０を介して）およびシステムマイクロプロセッサ４４（信号経路５１を介して）に接続されており、インターフェイス回路４６はディスクドライブのデータインターフェイスとして働く。スピンドル制御回路４０は、一般的に信号経路５４で示すように、スピンドルモータ（独立して図示せず）によりスピンドルモータハブ１４およびディスク１６Ａ，１６Ｂの回転速度を制御することがお判りであろう。スピンドル制御回路４０の構造および動作は従来どおりであるため、これ以上説明しない。図２のサーボ制御回路３８は信号経路５６を介してヘッド３０Ａからサーボ位置情報を受信し、それに応答して、ヘッド３０Ａ，３０Ｂをディスク１６Ａ，１６Ｂに対して位置決めするために信号経路５８を介してアクチュエータコイル６０へ修正信号を与える。前記したように、アクチュエータコイル６０はＶＣＭ２０の永久磁石と相互作用するが、判り易くするためにこれらの永久磁石は図２には図示されていない。専用サーボシステムではヘッド３０Ａは一般的に連続的なサーボ位置決め情報をサーボ制御回路３８へ与えるための専用のサーボヘッドを含み、ディスク１６Ａの対応する表面が専用サーボ表面として働く。このような専用サーボシステムでは、残りのヘッド（３０Ｂが図２に示す他の唯一のヘッド）はデータヘッドを含み、それぞれ、書き込みおよび読み出し動作中に残りのディスクに対してデータを転送するのに使用される。また、埋込サーボシステムの場合には、各ヘッド３０Ａ，３０Ｂがサーボおよびデータヘッドとして働き、サーボ情報とデータの両方がディスク１６Ａ，１６Ｂのトラック上に記憶されることがお判りであろう。埋込サーボシステムでは、一般的に各ヘッド３０Ａ，３０Ｂから読み出し／書き込み回路３６だけでなくサーボ制御回路３８への接続もなされる。しかしながら、本発明は特定タイプのサーボシステムの使用に限定されるものではなく、したがって判り易くするために、専用サーボシステムを一般的に図２に示す。典型的な専用サーボ制御回路の構造および動作に関する詳細な検討については、本発明の譲受人が譲り受けここに引用することにより本願明細書を援用する１９９３年１１月１６日に発行されたダフィー、マッケンジー、ヘイダリおよびウッズの米国特許第５，２６２，９０７号ＨＡＲＤＤＩＳＣＤＲＩＶＥＷＩＴＨＩＭＰＲＯＶＥＤＳＥＲＶＯＳＹＳＴＥＭを参照されたい。最後に、読み出し／書き込み回路３６は信号経路６２およびヘッド３０Ｂを介してディスク１６Ｂに、それぞれ、書き込みおよび読み出しされるデータを通す。すなわち、ホストコンピュータ２８から（コマンドバス５２を介して）システムマイクロプロセッサ４４により受信される書き込みコマンドに応答して、システムマイクロプロセッサ４４はディスクへ書き込まれるデータのホストコンピュータ２８からインターフェイス回路４６への（外部データバス４８を介した）フローおよびインターフェイス回路４６から読み出し／書き込み回路３６への（内部データバス５０を介した）フローを制御する。次に、ディスク１６Ｂ上の選定データトラックを選択的に磁化してデータを書き込むために、読み出し／書き込み回路３６は信号経路６２を介してヘッド３０Ｂへ書き込み電流を供給する。同様に、ホストコンピュータ２８からの読み出しコマンドに応答して、ヘッド３０Ｂはディスク１６Ｂ上の選定データトラックからの磁束遷移を検出してアナログ読み出し信号を読み出し／書き込み回路３６へ供給し、それはアナログ読み出し信号をデジタル形式へ変換し必要な復号動作を実施してディスク１６Ｂから読み出したデータをインターフェイス回路４６へ送ってホストコンピュータ２８へ出力する。ディスクドライブのこれらのさまざまな動作の制御において、システムマイクロプロセッサ４４はシステムマイクロプロセッサＲＡＭ６４に記憶されたプログラミングを使用する。図２のディスクドライブ機能ブロック図の概観が終わったので、次に動作時にＭＲヘッドとして示すヘッド３０Ｂに接続される、図２の読み出し／書き込み回路３６の機能的ブロック図を示す図３を参照する。前記したように、読み出し／書き込み回路３６は一般的にヘッド３０Ｂを介してディスク１６Ｂ（図２に示す）のデータトラックに対してデータを転送するように作動し、特に、図３に示す読み出し／書き込み回路３６は書き込みチャネル６６、読み出しチャネル６８およびプリアンプ回路７０を含んでいる。これらの部品は従来のものであり、当業者ならば書き込みチャネル６６は一般的にインターフェイス回路４６から（内部データバス５０を介して）供給されるデータを符号化し、入力データの表現をディスク１６Ｂへ書き込むためにヘッド３０Ｂへ時間変動書き込み電流を出力するようプリアンプ回路７０を命令することがお判りであろう。前記したように、ヘッド３０Ｂは書き込みおよび読み出し用の２対の接続経路を有するＭＲヘッドであり、参照としてそれらは一般的に図３において、それぞれ、６２Ａおよび６２Ｂとして識別されている。したがって、プリアンプ回路７０は書き込み動作中に経路６２Ａを介してヘッド３０Ｂへ書き込み電流を供給する。さらに、読み出しチャネル６８は一般的に読み出し動作中にプリアンプ回路７０から読み出し信号を受信し、内部データバス５０を介してインターフェイス回路４６（図２）へ検索データを供給するために、検出および復号動作を実施することがお判りであろう。当業者ならば、前記したことはディスクドライブデータ読み出しおよび書き込み動作の一般化された説明であり、ディスクドライブの特定の構成に応じてこれらの動作にはさらに考慮すべき点が存在することがお判りであろう。例えば、前記したように、埋込サーボシステムを使用するディスクドライブは一般的に各トラック上にデータフィールドとサーボフィールドの両方の配置を含み、したがって、このようなディスクドライブにおける“書き込み動作”はサーボフィールドからのサーボ情報の断続的読み出し（トラックに対するヘッドの位置を維持するため）だけでなく、データトラック上のデータフィールドへのデータの書き込み（セクターベース）も含むと考えることができる。すなわち、当業者ならば、埋込サーボシステムを有するディスクドライブにおける“書き込み動作”には一般的にデータの書き込みおよび読み出しの両方が含まれることがお判りであろう。しかしながら、判り易くするために、“読み出し動作”ではヘッドへ読み出しバイアス電流を加えることによりディスクからデータ（ユーザデータもしくはサーボデータ）を読み出すのにディスクドライブが行う一連のアクションを示し、したがって、“書き込み動作”はヘッドへ書き込み電流を加えることによりディスクへデータを書き込むのにディスクドライブが行う一連のアクションを示すことをお判り願いたい。引き続き図３を参照して、ここに開示する書き込みチャネル６６、読み出しチャネル６８およびプリアンプ回路７０の一般的動作は後述するもの以外は従来と同じであり、これらの回路間のさまざまな信号経路に示す矢符は単なる参照にすぎず、必ずしも信号がこれらの回路間でとることができる実際の方向を表すものではない。特許請求される本発明は、ＭＲヘッドの使用を支援する回路である限り、さまざまなタイプのプリアンプ回路だけでなく、ＰＲＭＬ読み出しチャネルを含む異なるさまざまなタイプの読み出しおよび書き込みチャネルにより実施できることが容易にお判りであろう。判り易くするために、ここで使用する“ＭＲヘッド”という用語は、それぞれ、書き込みおよび読み出し動作中に書き込みおよび読み出しバイアス電流を使用し、書き込み動作中にデータトラックからの予め記録された磁束の遷移により生じる読み出しバイアス電流の時間変動変化を検出するディスクドライブヘッドに適用される。しかしながら、本開示の応用はＭＲヘッドだけでなく従来の薄膜ヘッドにも応用でき、ＧＭＲおよびとりわけそれに従って作動するスピンバルブヘッド技術にも応用できることが容易にお判りであろう。図３に示す残りの回路の検討を続ける前に、ディスクドライブヘッドへ供給される電流の大きさをダイナミックにプログラミングする方法および装置である本発明について、最初に概観するのが有用であると思われる。特に、図３に示すプリアンプ回路７０等のプリアンプ回路は、ヘッドへ供給される書き込みおよび読み出しバイアス電流の正しい値を設定するために、一般的に外部抵抗経路を必要とする。典型的に、このようなプリアンプ回路は、典型的には個別の外部抵抗である、外部抵抗を加えて調整される電流を供給する一つ以上の内部電圧源を有している。プリアンプは“カレントミラー”として作動し、これらの内部電圧源から供給される電流によりヘッドへ加えられる電流の大きさが制御される。参照として、好ましい実施例では、図３のプリアンプ回路７０は米国、ミネソタ州、ブルーミントンのＶＴＣ社製ＶＴＣＶＭ６１３１２磁気抵抗ヘッド読み出し／書き込みプリアンプリファイアを含んでおり、構成されると、内部電圧源から供給される電流の一般的に２０倍の電流をヘッドへ供給する。引き続き図３を参照して、そこには本発明に従って構成され以後まとめて“増幅器回路”と呼ぶ、書き込み電流相互コンダクタンス増幅器７２および読み出し電流相互コンダクタンス増幅器７４も図示されている。増幅器回路７２，７４は動作時に一対のデジタル／アナログコンバータ（ＤＡＣｓ）７６，７８だけでなくプリアンプ回路７０にも接続されるように図示されている。好ましい実施例では、ＤＡＣｓ７６，７８だけでなく増幅器回路７２，７４も、それぞれ、公称的に同じ構造を有しているが、そうである必要はなく制約と考えてはならない。さらに、好ましい実施例では、ＤＡＣｓ７６，７８は米国、カリフォルニア州、タスティンのシリコンシステムズ社製ＳＳＩ３２Ｈ６５２１埋込サーボコントローラを使用して実施される。後述するように、ディスクドライブ書き込み動作中に、増幅器回路７２およびＤＡＣ７６はヘッド３０Ｂへ（経路６２Ａを介して）供給される書き込み電流を調整するように協同的に作動してプリアンプ回路７０のＩ_wピンから供給される電流を調整し、同様に、読み出し動作中に、増幅器回路７４およびＤＡＣ７８はヘッド３０Ｂへ（経路６２Ｂを介して）供給される読み出しバイアス電流を調整するために協同的に作動してプリアンプ回路７０のＩ_Rピンから供給される電流を調整する。ＤＡＣｓ７６，７８は、それぞれ、図３にＶ_OUTおよびＶ_REFとして示す２つの電圧レベルを増幅器回路７２，７４へ供給し、Ｖ_REF電圧は基準電圧でありＶ_OUT電圧はデジタルに制御される。後述するように、Ｖ_OUT電圧はＶ_REF 電圧に対して参照される電圧であり、実施例ではＶ_OUTの値は０．５Ｖ_REFから１．５Ｖ_REFの範囲である。図３の構造および動作をより完全に説明するために、図４が用意されそれはＤＡＣ７８、読み出し電流相互コンダクタンス増幅器７４およびプリアンプ回路７０の選定部の詳細回路図からなっている。図４を参照して、そこにはＤＡＣ７８のレジスタ８０へデジタル入力値を与える（図２の制御バス４２の一部を介して）システムマイクロプロセッサ４４（図２の）も図示されている。レジスタ８０の内容は乗算器８２へ与えられるように図示されており、それはＶ_REF電圧発生器８４からの入力としてＶ_REF電圧も受信する。好ましい実施例では、Ｖ_REF電圧は２．２３Ｖ±３％の電圧であり、レジスタ８０へ与えられるデジタル入力値は１０ビット語（２の補数形式、ＭＳＢは符号ビット）である。したがって、乗算器８２はＶ_REF電圧にレジスタ８０からのデジタル入力値を乗じてＶ_OUT電圧を出力し、それは前記したようにおよそ１．１２Ｖ（０．５Ｖ_R _EF 公称値）からおよそ３．３５Ｖ（１．５Ｖ_REF公称値）の公称範囲である。Ｖ_OUT電圧およびＶ_REF電圧は、それぞれ、信号経路８６，８８を介して増幅器回路７４へ供給され、図示するように演算増幅器９０（“オペアンプ”）および抵抗９２，９４，９６，９８，１００，１０２を含む演算増幅器回路へ入力を与える。後述するように、Ｖ_OUTおよびＶ_REF電圧間の差電圧に応答するオペアンプ９０の出力を与えるために、Ｖ_OUT電圧は一般的にオペアンプ９０の＋入力へ与えられＶ_REF電圧は一般的にオペアンプ９０の−入力へ与えられる（抵抗効果は無視）ことがお判りであろう。抵抗９２−１０２の値は特定の応用に応じて変えることができるが、好ましい実施例を開示する目的で表Ｉに記載された値が使用される。これらの特定の抵抗値を使用することにより本発明の好ましい実施例が構成され、それは特定用途集積回路（ＡＳＩＣ）に内蔵されている。当業者ならば、抵抗は一般的にレイアウト面積に関連しており、大きい抵抗は一般的に大きいレイアウト面積を要するため、ＡＳＩＣには比較的小さい抵抗が一般的に望ましいことがお判りであろう。しかしながら、本発明は個別抵抗を使用して容易に実施することもでき、その場合、例えばリーク電流が回路の動作に及ぼす影響を低減するために大きい抵抗値がより望ましい。さらに、当業者ならば、抵抗９８は図４にＶ_MEASとして示す信号を与えるようにも働く抵抗１００，１０２と共に、オペアンプ９０の帰還抵抗として作動することがお判りであろう。Ｖ_MEAS信号は電圧Ｖ_OUTとＶ_REF間の差電圧を示す電圧測定信号である。ＤＡＣ７８により増幅器回路７４へ供給される差電圧を独立に測定する手段として電圧Ｖ_MEASを使用することが考えられる。特に、電圧Ｖ_MEASはアナログ／デジタルコンバータ（図示せず）へ入力として与えて電圧Ｖ_MEASのデジタル表示を発生し、次にそれをシステムマイクロプロセッサ４４により監視することが考えられる。しかしながら、ここに開示する好ましい実施例のように、高精度ＤＡＣを使用すると一般的に独立した測定を必要とせずに差電圧の十分に精密な表示が得られるが、電圧Ｖ_MEASは比較的精度の低いＤＡＣを使用する実施例において有用であることが伴るであろう。もちろん、回路内の他の抵抗の値が回路に対して同じ実効抵抗を与えるように変化する限り、増幅器回路７４は電圧Ｖ_MEASを全く発生することなく実施することができる（抵抗１００，１０２が不要となる）。引き続き図４を参照して、前記したように、オペアンプ９０は電圧Ｖ_OUTとＶ_R _EF との間の差電圧に応答して出力を与え、この出力は信号経路１０４を介してｎチャネルエンハンスメントＭＯＳＦＥＴ１０６（以後、“トランジスタ１０６” とも呼ぶ）のゲートへ与えられる。トランジスタ１０６のソース−ドレイン経路は抵抗１０８に直列接続されてプリアンプ回路７０のＶ_R電圧源１１４から信号経路１１２を介して与えられる電流（図４に“Ｉ_R”として示す）を協同的に調整するように図示されている、すなわち、トランジスタ１０６のソース−ドレイン抵抗は電流Ｉ_Rの大きさを調整するように制御可能に変動される（電流Ｉ_Rの帰路は図３および図４に信号経路１１３として図示されている）。Ｖ_R電圧源１１４から供給される電流Ｉ_Rの大きさによりプリアンプ回路７０からヘッド３０Ｂへ信号経路６２Ｂを介して供給される読み出しバイアス電流の大きさが制御され、特に、図４ではプリアンプ回路７０はＶ_R電圧源１１４から供給される電流Ｉ_R の２０倍の大きさを有する読み出しバイアス電流（図４に“２０Ｉ_R”として示す）を供給する電流源１１６を含んでいる。参考として、Ｖ_R電流源１１４は２．５ｖ±６％の公称電圧を供給する。したがって、オペアンプ９０からの出力信号に応答してトランジスタ１０６の抵抗が変化すると、電流Ｉ_Rと読み出しバイアス電流の大きさが相応して制御される。好ましい実施例では、抵抗１０８（トランジスタ１０６のソース−ドレイン経路に直列）は公差が１％の５７６Ωの抵抗値を有する精密抵抗である。抵抗１０８の抵抗値の比較的大きな変動量により電流Ｉ_Rの大きさを精密に制御する増幅器回路７４の能力が劣化するため、抵抗１０８の抵抗値は非常に精密な公差に保持するするのが好ましいことがお判りであろう。したがって、好ましい実施例では、抵抗１０８はレーザトリミングを行って所要の公差を達成することが保証される。図４の回路はプリアンプ回路７０内のＶ_R電流源１１４だけでなく、ＤＡＣ７８のＶ_REF電圧発生器８４の電圧ドリフトも含む回路パラメータの変化を調整しながら、システムマイクロプロセッサ４４からのデジタル入力値に応答して電流Ｉ_Rを精密にかつ瞬時に調整するよう作動することをお判り願いたい。前記したように、Ｖ_REF電圧発生器８４は２．２３Ｖ±３％の電圧を出力するが、Ｖ_REF電圧に対してＶ_OUT電圧が供給されると、回路はＶ_REF電圧の変動を適応的に補償して所望の読み出しバイアス電流を維持するように作動する。同様に、Ｖ_R電流源１１４は２．５ｖ±６％の電圧を出力するが、増幅器回路７４が電流Ｉ_Rを監視しトランジスタ１０６のソース−ドレイン抵抗を相応して調整して一定の定常状態電流値を維持し、Ｖ_R電流源１１４からの電圧ドリフトの影響を補償する。図４にはヘッド３０Ｂの薄膜素子の下を磁束遷移が通過する結果生じる読み出しバイアス電流の時間変動変化を監視する従来のＡＣセンス回路１１５（プリアンプ回路７０の）も図示されている。ＡＣセンス回路１１５は読み出しバイアス電流のこれらの時間変動変化の表示を（信号経路１１７を介して）図３の読み出しチャネル６８へ与え、前記したように、それはディスク６Ｂ上に記憶されたデータを提供するためにこれらの表示を復号する。次に、図５を参照して、ＤＡＣ７６、書き込み相互コンダクタンス増幅器７２および、ヘッド３０Ｂへ供給される書き込み電流の大きさを制御するように作動する、図３のプリアンプ回路７０の選定部を含む回路図を示す。前記したように、好ましい実施例では、ＤＡＣ７６は一般的にＤＡＣ７８と同じ構造および動作特性を有し、増幅器回路７２は一般的に増幅器回路７４と同じ構造および動作特性を有しており、したがって、図４の同じアイテム番号の多くがこれらの回路の図５に示す対応する部品を識別するのに使用されている。しかしながら、プリアンプ回路７０は書き込み動作中に読み出し動作に較べて幾分異なる方法で作動するため、判り易くするために図５が用意されている。図４の回路と同様に、図５でもデジタル入力値がシステムマイクロプロセッサ４４によりＤＡＣ７６のシフトレジスタ８０へ与えられる。乗算器８２がこのデジタル入力値にＶ_REF電圧（Ｖ_REF電圧発生器８４により発生される）を乗じてＶ_0UT 電圧を発生し、図示するようにその間の差電圧が増幅器回路７２のオペアンプ９０へ与えられる。オペアンプ９０の出力によりトランジスタ１０６のゲート、したがって直流抵抗、が駆動される。したがって、図４の回路と同様に、増幅器回路７２は信号経路１１８を介してＶ_w電圧源１２０から供給される電流Ｉ_wの大きさを調整するように作動する。Ｖ_w電圧源１２０から発生される電圧は公称２．５Ｖ±６％である。図５に示すように、プリアンプ回路７０はさらに電流Ｉ_wを受信し、それに応答して、書き込み電流を接続経路６２Ａを介してヘッド３０Ｂへ出力する書き込み電流増幅器回路１２２を含んでいる。特に、書き込み電流増幅器回路１２２は信号経路１２４を介して書き込みチャネル６６（図３）から与えられる入力信号によって決まる極性を有する電流Ｉ_wの増幅値として書き込み電流を出力する。図からお判りのように、ヘッド３０Ｂへ与えられる書き込み電流（図５に“２０Ｉ_w”として示す）の大きさは電流Ｉ_wの２０倍である。次に、それぞれ、読み出しバイアスおよび書き込み電流を調整する図４および図５の回路の動作をさらに説明するために、図３のＤＡＣｓ７６，７８のいずれかへ与えられるデジタル入力値に応答して図３のＭＲヘッド３０Ｂへ供給される電流のグラフ表示を示す図６が用意されている。特に、図６のグラフはＭＲヘッド電流値（図４の読み出しバイアス電流“２０Ｉ_R”および図５の書き込み電流 “２０Ｉ_w”の値に対応する）を表す縦軸を有して図示されている。さらに、図６のグラフは２つの対応する横軸を有して図示されており、第１の横軸は０．５Ｖ_REf（公称１．１２Ｖ）から１．５Ｖ_REf（公称３．３５Ｖ）の範囲の電圧Ｖ_OU _T の公称値を表している。前記したように、電圧Ｖ_OUTは電圧Ｖ_REFに対して参照され、Ｖ_OUTの実際値はＶ_REFの公称値によって決まるようにされているが、前記したように、Ｖ_OUTおよびＶ_REF電圧間の差電圧はＶ_REFの変動と共に変化することはない。図６の第２の横軸はシステムマイクロプロセッサ４４によりレジスタ８０へ与えられるＤＡＣデジタル入力値を表す。前記したように、好ましい実施例では、ＤＡＣデジタル入力値は２の補数の形式の１０ビット語であり、図６に示すように、００００００００００の値は中点値を表し（１．０Ｖ_REFすなわち２．２３ＶのＶ_OUTに対応する）、１１１１１１１１１１の値は範囲内の最小値を表し（０．５Ｖ_REFすなわち１．１２ＶのＶ_OUTに対応する）、０１１１１１１１１１の値は範囲内の最大値を表す（１．５Ｖ_REFすなわち３．３５ＶのＶ_OUTＴに対応する）。これらのＤＡＣｓに対して１１１１１１１１１１の値が最小値を表し０１１１１１１１１１の値が最大値を表すため、ここに開示するＤＡＣｓ７６，７８は１０ビットバイポーラＤＡＣｓであることをお判り願いたい。また、バイポーラＤＡＣｓの替わりにユニポーラＤＡＣｓを実施することもでき、それぞれ、最小値および最大値としての００００００００００および１１１１１１１１１１に対応する変化が生じる。特定の各応用に対して、所望により、さまざまなＤＡＣ構成および精度レベルを利用して実施することができる。最後に、それぞれ電圧Ｖ_OUTおよびＤＡＣ入力に関するＭＲヘッド電流を表す応答曲線１３０がこれらの横軸および縦軸に対して描かれる。曲線１３０を調べると、最左端の最初の部分はおよそ１．１２Ｖからおよそ１．３０Ｖまでの対応する公称Ｖ_OUT電圧に対するおよそ０ｍＡの初期ＭＲヘッド電流を表すことが判る。およそ１．５０Ｖよりも上の電圧Ｖ_OUTに対して、曲線１３０は本質的に線形として示されており、およそ２８ｍＡの最大ＭＲヘッド電流がおよそ３．３５Ｖの対応するＶ_OUT電圧により供給される。したがって、ＭＲヘッド読み出しバイアスおよび書き込み電流の大きさは０ｍＡからおよそ２８ｍＡまで精密にプログラムすることができる。さらに、これらのヘッド電流の大きさは、動作中に生じる回路パラメータの変化とは無関係に精密に制御して維持することができる。図６のグラフの検討が終了したので、次に、図２−図５を参照して書き込みおよび読み出し動作中のそこに示す回路の動作の詳細な例を提供する。書き込み動作で開始して、ホストコンピュータ２８は読み出しコマンド（適切なアドレスおよびデータ情報を有する）をディスクドライブ１０へ送る。それに応答して、システムマイクロプロセッサ４４はアクチュエータアセンブリ２１のシークを実施してディスク１５Ｂ上の適切なデータトラック上にヘッド３０Ｂを位置決めするようサーボ制御回路３８を命令する。この時、選定データトラックに対するデジタル入力値が決定され、それはさまざまな方法で達成することができる。例えば、ゾーンベース記録（前記したブレマーの参考文献に開示されているような）を使用するディスクドライブでは、デジタル入力値はゾーンベースで予め決定することができ、デジタル入力値はディスク上の各ゾーン内のすべてのトラック（同じセクター数を有する各ゾーン内のトラック）に対して最適化され、このような場合には、選定データトラックを含むゾーンに対して適切なデジタル入力値が検索され、システムマイクロプロセッサ４４はこのデジタル入力値をＤＡＣ７６へ与える。また、ディスクのそれぞれ内径および外径のトラックに対して初期決定された書き込み電流の大きさに基づいて、トラック半径に関してデジタル入力値を計算することができる（前記クロンチの参考文献に開示されているように）。このような場合、例えば、線形もしくは指数補間を使用してこれらの値から適切なデジタル入力値が計算される。さらに、また、本出願の譲受人が譲り受けかつここに引用することにより本願明細書を援用し、製作テスト中のハード読み出しエラー発生最少化に基づいたディスク表面を横切する書き込み電流レベルの最適化を開示する、１９９５年９月２９日に出願されたロジャージェー．カサブの米国特許出願第０８／５３６，９５８号ＷＲＩＴＥＣＵＲＲＥＮＴＯＰＴＩＭＩＺＡＴＩＯＮＩＮＡＤＩＳＣＤＲＩＶＥに開示されている最少化技術を使用して最適書き込み電流を最適化することができる。特定の書き込み動作に対する最適デジタル入力値はこれらもしくは他の任意適切な方法を使用して得ることができるが、このように得られたデジタル入力値はＤＡＣ７６のレジスタ８０へ与えられることをお判り願いたい。さらに、埋込サーボシステムを使用するディスクドライブの場合には特に、サーボ制御回路３８の一部とすることができるサーボマイクロプロセッサ（図示せず）に、開示されているようなシステムマイクロプロセッサ４４ではなく、ＤＡＣ７６へデジタル入力値を供給させるのが望ましいことは容易にお判りであろう。それにもかかわらず、デジタル入力値がこのように入力されると、図５の回路はヘッド３０Ｂへ供給される書き込み電流の大きさを調整するように作動する、すなわち、ホストコンピュータ２８により与えられるデータ（符号化されている）が書き込み電流の極性の制御された切替えを行うことにより書き込みチャネル６６、プリアンプ回路７０およびヘッド３０Ｂにより選定データトラックへ書き込まれる。同様に、読み出し動作中に、ホストコンピュータ２８はディスクドライブ１０（適切なアドレッシング情報を含む）へ必要なコマンドを与え、それに応答して、サーボ制御回路３８はヘッド３０Ｂを選定データトラック上へ位置決めし、システムマイクロプロセッサ４４は適切なデジタル入力値をＤＡＣ７８のレジスタ８０へ与える。前記した書き込み電流と同様に、読み出しバイアス電流の大きさをプログラムするために、さまざまな方法を使用して適切なデジタル入力値を決定することができる。選定データトラック上の適切なセクターが後でヘッド３０Ｂの下を通過すると、ＡＣセンス回路１１５がデータトラック上に記憶されたデータからの読み出しバイアス電流に及ぼす磁束遷移の影響を検出し、ホストコンピュータ２８へ検索データを与えるために対応する信号を読み出しチャネル６８へ与える。本発明は目的を実施して固有の利点だけでなく前記した利点および結果を得るようにうまく適合されていることは明らかである。本開示の目的で好ましい実施例について説明してきたが、さまざまな変更を行うことができそれは当業者ならば容易に思いつくことができ、それらは添付請求の範囲に明記された本発明の精神に包含されるものとする。

【手続補正書】【提出日】１９９８年３月１０日【補正内容】請求の範囲１．前置増幅器回路（７０）によりディスクドライブ（１０）のヘッド（３０Ａ，３０Ｂ）へ加えられるバイアス電流の大きさを制御するのに使用される回路であって、（ａ）基準電圧および基準電圧とバイアス電流の所望の大きさを示すアナログ入力値との代数的な結合としての出力電圧信号を発生する電圧発生器（７６，７８）と、（ｂ）動作時に電圧発生器および前置増幅器回路に接続され、基準電圧信号と出力電圧信号との間の差電圧に応答して前置増幅器回路がバイアス電流を所望の大きさに維持するのに使用する抵抗を確立する相互コンダクタンス回路（７２，７４）と、を含む、回路。２．請求項１記載の回路であって、電圧発生器は、（ａ）（ｉ）基準電圧信号を発生する基準電圧発生器（８４）と、（ａ）（ii）基準電圧信号にアナログ入力値を乗じて出力電圧信号を発生する乗算器回路（８２）と、を含む、回路。３．請求項１記載の回路であって、電圧発生器はディスクドライブプロセッサ（４４）から与えられるデジタル入力値に応答してバイアス電流の所望の大きさを示すアナログ入力値を出力するレジスタ（８０）を含む、回路。４．請求項１記載の回路であって、相互コンダクタンス回路は、（ｂ）（ｉ）基準電圧信号および出力電圧信号を受信しその間の差電圧に応答して制御信号を発生する比較器回路（９０）と、（ｂ）（ii）動作時に前置増幅器回路および比較器回路に接続され、トランジスタ（１０６）のゲートへ制御信号を加えることに関連して前置増幅器回路が使用する抵抗を確立するトランジスタ（１０６）と、を含む、回路。５．請求項１記載の回路であって、ヘッドは磁気抵抗ヘッドであることを特徴とし、読み出し動作中にヘッドへバイアス電流が加えられディスクドライブの回転可能なディスク（１６Ａ，１６Ｂ）からヘッドによりデータが回復される、回路。６．回転可能なディスク（１６Ａ，１６Ｂ）に対してデータを転送するのに使用されるヘッド（３０Ａ，３０Ｂ）およびヘッドへバイアス電流を加える前置増幅器回路（７０）を有するタイプのディスクドライブにおいて、バイアス電流の大きさを制御する方法であって、（ａ）基準電圧信号および基準電圧信号とバイアス電流の所望の大きさを示す入力値との代数的な結合として出力電圧信号を発生するステップと、（ｂ）基準電圧信号と出力電圧信号との間の差電圧に応答して制御信号を発生するステップと、（ｃ）制御信号を使用して前置増幅器回路によりヘッドへ加えられるバイアス電流の大きさを制御するステップと、を含む、方法。７．請求項６記載の方法であって、さらに、（ａ）（ｉ）基準電圧発生器（８４）を使用して基準電圧信号を発生するステップと、（ａ）（ii）乗算器回路（８２）を使用して基準電圧信号に入力値を乗じて出力電圧信号を発生するステップと、を含む、方法。８．請求項６記載の方法であって、ステップ（ｂ）は、さらに、（ｂ）（ｉ）基準電圧信号および出力電圧信号を比較器（９０）の差動入力に加えて制御信号を発生するステップと、（ｂ）（ii）制御信号を動作時に前置増幅器回路に接続されるトランジスタ（１０６）のベースへ加えて、前置増幅器回路から発生される電流の大きさを制御するのに使用される抵抗を確立するステップであって、電流の大きさにより前置増幅器回路からヘッドへ加えられるバイアス電流の大きさが制御されるステップと、を含む、方法。９．請求項６記載の方法であって、前置増幅器回路によりヘッドへ加えられるバイアス電流の大きさは入力値に対して実質的に線形関係で変動する、方法。

───────────────────────────────────────────────────── 【要約の続き】１２０）から発生される電流の大きさの倍数として与えられる。読み出し動作中に、ヘッド（３０Ａ，３０Ｂ）へ読み出しバイアス電流が供給され、読み出しバイアス電流への磁束遷移の影響が読み出しチャネル（６８）により復号されてディスクドライブ上に記憶されたデータが検索される。書き込み動作中に、プリアンプ回路（７０）と共に作動する書き込みチャネル回路（６６）により書き込み電流の極性が制御されて、ディスク（１６Ａ，１６Ｂ）へデータが書き込まれる。

Claims

【特許請求の範囲】１．ディスク（１６Ａ，１６Ｂ）およびディスクに隣接するアクチュエータアセンブリ（２１）を有するタイプのディスクドライブ（１０）であって、アクチュエータはヘッド（３０Ａ，３０Ｂ）およびディスク上のデータトラック（１８）に対してヘッドを選択的に位置決めするボイスコイルモータ（２０）のアクチュエータコイル（６０）を含み、ディスクドライブはヘッドへヘッド電流を供給するプリアンプ回路（７０）およびディスクドライブの選定動作をデジタルに制御するシステムマイクロプロセッサ（４４）を有し、基準電圧の選定倍数である、基準電圧と出力電圧との差からなる、差電圧を供給する差電圧源手段と、差電圧に応答して、ヘッド電流の大きさを制御する電流調整手段と、を特徴とする、ディスクドライブ。２．請求項１記載の改良型ディスクドライブであって、差電圧源手段から供給される差電圧はシステムマイクロプロセッサ（４４）から供給されるデジタル入力値により決定される、ディスクドライブ。３．請求項２記載の改良型ディスクドライブであって、差電圧源手段は乗算器（８２）を含むデジタル／アナログコンバータ（７６，７８）を含み、乗算器はデジタル入力値に基準電圧を乗じて出力電圧を供給する、ディスクドライブ。４．請求項３記載の改良型ディスクドライブであって、デジタル／アナログコンバータは、さらにレジスタ（８０）および基準電圧発生器（８４）を含む、ディスクドライブ。５．請求項４記載の改良型ディスクドライブであって、出力電圧は基準電圧の０．５倍から１．５倍の範囲である、ディスクドライブ。６．請求項１記載の改良型ディスクドライブであって、電流調整手段は演算増幅器回路（９０，９２，９４，９６，９８，１００，１０２）およびトランジスタ（１０６）を含む相互コンダクタンス増幅器（７２，７４）を含む、ディスクドライブ。７．請求項６記載の改良型ディスクドライブであって、ヘッド電流の大きさはプリアンプ回路（７０）により発生される電流の大きさの倍数であり、プリアンプ回路から発生される電流の大きさはトランジスタ（１０６）のソース−ドレイン抵抗により調整され、トランジスタ（１０６）のソース−ドレイン抵抗は差電圧に応答して演算増幅器回路（９０，９２，９４，９６，９８，１００，１０２）の出力により決定される、ディスクドライブ。８．ディスク（１０）およびディスクに隣接する半径方向に位置決め可能なアクチュエータアセンブリ（２１）を有するディスクドライブであって、アクチュエータアセンブリはヘッド（３０Ａ，３０Ｂ）を含み、ディスクドライブはさらにその選定動作を制御するシステムマイクロプロセッサ（４４）を含み、基準電圧および出力電圧を供給するデジタル／アナログコンバータ（７６，７８）であって、出力電圧は基準電圧の倍数からなり、システムマイクロプロセッサ（４４）からデジタル／アナログコンバータへ供給されるデジタル入力値により決定されるデジタル／アナログコンバータ（７６，７８）と、プリアンプ電流を発生する電圧源（１１４，１２０）を含むプリアンプ回路（７０）であって、プリアンプ回路はヘッドへヘッド電流を供給し、ヘッド電流の大きさは電圧源から発生されるプリアンプ電流の大きさの倍数として制御されるプリアンプ回路（７０）と、デジタル／アナログコンバータおよびプリアンプ回路に接続された相互コンダクタンス増幅器（７２，７４）であって、相互コンダクタンス増幅器は演算増幅器回路（９０，９２，９４，９６，９８，１００，１０２）およびトランジスタ（１０６）を含み、トランジスタはプリアンプ回路の電圧源に接続されており、演算増幅器回路は基準電圧とデジタル／アナログコンバータの出力電圧との差電圧を比較し、それに応答して、トランジスタへ出力を与えて電圧源から発生されるプリアンプ電流の大きさを制御する相互コンダクタンス増幅器（７２，７４）と、を含む、ディスクドライブ。９．ディスク（１６Ａ，１６Ｂ）およびディスクに隣接するアクチュエータアセンブリ（２１）を有するタイプのディスクドライブ（１０）であって、アクチュエータアセンブリはヘッド（３０Ａ，３０Ｂ）およびディスク上のデータトラック（１８）に対してヘッドを選択的に位置決めするボイスコイルモータ（２０）のアクチュエータコイル（６０）を含み、ディスクドライブは読み出しおよび書き込み動作中にヘッドへ電流を供給するプリアンプ回路（７０）およびディスクドライブの選定動作をデジタルに制御するシステムマイクロプロセッサ（４４）を有するディスクドライブ（１０）において、ヘッド電流の大きさをダイナミックにプログラミングする方法であって、ヘッド電流の大きさの所望値を表すデジタル入力値を与えるステップと、基準電圧を発生するステップと、基準電圧にデジタル入力値を乗じて出力電圧を発生するステップと、出力電圧を基準電圧と比較してその間の差電圧を示す出力信号を発生するステップと、出力信号を使用してヘッド電流の大きさを制御するステップと、を含む、方法。 10．請求項９記載の方法であって、基準電圧を発生するステップおよび基準電圧にデジタル入力値を乗じるステップは、基準電圧発生器（８４）および乗算器（８２）を含むデジタル／アナログコンバータ（７６，７８）により実施される、方法。 11．請求項９記載の方法であって、出力信号を使用してヘッド電流の大きさを制御するステップは、プリアンプ電圧源（１１４，１２０）からプリアンプ電流を発生するステップと、ゲートおよびプリアンプ電圧源に直列のソース−ドレイン経路を有するトランジスタ（１０６）を設けるステップと、ゲートへ出力信号を加えてソース−ドレイン経路の直流抵抗を制御することによりプリアンプ電流の大きさを制御するステップと、ヘッド電流の大きさをプリアンプ電流の大きさの選定倍数として供給するステップと、を含む、方法。 12．ディスク（１６Ａ，１６Ｂ）およびディスクに隣接するアクチュエータアセンブリ（２１）を有するタイプのディスクドライブ（１０）であって、アクチュエータはヘッド（３０Ａ，３０Ｂ）およびディスク上のデータトラック（１８）に対してヘッドを選択的に位置決めするボイスコイルモータ（２０）のアクチュエータコイル（６０）を含み、ディスクドライブはヘッドへヘッド電流を加えるプリアンプ回路（７０）およびディスクドライブの選定動作をデジタルに制御するシステムマイクロプロセッサ（４４）を有するディスクドライブ（１０）において、ヘッドバイアス電流の大きさを制御する方法であって、ヘッド電流の大きさの選定値を表すデジタル入力値を与えるステップと、基準電圧と出力電圧との間の差である差電圧を発生するステップであって、出力電圧はデジタル入力値により決定される基準電圧の選定倍数であるステップと、差電圧に応答してプリアンプ回路（７０）により加えられるヘッド電流の大きさを制御するステップと、を含む、方法。 13．請求項１２記載の方法であって、差電圧を発生するステップは乗算器（８２）を含むデジタル／アナログコンバータ（７６，７８）を使用することを含み、乗算器はデジタル入力値に基準電圧を乗じて出力電圧を供給する、方法。 14．請求項１３記載の方法であって、出力電圧は基準電圧の０．５倍から１．５倍の範囲である、方法。 15．請求項１２記載の方法であって、ヘッド電流の大きさを制御するステップは、プリアンプ電圧源（１１４，１２０）およびゲートとプリアンプ電圧源に直列のソース−ドレイン経路とを有するトランジスタ（１０６）を設けるステップと、基準電圧と出力電圧との間の差電圧を示す比較信号を発生するステップと、トランジスタのゲートへ比較信号を加えることによりプリアンプ電圧源から発生されるプリアンプ電流の大きさを制御してソース−ドレイン経路の直流抵抗を制御するステップと、プリアンプ電流の大きさの選定倍数としてヘッド電流の大きさを与えるステップと、を含む、方法。