KR19990044438A

KR19990044438A - 자기-저항 헤드 기록 및 판독 바이어스 전류를 다이나믹하게 프로그래밍할 수 있는 장치 및 방법

Info

Publication number: KR19990044438A
Application number: KR1019980701685A
Authority: KR
Inventors: 잭 더블유 플린스바우
Original assignee: 토마스 에프. 멀베니; 시게이트 테크놀로지, 인코포레이티드
Priority date: 1995-09-06
Filing date: 1995-12-28
Publication date: 1999-06-25
Also published as: US6288863B1; EP0878002B1; DE69516914T2; KR100370463B1; DE69516914D1; JPH11512210A; EP0878002A1; WO1997009714A1

Abstract

본 발명은 디스크 드라이브 헤드(30A, 30B)의 판독 바이어스 및 기록전류의 크기를 다이나믹하게 프로그래밍하는 장치 및 방법에 관한 것이다. 디지털 입력값은 디지털 아날로그 컨버터(76, 78)의 레지스터(80)에 제공되며, 헤드전류의 적정 크기를 나타낸다. 디지털 아날로그 컨버터(76, 78)의 승산기(82)는 출력전압을 발생시키기 위하여 기준전압에 디지털 입력값을 승산한다. 기준전압 및 출력전압 사이의 차동전압은 전치증폭기 회로(70)의 전치증폭기 전압원(114, 120)과 직렬로 접속된 트랜지스터(106)의 소오스-드레인 저항을 제어한다. 차동 디지털 입력값을 입력함으로써, 트랜지스터(106)의 소오스-드레인 저항 및 전치증폭기 전압원(114, 120)에 의해 발생된 전류의 크기는 정밀하게 제어된다. 헤드전류의 크기는 전치증폭기 전압원(114, 120)에 의해 발생된 다수의 전류크기로써 제공된다. 판독동작동안, 판독 바이어스 전류는 헤드(30A, 30B)에 공급되며, 판독 바이어스 전류의 플럭스 변화의 결과는 디스크 드라이브상에 저장된 데이터를 검색하기 위하여 판독채널(68)에 의해 디코딩된다. 기록동작동안, 기록전류의 극성은 데이터를 디스크(16A, 16B)에 기록하기 위하여 전치증폭기 회로(70)와 관련하여 동작하는 기록 채널 회로(66)에 의해 제어된다.

Description

자기-저항 헤드 기록 및 판독 바이어스 전류를 다이나믹하게 프로그래밍할 수 있는 장치 및 방법

본 발명은 일반적으로 디스크 드라이브 데이터 기억장치 분야, 특히 디스크 드라이브 자기-저항 헤드의 기록 및 판독 바이어스 전류를 다이나믹하게 프로그래밍할 수 있는 장치 및 방법에 관한 것이다.

기존의 하드 디스크 드라이브는 하나 이상의 단단한 디스크를 포함하는데, 이 디스크는 자화가능한 도체로 코팅되며 일정한 고속도로 회전하는 스핀들 모터의 허브상에 장착된다. 정보는 디스크에 대해 헤드를 이동시키는 방사형 작동기에 장착된 트랜스듀서("헤드") 어레이에 의해 다수의 동심원 트랙의 디스크상에 저장된다.

전형적으로, 이러한 방사형 작동기는 디스크 표면에 대해 헤드의 위치를 설정하기 위하여 음성코일 모터를 사용한다. 헤드는 다수의 암 단부의 만곡부를 통해 장착되며, 이 다수의 암은 실질적으로 실린더형인 작동기 몸체로부터 바깥쪽으로 방사상으로 돌출되어 있다. 작동기 몸체는 디스크의 외부 단부에 인접한 위치에 있는 디스크 드라이브 하우징에 장착된 축에 피봇방식으로 결합된다. 피봇 축은 스핀들 모터 및 디스크의 회전축과 평행하여, 헤드는 디스크의 표면과 평행한 평면에서 이동한다.

작동기 음성 코일 모터는 영구자석 어레이의 자기장 영향내에 있도록 헤드 암에 대향하는 작동기 몸체의 측면상에 장착된 코일을 포함한다. 제어된 DC 전류가 코일을 통과할 때, 영구자석의 자기장과 상호작용하며 코일이 공지된 로렌츠 법칙에 따라 영구자석에 대해 이동하도록 하는 전자기장이 셋업된다. 코일이 영구자석에 대해 이동함에 따라, 작동기 몸체는 피봇축에 대해 피봇방식으로 결합되며 헤드는 디스크 표면을 가로질러 이동한다.

전형적으로, 헤드는 디스크의 회전에 의해 발생된 공기를 이동시키는 얇은 층과 상호작용하도록 설계된 공기-베어링 표면을 포함하는 작동기 슬라이더 어셈블리에 의해 디스크상에 지지되어, 헤드는 디스크 표면상에서 소위 "플라이(fly)"된다. 일반적으로, 시변화 기록전류를 헤드에 공급하여 데이터 트랙의 위치를 선택적으로 자화시킴으로써 헤드가 디스크 표면상의 선택된 데이터 트랙에 데이터를 기록한다. 그다음에, 데이터 트랙상에 저장된 데이터를 판독하기 위하여, 헤드는 데이터 트랙의 자기장의 플럭스 변화를 검출하고, 이 플럭스 변화를 디스크 드라이브의 판독 채널회로에 의해 디코딩되는 신호로 변환시킨다.

최신의 디스크 드라이브에서 현재 사용되는 다양한 헤드중에 자기-저항 헤드(이하 "MR 헤드"라 불림)가 특히 주목을 받는다. MR 헤드는 소정 방향의 자기장이 존재할 때 변화된 dc 저항의 특성을 가진 박막 소자의 사용을 포함한다. 이러한 특성의 장점을 고려하면, MR 헤드는 일반적으로 바이어스 전류를 박막 소자에 통과시킨다음 데이터 트랙으로부터의 플럭스 변화에 박막 소자를 노출시켜(박막 소자의 저항이 이것에 의해 변화하기 때문에) 바이어스 전류의 변화를 검출함으로써 판독 동작을 달성한다. 다음에, 이러한 바이어스 전류의 변화는 트랙상에 이전에 저장된 데이터를 재구성하기 위하여 판독 채널에 의해 디코딩된다. 일반적으로, MR 헤드는 유도성 기록 기술을 사용하여 트랙에 데이터를 기록하여, 선택된 크기 및 극성을 가진 기록 전류는 데이터 트랙 부분을 선택적으로 자화시키기 위하여 헤드를 통해 흐른다.

전형적으로, MR 헤드는 두쌍의 전기 접속부를 가지며, 이중 한쌍의 전기 접속부는 헤드의 기록소자 부분을 위한 것이며, 다른 쌍의 전기 접속부는 헤드의 판독 소자 부분을 위한 것이며, 각 쌍의 접속부는 전류원 및 전류 리턴경로를 포함한다. 따라서, 판독 동작동안에, 한쌍의 전기 접속부는 MR 헤드의 박막 소자를 통해 판독 바이어스 전류를 이동시키기 위하여 사용되며 판독 바이어스 전류의 시변화는 AC 센스회로에 의해 검출된다. 기록 동작동안에, 다른 쌍의 전기 접속부는 데이터 트랙을 선택적으로 자화시키기 위하여 헤드에 기록 전류를 제공하는데 사용된다.

MR 헤드를 이용하면, 증가된 면적밀도(즉, 현재 평방인치당 메가비트로 설정된 디스크 표면의 평방 단위당 기억요소의 수)가 부분적으로 달성된다는 점에서 기존의 디스크 드라이브에 비해 데이터 기억 용량이 개선되는 것은 잘알려진 사실이다. 기억용량이 개선된다는 점에서 경제적인 장점을 계속해서 부여하기 때문에, 새로운 디스크 드라이브에 MR 헤드의 성능을 최적화하는 것은 매우 바람직하다.

그러나, 면적 밀도를 증가시키고자 하는 이러한 노력은 성능 측면에서 문제에 부딪쳤다. 기존의 디스크 드라이브에서 야기되는 다양한 인자 때문에, 드라이브마다 그리고 디스크 표면상의 헤드의 위치에 대해 기록 전류 및 판독 바이어스 전류를 변화시키는 것은 바람직하다. 드라이브의 판독 및 기록 성능에 영향을 미치는 이러한 인자는, 예를들어, 디스크 반지름에 대한 헤드의 플라이 높이의 변화, 디스크 반경에 대한 디스크의 선형 속도의 변화, 데이터 트랙에 대한 슬라이더의 비틀림, 헤드의 목 높이, 디스크 위치에 대한 데이터 전송속도의 변화 및 디스크 드라이브의 대량 제조공정에서 본래 나타나는 일반적인 헤드/미디아 허용오차를 포함한다.

이들 영향을 제어하기 위하여 헤드를 통과하는 전류를 최적화하는 것이 종래 발명, 즉 1989년 1월 17일에 허여되고 데이터를 기록하기 위한 방법 및 장치로 명칭된 Bremmer등의 미합중국 특허 제 4,799,112호 및 1992년 4월 21일에 허여되고 적응 자석 기록 및 재생 시스템으로 명칭된 Cronch 등의 미합중국 특허 제 5,107,378호에 개시되어 있다. 상기 미합중국 특허들은 여기에 참조에 의해 통합된다.

그러나, 디스크 드라이브 설계에서 면적 밀도를 증가시키면서, MR 헤드를 사용하는 디스크 드라이브에서 기록 및 판독 바이어스 전류를 다이나믹하게 제어하는 개선된 방법에 대한 필요성이 대두되었다.

도 1은 본 발명에 따라 구성된 디스크 드라이브의 사시도.

도 2는 도 1의 디스크 드라이브의 블록도.

도 3는 도 2의 판독/기록 회로의 블록도.

도 4는 도 3에 도시된 판독 트랜스컨덕턴스 증폭기 회로, 디지털 아날로그 컨버터 및 전치증폭기 회로의 동작을 도시한 상세 개략도.

도 5는 도 3에 도시된 기록 트랜스컨덕턴스 증폭기 회로, 디지털 아날로그 컨버터 및 전치증폭기 회로를 도시한 상세 개략도.

도 6은 도 3의 디지털 아날로그 컨버터에 제공된 디지털 입력에 응답하여 도 3의 MR 헤드를 통과하는 전류의 크기를 나타낸 그래프.

본 발명은 디스크 드라이브에서 MR 헤드 전류를 다이나믹하게 프로그래밍하는 방법 및 장치를 포함한다. 특히, 본 발명의 바람직한 실시예에 있어서, 마이크로프로세서는 디지털 아날로그 컨버터의 레지스터에 디지털 입력값을 제공하며, 이 디지털 입력값은 헤드 전류의 적정 크기를 나타낸다. 멀티플렉서는 출력전류를 발생시키기 위하여 기준전압에 의해 디지털 입력 전류를 멀티플렉싱하며, 기준 전압 및 출력전압 사이의 차동전압은 전치증폭기 회로의 전치증폭기 전압원과 직렬로 접속된 트랜지스터의 소오스-드레인 저항을 제어한다. 다른 디지털 입력값을 입력함으로써, 트렌지스터의 소오스-드레인 저항 및 전치증폭기 전압원에 의해 발생된 전류의 크기는 정밀하게 제어된다.

헤드 전류의 크기는 전치증폭기 전압원에 의해 발생된 전류의 여러 크기로써 제공되다. 따라서, 판독 동작중에, 결과적인 판독 바이어스 전류는 헤드에 제공되며, 판독 바이어스 전류의 플럭스 변화의 결과는 디스크 드라이브상에 저장된 데이터를 검색하기 위하여 종래 판독 채널회로에 의해 디코딩된다. 유사하게, 기록 동작동안에, 결과적인 기록 전류의 극성은 전치증폭기 회로와 관련하여 동작하는 기록 제어회로에 의해 종래 방식으로 제어된다.

본 발명의 목적은 디스크 드라이브 설계에서 면적 밀도를 증가시키는데 있다.

본 발명의 다른 목적은 성능을 개선시키고 판독 및 기록 에러율을 감소시키기 위하여 디스크 드라이브의 판독 및 기록 성능에 영향을 미치는 인자를 보상하는 데 있다.

본 발명의 또 다른 목적은 MR 헤드 성능을 최적화하기 위하여 디스크 드라이브의 기록 및 판독 바이어스 전류를 다이나믹하게 프로그래밍하는데 있다.

본 발명의 또 다른 목적은 디스크 드라이브 동작동안 전압 드래프트의 영향을 보상하면서 적정 헤드 전류 레벨을 정확하게 제어하는데 있다.

본 발명의 다른 목적, 장점 및 특징은 도면을 참조로하여 이하에서 상세히 설명될 것이다.

도면, 특히 도 1를 지금 참조하면, 본 발명에 따라 구성된 디스크 드라이브(10)의 사시도사 도시되어 있다. 디스크 드라이브(10)는 외부 오염물로부터 정밀한 내부 소자를 보호하는데 사용되는 밀봉된 하우징을 형성하기 위하여 상호작용하도록 결합된 상부 커버(도시안됨) 및 하우징 베이스(12)를 포함한다.

다수의 디스크(16)는 디스크 클램프(도시안됨)를 사용하여 스핀들 모터 허브(14)상에 회전되도록 장착된다. 헤드 어레이(한 헤드가 부호 30으로 도시됨)는 작동기 몸체(22)의 헤드 암(28)에 부착된 만곡부(20)를 통해 작동기 어셈블리(21)에 장착된다. 작동기 어셈블리(21)는 일반적으로 부호 20으로 도시된 음성코일 모터(VCM)의 제어하에서 피봇 축(24)에 대해 피봇방식으로 이동한다.

VCM(20)은 아치형 경로(32)를 따라 디스크(16)상의 다수의 동심원 트랙(18)중 임의의 적정 트랙으로 헤드(30)를 제어가능하게 이동시키기 위하여 전자회로(도 1에 도시안됨)에 의해 구동된다. VCD(20)을 제어하기 위하여 사용된 신호 뿐만 아니라 헤드(30)로 및 이 헤드(30)로부터의 신호는 플렉 회로(34)를 통해 이동된다.

도 2에는 호스트 컴퓨터(28)에 동작가능하게 접속된 도 1의 디스크 드라이브(10)의 단순화된 블록도가 도시되어 있다. 특히, 도 2는 일반적으로 판독/기록 회로(36), 서보 제어회로(38) 및 스핀들 제어회로(40)를 포함하는 디스크 드라이브(10)를 도시하며, 이들 회로(36, 38, 40) 모두는 제어버스(42)를 통해 시스템 마이크로프로세서(44)에 동작가능하게 접속된다. 제어버스(42)는 이들 디스크 드라이브 회로와 통신하여 이들을 제어하는 시스템 마이크로프로세서(44)에 대한 필수 접속선을 포함한다. 더욱이, 인터페이스 회로(46)는 판독/기록 회로(36)(신호 경로 50을 통해)에 그리고 시스템 마이크로프로세서(44)(신호 경로 51을 통해)에 접속되며, 디스크 드라이브에 대한 데이터 인터페이스로써 사용된다.

인식할 수 있는 바와같이, 스핀들 제어회로(40)는 신호 경로(54)에 의해 표시된 바와같이, 스핀들 모터(개별적으로 도시안됨)를 통해 스핀들 모터 허브(14) 및 디스크(16A, 16B)의 회전속도를 제어한다. 스핀들 제어회로(40)의 구성 및 동작은 종래 공지되어 있기 때문에 여기서는 더 이상 설명하지 않는다.

도 2의 서보 제어회로(38)는 신호경로(52)를 통해 헤드(30A)로부터 서보 위치정보를 수신하며, 이에 응답하여 디스크(16A, 16B)에 대해 헤드(30A, 30B)의 위치를 설정하기 위하여 신호경로(58)를 통해 작동기 코일(60)에 보정신호를 제공한다. 작동기 코일(60)은 전술한 것처럼 VCM(20)의 영구자석과 상호작용하며, 이들 영구자석은 도 2에 도시되지 않는다. 인식될 수 있는 바와같이, 전용 서보 시스템에 있어서, 헤드(30A)는 서보 제어회로(38)에 일반적으로 연속적인 서보 위치설정 정보를 전송하기 위해서만 사용되는 서보 헤드를 포함할 수 있으며, 디스크(16)의 대응 표면은 전용 서보 표면으로써 사용된다. 이러한 전용 서보 시스템에 있어서, 단지 도 2에 도시된 다른 헤드인 나머지 헤드(30B)는 데이터 헤드를 포함할 수 있으며 기록 및 판독동작동안 나머지 디스크로 그리고 이 나머지 디스크로부터 데이터를 전송하기 위하여 사용될 수 있다.

선택적으로, 내장형 서보 시스템에 있어서, 각각의 헤드(30A, 30B)는 서보 및 데이터 헤드로써 사용될 수 있으며, 이 서보 정보 및 데이터는 디스크(16A, 16B)의 트랙상에 저장된다. 내장형 서보 시스템에서는 각각의 헤드(30A, 30B)로부터 서보 제어회로(38) 뿐만 아니라 판독/기록 회로(36)로 접속이 이루어질 수 있다. 그러나, 본 발명은 특정 형태의 서보 시스템에 의존하지 않는다. 따라서, 명확하게 설명하기 위하여 전용 서보 시스템은 일반적으로 도 2에 기술되어 있다. 전형적인 전용 서보 제어회로의 구성 및 동작에 관한 더 상세한 설명은 1993년 11월 16일에 허여되고, 개선된 서보 시스템을 가진 하드 디스크 드라이브로 명칭되며 여기에 참조에 의해 통합되는 Duffy, McKenzie, Heydari 및 Woods등의 미합중국 특허 제 5,262,907호에 개시되어 있다.

최종적으로, 판독/기록 회로(36)는 신호경로(62, 30B)를 통해 각각 디스크(16B)로 기록되고 이 디스크(16B)로부터 판독될 데이터를 전송한다. 즉, 호스트 컴퓨터(28)로부터 시스템 마이크로프로세서(44)에 의해 수신된 기록 명령(명령 버스(52)를 통해)에 응답하여, 시스템 마이크로프로세서(44)는 호스트 컴퓨터(28)로부터 인터페이스 회로(46)로 기록될 데이터의 흐름(외부 데이터 버스(48)를 통해) 그리고 인터페이스 회로(46)로부터 판독/기록 회로(36)로 기록될 데이터의 흐름(내부 데이터 버스(50)를 통해)을 제어한다. 판독/기록 회로(36)는 디스크(16B)상의 선택된 데이터 트랙을 선택적으로 자화시켜 데이터를 기록하기 위하여 신호경로(62)를 통해 헤드(30B)에 기록전류를 제공한다.

마찬가지로, 호스트 컴퓨터(28)로부터의 판독 명령에 응답하여, 헤드(30B)는 디스크(16B)상의 선택된 데이터 트랙으로부터의 플럭스 변화를 검출하여 판독/기록 회로(36)에 아날로그 판독 신호를 제공하며, 상기 판독/기록 회로(36)는 아날로그 판독 신호를 디지털 방식으로 변환한다. 또한, 판독/기록 회로(36)는 디스크(16B)로부터 판독된 데이터를 호스트 컴퓨터(28)의 출력에 접속된 인터페이스 회로(46)에 제공하기 위하여 필요한 디코딩 동작을 실행한다. 디스크 드라이브의 이러한 다양한 동작을 제어할 때, 시스템 마이크로프로세서(44)는 시스템 마이크로프로세서 RAM(64)에 저장된 프로그램을 사용한다.

도 2의 디스크 드라이브 기능 블록도의 설명을 마무리 짓기 위하여, MR 헤드로써 지정된 헤드(30B)에 동작가능하게 접속된 도 2의 판독/기록 회로(36)의 블록도를 도시한 도 3이 지금 참조된다.

전술한 바와같이, 판독/기록 회로(36)는 일반적으로 헤드(30B)를 통해 디스크(16B)(도 2에 도시됨)의 데이터 트랙으로 그리고 이 트랙으로부터 데이터를 전송한다. 특히, 도 3에 도시된 판독/기록 회로(36)는 기록 채널(66), 판독 채널(68) 및 전치증폭기 회로(70)를 포함한다. 이들 소자는 공지되어 있으며, 기록 채널(66)이 인터페이스 회로(46)로부터 공급된 데이터를 인코딩하며(내부 전치증폭기 데이터 버스(50)를 통해), 헤드(30B)에 시변화 기록전류를 출력하도록 전치증폭기 회로(70)에 명령하여 디스크(16B)에 입력 데이터를 기록하는 것은 당업자에게 인식될 수 있다. 전술한 바와같이, 헤드(30B)는 두쌍의 접속경로를 가진 MR헤드이며, 한쌍의 접속경로는 기록을 위한 것이며 다른 쌍의 접속경로는 판독을 위한 것이며, 이들 경로는 도 3에서 부호 62A 및 62B로 각각 표시된다. 따라서, 전치증폭기 회로(70)는 기록동작동안 경로(62A)를 통해 헤드(30B)에 기록전류를 제공한다.

더욱이, 판독채널(68)은 판독동작중에 전치증폭기 회로(70)로부터 판독신호를 수신하고 검출 및 디코딩 동작을 실행하여, 내부 데이터 버스(50)를 통해 인터페이스 회로(46)(도 2)에 검색 데이터를 공급한다.

전술한 디스크 드라이브 데이터 판독 및 기록 동작이 일반화되어 있으며 디스크 드라이브의 특정 구조에 따른 동작을 위해 다른 고려할 사항이 존재한다는 것은 당업자에게 명백할 것이다.

예를들어, 전술한 바와같이, 내장형 서보 시스템을 사용하는 디스크 드라이브에서는 일반적으로 각 트랙상에 데이터 필드 및 서보 필드가 배치되어 있다. 따라서, 이러한 디스크 드라이브에서의 "기록동작"은 데이터 트랙(섹터)상의 데이터 필드에 데이터를 기록하고 서보 필드로부터 서보 정보를 간헐적으로 판독한다(트랙에 대해 헤드의 위치를 유지하기 위하여). 다시말해서, 당업자는 내장형 서보 시스템을 가진 디스크 드라이브에서의 "기록동작"이 데이터를 기록 및 판독한다는 것을 인식해야 한다. 그러나, 더 명확하게 하기 위하여, "판독동작"이 헤드에 판독 바이어스 전류를 공급하여 디스크로부터 데이터(사용자 데이터 또는 서보 데이터)를 판독하기 위하여 디스크 드라이브에 의해 취해진 일련의 동작을 나타내고 "기록동작"이 헤드에 기록 전류를 공급하여 디스크에 데이터를 기록하기 위하여 디스크 드라이브에 의해 취해진 일련의 동작을 나타낸다는 것이 이해되어야 한다.

도 3을 계속해서 참조하면, 기록 채널(66), 판독 채널(68) 및 전치증폭기 회로(70)의 일반적인 동작은 이하에 기술된 것을 제외하고 공지되어 있으며, 이들 회로 사이의 다양한 신호경로상에 도시된 화살표는 단지 참조를 위해 도시되며 신호가 이들 회로 사이에서 이동될 수 있는 실제 방향을 나타내지 않는다. 이하에서 청구된 본 발명은 상기 회로가 MR 헤드를 사용하는 동안 PRML을 포함하는 다양한 여러 형태의 판독 및 기록 채널 뿐만 아니라 여러 형태의 전치증폭기 회로로 실행될 수 있다. 더 명확한 설명을 위해, 용어 "RM 헤드"는 기록 및 판독 동작동안 기록 및 판독 바이어스 전류를 사용하는 디스크 드라이브 헤드에 적용되며, 판독동작동안 데이터 트랙으로부터의 이전에 기록된 플럭스 변화의 결과로써 판독 바이어스 전류의 시변화를 검출하는 것을 나타낸다. 그러나, 이러한 설명은 MR 헤드에 적용될 뿐만 아니라, 본 명세서에 따라 동작하는 종래 박막 헤드와 GMR 및 스핀밸브 헤드 기술 등에 적용할 할 수 있다.

도 3에 도시된 나머지 회로의 설명을 계속하기 전에, 디스크 드라이브 헤드에 제공된 전류의 크기를 다이나믹하게 프로그래밍하는 방법 및 장치인 본 발명의 개요를 수선 설명하는 것이 도움이 될 것이다. 특히, 도 3에 도시된 전치증폭기 회로(70)와 같은 전치증폭기 회로는 헤드에 공급된 기록 및 판독 바이어스 전류에 대한 보정값을 설정하기 위하여 일반적으로 외부 저항경로를 필요로한다. 이러한 전치증폭기 회로는 외부 저항, 전형적으로 개별 외부 저항의 부가에 의해 조절되는 전류를 제공하는 하나 이상의 내부 전압원을 가진다. 전치증폭기는 내부 전압원으로부터 제공된 전류가 헤드에 공급된 전류의 크기를 제어한다는 점에서 "전류 미러"로써 동작한다. 참조적으로, 바람직한 실시예에 있어서, 도 3의 전치증폭기 회로(70)는 미합중국 미네소타 블루밍톤에 거주하는 VTC Inc.에 의해 제조된 vtc vm61312 자기-저항 헤드 판독/기록 전치증폭기를 포함하며, 일반적으로 내부 전압원에 의해 제공된 전류의 20배인 헤드에 전류를 공급한다.

도 3에는 둘다 "증폭기 회로"로써 언급되고 본 발명에 따라 구성된 기록 전류 트랜스컨덕턴스 증폭기(72) 및 판독전류 트랜스컨덕턴스 증폭기(74)가 도시되어 있다. 증폭기 회로(72, 74)는 전치증폭기 회로(70) 뿐만 아니라 한쌍의 디지털 아날로그 컨버터(DAC)(76, 78)에 동작가능하게 접속된다. 바람직한 실시예에 있어서, 증폭기 회로(72, 74) 및 DAC(76, 78)는 비록 필요하지 않고 제한되지 않을지라도 보통 동일한 구성을 가진다. 더욱이, 바람직한 실시예에 있어서, DAC(76, 78)는 미합중국 캘리포니아 투스틴에 거주하는 Silicon Systems, Inc.에 의해 제조된 SSI 32H6521 내장형 서보 컨트롤러를 사용하여 실행된다.

이하에서 더 상세히 기술되는 바와같이, 디스크 드라이브 기록동작동안, 증폭기 회로(72) 및 DAC(76)는 헤드(30B)에 공급된 전류(경로 62A를 통해)를 조절하기 위하여 함께 동작한다. 유사하게, 판독동작동안에 증폭기 회로(74) 및 DAC(78)는 헤드(30B)에 공급된 판독 바이어스 전류(경로 62B를 통해)를 조절하기 위하여 함께 동작한다. DAC(76, 78)는 도 3에서 동일시된 두 개의 전압레벨을 V_OUT및 V_REF로써 증폭기 회로(72, 74)에 각각 공급하며, V_REF 전압은 기준전압이며 V_OUT전압은 디지털 방식으로 제어된다. 이하에서 더 상세히 기술되는 바와같이, V_OUT전압은 V_REF전압에 관련하여 기준된 전압이며, 바람직한 실시예에서 V_OUT의 값은 0.5V_REF내지 1.5V_REF의 범위내에 있다.

도 3의 회로 구성 및 동작을 충분히 설명하기 위하여, 도 4에는 DAC(78), 판독전류 트랜스컨덕턴스 증폭기(74) 및 전치증폭기 회로(70)의 선택된 부분에 대한 상세 개략도가 도시되어 있다. 또한, 도 4에는 DAC(78)의 레지스터(80)에 디지털 입력값을 제공하는(도 2의 제어 버스(42)의 일부분을 통해) 시스템 마이크로프로세서(44)(도 2)가 도시되어 있다. 레지스터(80)의 내용은 승산기(82)에 공급되며, 이 승산기(82)는 V_REF 전압 발생기(84)로부터 입력으로써 V_REF전압을 수신한다. 바람직한 실시예에 있어서, V_REF전압은 2.23V±3%의 전압이며, 레지스터(80)에 공급된 디지털 입력값은 10-비트 워드(2의 보수 형식이며, MSB는 부호비트이다)이다.

따라서, 승산기(82)는 레지스터(80)로부터의 디지털 입력값에 의해 V_REF전압을 승산하며, 약 1.12V(0.5V_REF공칭임) 내지 약 3.35V(1.5V_REF공칭임)의 범위내에 있는 V_OUT전압을 출력한다.

V_OUT전압 및 V_REF전압은 신호경로(86, 88)를 통해 증폭기 회로(74)에 각각 공급되며, 연산증폭기(90)("op amp") 및 저항기(92, 94, 96, 98, 100, 102)를 포함하는 연산 증폭기 회로에 제공된다. 이하에 기술된 바와같이, V_OUT전압은 연산증폭기(90)의 + 입력에 공급되며, V_REF전압은 V_OUT및 V_REF전압 사이의 차동전압에 응답하여 연산증폭기(90)의 출력을 제공하기 위하여 연산증폭기(90)의 - 입력(저항효과 무시)에 공급된다. 저항기(92-102)의 값은 특정 응용을 위해 필요에 따라 변화될 수 있으며, 설명을 위해 바람직한 실시예에서는 표 I에 리스트된 값을 포함한다.

표 I

저항	공칭값
92	59 kohms
94	31.6 kohms
96	133 kohms
98	37.4 kohms
100	71.5 kohms
102	100 kohms

이러한 특정 저항값의 사용은 본 발명의 특정 집적회로(ASIC)로 통합된 본 발명의 바람직한 실시예를 포함한다. 저항이 레이아웃 면적에 관련되기 때문에 매우 작은 저항이 일반적으로 ASIC에서 바람직하고 큰 저항이 매우 큰 레이아웃 면적을 필요로하는 것은 당업자에게 공지되어 있다. 그러나, 본 발명은 개별 저항을 사용하여 용이하게 실행될 수 있으며, 이 경우에 큰 저항값은 회로의 동작중에 누설전류 효과를 감소시키기 위하여 더 바람직할 수 있다.

더욱이, 저항기(98)가 도 4에 표시된 신호를 V_MEAS로써 제공하는 저항기(100, 102)와 관련하여 연산증폭기(90)에 대한 피드백 저항기로써 동작하는 것은 당업자에 의해 인식될 수 있다. V_MEAS신호는 전압 V_OUT및 V_REF사이의 차동전압을 나타내는 전압 측정신호이다.

전압 V_MEAS은 DAC(78)에 의해 증폭기 회로(74)에 공급된 차동전압을 독립적으로 측정하기 위하여 사용될 수 있다. 특히, 전압 V_MEAS은 시스템 마이크로프로세서(44)에 의해 모니터링될 수 있는 전압 V_MEAS의 디지털 표현을 발생시키기 위하여 아날로그 디지털 컨버터(도시안됨)에 입력으로써 공급된다. 그러나, 고밀도 DAC의 사용은 독립적인 측정없이 고정밀 차동 전압을 제공하나, 전압 V_MEAS은 저정밀 DAC를 사용하는 실행에서 유용할 수 있다. 물론, 증폭기 회로(74)는 회로의 다른 저항이 회로에 동일한 유효저항을 제공하기 위해 변화되는 동안 전압 V_MEAS을 발생시키지 않고(저항기(100, 102)에 대한 필요성없이) 실행될 수 있다.

도 4를 계속해서 참조하면, 연산증폭기(90)는 전압 V_OUT및 V_REF사이의 차동전압에 응답하여 출력을 제공하며, 이 출력은 신호경로(104)를 통해 n-채널 강화 MOSFET(106)(이하 "트랜지스터(016)"로서 언급됨)의 게이트에 공급된다. 트랜지스터(106)의 소오스-드레인 경로는 신호경로(112)를 통해 전치증폭기 회로(70)의 V_R전압원(114)으로부터 제공되는 전류(도 4에서 "I_R"로써 표시됨)를 조절하기 위하여 저항기(108)와 직렬로 접속된다. 즉, 트랜지스터(106)의 소오스-드레인 저항은 전류 I_R(전류의 리턴 경로는 도 3 및 도 4에서 신호경로(113)와 동일하다)의 크기를 조절하기 위해 제어가능하게 변화된다. V_R전압원(114)에 의해 공급된 전류 I_R의 크기는 신호경로(62B)를 통해 전치증폭기 회로(70)에 의해 헤드(30B)에 제공된 바이어스 전류의 크기를 제어한다. 특히, 도 4는 V_R전압원(114)에 의해 공급된 I_R전류 크기의 20배의 크기를 가진 판독 바이어스 전류(도 4에서 "20I_R"로써 표시됨)를 공급하는 전류원(116)을 포함하는 전치회로(70)를 도시한다. 참조를 위해, V_R전압원(114)은 2.5V ±6%의 공칭 전압을 제공한다.

따라서, 트랜지스터(106)의 저항이 연산증폭기(90)로부터의 출력신호에 응답하여 변화하기 때문에 전류 I_R및 판독 바이어스 전류의 크기는 대응하게 제어될 것이다. 바람직한 실시예에 있어서, 저항기(108)(트랜지스터(106)의 소오스-드레인 경로와 직렬임)는 저항 576 ohm과 1% 허용오차를 가진 정밀 저항이다. 저항(108)기의 저항의 큰 변화량이 전류 I_R의 크기를 정밀하게 제어하기 위하여 증폭기 회로(74)의 성능을 저감시키기 때문에 저항기(108)의 값을 매우 정밀한 허용오차로 유지하는 것이 바람직하다. 따라서, 바람직한 실시예에 있어서, 저항기(108)는 요구된 허용오차가 달성되도록 정밀하게 조절된다.

도 4의 회로는, DAC(78)의 V_REF전압 발생기(84) 뿐만 아니라 전치증폭기 회로(70)내의 V_R전압원(114)에서의 전압 드래프트를 포함하는 회로 파라미터의 변화를 수용하면서, 시스템 마이크로프로세서(44)로부터의 디지털 입력값에 응답하여 전류 I_R을 정밀하게 그리고 순간적으로 조절한다. 전술한 바와같이, V_REF전압 발생기(84)는 2.23V±3%의 전압을 출력하나, V_OUT전압이 V_REF전압과 관련하여 제공되기 때문에, 회로는 적정 판독 바이어스 전류를 유지하기 위하여 V_REF전압의 변화를 충분히 보상한다. 마찬가지로, V_R전압원(114)은 2.5V±6%의 전압을 출력하나, 증폭기 회로(74)는 전류 I_R를 모니터링하며 일정한 정상상태 전류 크기를 유지하도록 트랜지스터(106)의 소오스-드레인 저항을 조절하여, V_R전압원(114)으로부터의 전압 드래프트 효과를 보상한다.

도 4에는 헤드(30B)의 박막 소자 아래에서의 플럭스 변화의 결과로써 판독 바이어스 전류의 시변화를 모니터링하는 종래의 AC 센스회로(115)(전치증폭기 회로(70)의)가 도시되어 있다. AC 센스회로(115)는 도 3의 판독채널(68)에 판독 바이어스 전류의 시변화 값을 제공하며, 이 판독채널(68)은 디스크(16B)상에 저장된 데이터를 제공하기 위하여 상기 시변화값을 디코딩한다.

도 5에는 헤드(30B)에 공급된 기록전류의 크기를 제어하기 위하여 동작하는 DAC(76), 기록 전류 트랜스컨덕턴스 증폭기(72) 및 도 3의 전치증폭기 회로(70)의 선택된 부분을 포함하는 개략도가 도시된다. 전술한 바와같이, 바람직한 실시예에 있어서, DAC(76)는 일반적으로 DAC(78)와 동일한 구성 및 동작특성을 가지며, 증폭기 회로(72)는 일반적으로 증폭기 회로(74)와 동일한 구성 및 동작특성을 가진다. 따라서, 도 4 및 도 5에 도시된 동일한 부재는 동일한 부호로 사용되었다. 그러나, 전치증폭기(70)가 판독동작과 비교하여 기록동작중에 다른 방식으로 동작하기 때문에, 더 명확한 설명을 위해서 도 5가 여기에 제공되었다.

도 4의 회로에서 처럼, 도 5는 디지털 입력값이 시스템 마이크로프로세서(44)에 의해 DAC(76)의 시프트 레지스터(80)에 제공되는 것을 도시하고 있다. 승산기(82)는 V_OUT전압을 발생시키기 위하여 V_REF전압(V_REF전압 발생기(84)에 의해 발생됨)에 의해 상기 디지털 입력값을 승산하며, V_OUT전압 및 V_REF전압 사이의 차동전압은 도시된 바와같이 증폭기 회로(72)의 연산증폭기(90)에 제공된다. 연산증폭기(90)의 출력은 트랜지스터(106)의 게이트 및 dc 저항을 순차적으로 구동시킨다. 따라서, 도 4의 회로에서 처럼, 증폭기 회로(72)는 신호 경로(118)를 통해 V_W전압원(120)에 의해 공급된 전류 I_W의 크기를 조절하기 위하여 동작한다. V_W전압원(120)에 의해 발생된 전압은 공칭 2.5±6%이다.

도 5에 도시된 바와같이, 전치 증폭기 회로(70)는 전류 I_W를 수신하여 접속 경로(62A)를 통해 헤드(30B)에 기록 전류를 출력하는 기록 전류 증폭기 회로(122)를 더 포함한다. 특히, 기록전류 증폭기회로(122)는 신호경로(124)를 통해 기록채널(66)(도 3)에 의해 제공된 입력신호에 의해 결정된 극성을 가진 전류 I_W의 증폭된 값으로써 기록전류를 출력한다. 도시된 바와같이, 헤드(30B)에 제공된 기록전류(도 5에서 "20I_W" 로써 표시됨)의 크기는 전류 I_W의 크기의 20배이다.

판독 바이어스 및 기록 전류를 조절할 때 도 4 및 도 5의 동작을 더 상세히 설명하기 위하여, 도 6은 도 3의 DAC(76, 78)중 하나에 제공된 디지털 출력값에 응답하여 도 3의 MR 헤드(30B)에 공급된 전류의 그래프를 도시한다. 특히, 도 3의 그래프는 MR 헤드전류의 값(도 4의 판독 전류 바이어스 "20I_R" 및 도 5의 기록전류 "20I_W"의 값에 대응함)을 나타낸 수직축을 가지도록 도시된다. 더욱이, 도 6의 그래프는 두 개의 대응 수평축을 가지도록 도시되며, 제 1 수평축은 전압 V_OUT의 공칭값을 나타낸다. 이는 제 1 수평축이 0.5V_REF(공칭 1.12V) 내지 1.5V_REF(공칭 3.35V)의 범위내에 있기 때문이다. 전술한 바와같이, 전압 V_OUT는 V_OUT의 실제값이 V_REF의 공칭값에 따르도록 전압 V_REF에 대해 기준이된다. 그러나, 전술한 바와같이, V_OUT및 V_REF전압 사이의 차동전압은 V_REF의 변화에 따라 변화하지 않는다.

도 6에 도시된 제 2 수평축은 시스템 마이크로프로세서(44)에 의해 레지스터(80)에 제공되는 DAC 디지털 입력값을 나타낸다. 전술한 바와같이, 바람직한 실시예에 있어서, DAC 디지털 입력값은 2의 보수 형식의 10비트 워드이다. 따라서, 도 6에 도시된 바와같이, 값 0000000000은 중간값(1.0V_REF또는 2.23V의 V_OUT에 대응함)을 나타내며, 값 1111111111은 범위내의 최소값(0.5V_REF또는 1.12V의 V_OUT에 대응함)을 나타내며, 값 0111111111은 범위내의 최대값(1.5V_REF또는 3.35V의 V_OUT에 대응함)을 나타낸다. 여기에 개시된 DAC(76, 78)는 값 1111111111이 DAC에 대한 최소값을 나타내고 값 0111111111이 DAC에 대한 최대값을 나타낸다는 점에서 10비트 바이폴라 DAC이다. 선택적으로, 유니폴라 DAC는 0000000000과 1111111111을 각각 최소 및 최대값으로 변화시킴으로써 바이폴라 DAC 대신에 실행될 수 있다. 본 발명의 다양한 DAC 구조 및 레벨이 이용가능하며 필요에 따라 특정 응용을 위해 실행될 수 있다.

최종적으로, 수평 및 수직축에 대한 곡선은 응답 곡선(130)을 나타내며, 이 응답곡선(130)은 전압 V_OUT및 DAC 입력에 대한 MR 헤드전류를 각각 나타낸다. 곡선(130)을 살펴보면, 곡선(130)의 최좌측 제 1부분은 약 1.12V 내지 1.30V의 대응 공칭 V_OUT전압에 대한 약 0mA의 초기 MR 헤드전류를 나타낸다. 약 1.50V위의 전압 V_OUT에 대해, 곡선(130)은 본질적으로 선형으로 도시되며, 여기에서 약 28mA의 최대 MR 헤드전류는 약 3.35V의 대응 V_OUT전압에 의해 공급된다. 따라서, MR 헤드 판독 바이어스 및 기록 전류의 크기는 약 0mA 내지 약 28mA로 정밀하게 프로그래밍된다. 더욱이, 이들 헤드 전류크기는 동작중에 발생되는 회로 파라미터의 변화에 무관하게 정밀하게 제어 및 유지될 것이다.

도 6의 그래프의 설명에 대한 결론은 기록 및 판독동작중에 여기서 도시된 회로의 동작의 상세한 설명을 제공하는 도 2-5을 참조로 만들어질 것이다. 기록동작 초기에, 호스트 컴퓨터(28)는 디스크 드라이브(10)에 판독명령(적절한 어드레스 및 데이터 정보를 가진)을 전송한다. 이에 응답하여, 시스템 마이크로프로세서(44)는 디스크(16B)상의 적절한 데이터 트랙상에 헤드(30B)의 위치를 설정하는 작동기 어셈블리(21)의 탐색을 실행시키기 위하여 서보 제어회로(38)를 명령한다. 동시에, 선택된 데이터 트랙에 대한 디지털 입력값이 결정되며, 이는 다양한 방식으로 달성될 수 있다.

예를들어, 영역 기본 기록(zone based recording)(앞서 통합된 Bremmer 참조문헌에 개시된 바와같이)을 이용하는 디스크 드라이브에서는 디지털 입력값이 영역을 기준으로 하여 결정될 수 있어서, 디지털 입력값은 디스크상의 각 영역에 대한 모든 트랙(동일한 수의 섹터를 가진 각 영역의 트랙)을 위해 최적화된다. 이러한 경우에, 적절한 디지털 입력값은 선택된 데이터 트랙을 포함하는 영역을 위해 검색되며, 시스템 마이크로프로세서(44)는 이 디지털 입력값을 DAC(76)에 제공한다.

선택적으로, 디지털 입력값은 디스크의 내부 및 외부 직경에 있는 트랙에 대해 초기에 결정된 기록전류 크기에 기초하여 트랙 반경(앞서 통합된 Cronch 참조문헌에 개시된 바와같이) 트랙반경과 관련하여 결정될 수 있다. 이러한 경우에, 적절한 디지털 입력값은 예를들어 선형 또는 지수 보간법을 이용하여 상기 값으로부터 계산된다.

또 다른 대안으로는 1995년 9월 29일에 제출되고, "디스크 드라이브에서의 기록전류 최적화 기술"로 명칭되며, 본 발명의 양수인에게 양도되고 여기에 참조에 의해 통합되며, 제조중에 곤란한 판독에러의 발생을 최소화하여 디스크 표면 전반에 걸쳐 기록전류 레벨을 최적화하는 기술을 개시한 Roger J.Kassab의 미합중국 특허 출원번호 제 08/536,958호에 개시된 최소화 기술을 사용하여 기록전류를 최적화하는 것이다.

특정 기록동작에 대한 최적 디지털 입력값은 상기 기술들 또는 다른 적절한 방법을 사용하여 얻어질 수 있으나, 일단 상기 기술 및 상기 방법에 의해 얻어지면, 디지털 입력값은 DAC(76)의 레지스터(80)에 제공된다. 더욱이, 특히 내장형 서보 시스템을 사용하는 디스크 드라이브에서 서보 마이크로프로세서(도시안됨)를 가지는 것이 바람직하는 것은 당업자에게 명백하며, 서보 마이크로프로세서는 전술한 것처럼 시스템 마이크로프로세서(44) 대신에 디지털 DAC(76)에 디지털 입력값을 제공하는 서보 제어회로(38)일 수 있다. 그럼에도 불구하고, 일단 디지털 입력값이 상기와 같이 입력되면, 도 5의 회로는 헤드(30B)에 공급된 기록전류의 크기를 조절하도록 동작한다. 즉, 호스트 컴퓨터(28)에 의해 제공된 데이터(인코딩됨)는 기록 전류의 극성을 스위칭하여 기록 채널(66), 전치증폭기 회로(70) 및 헤드(30B)에 의해, 선택된 데이터 트랙에 기록된다.

유사하게, 판독동작동안, 호스트 컴퓨터(28)는 디스크 드라이브(10)에 필수적인 명령(적절한 어드레싱 정보를 포함)을 제공한다. 이에 응답하여, 서보 제어회로(38)는 선택된 데이터 트랙상에 헤드(30B)의 위치를 설정하며, 시스템 마이크로프로세서(44)는 DAC(78)의 레지스터(80)에 적절한 디지털 입력값을 제공한다. 전술한 바와같이, 다양한 방법이 판독 바이어스 전류의 크기를 프로그래밍하기 위하여 적절한 디지털 입력값을 결정하는데 사용될 수 있다. 선택된 데이터 트랙상의 적절한 섹터가 헤드(30B)의 아래를 통과하기 때문에, AC 센스회로(115)는 데이터 트랙상에 저장된 데이터로부터 판독 바이어스 전류의 플럭스 변화 결과를 검출하며, 검색된 데이터가 호스트 컴퓨터(28)에 제공되도록 판독채널(68)에 대응신호를 제공한다.

당업자는 본 발명의 권리범위를 벗어나지 않고 본 발명을 변형할 수 있다. 따라서, 본 발명은 청구범위의 사상 및 범위에 의해서만 제한된다.

Claims

디스크(16A, 16B)와; 상기 디스크에 인접한 작동기 어셈블리(21)를 포함하는데, 상기 작동기 어셈블리가 헤드(30A, 30B)와 상기 디스크상의 데이터 트랙(18)에 대해 상기 헤드(30A, 30B)의 위치를 선택적으로 설정하는 음성코일 모터(20)의 작동기 코일(60)을 가지며; 상기 헤드에 헤드 전류를 공급하는 전치증폭기 회로(70)와; 디스크 드라이브(10)의 선택된 동작을 디지털 방식으로 제어하는 시스템 마이크로프로세서(44)를 포함하는 디스크 드라이브(10)에 있어서,

기준전압과 출력전압 사이의 차를 가지는 차동 전압을 제공하는 차동 전압원 수단을 포함하는데, 상기 출력전압은 선택된 다수의 기준전압이며;

상기 차동전압에 응답하여, 상기 헤드전류의 크기를 제어하는 전류조절수단을 포함하는 것을 특징으로 하는 디스크 드라이브.
제 1항에 있어서, 상기 차동 전압원 수단에 의해 공급된 상기 차동전압은 상기 시스템 마이크로프로세서(44)에 의해 공급된 디지털 입력전압에 의해 결정되는 것을 특징으로 하는 디스크 드라이브.
제 2항에 있어서, 상기 차동 전압원 수단은 승산기(82)를 가지는 디지털 아날로그 컨버터(76, 78)를 포함하며, 상기 승산기는 상기 출력전압을 제공하기 위하여 기준전압에 상기 디지털 입력값을 승산하는 것을 특징으로 하는 디스크 드라이브.
제 3항에 있어서, 상기 디지털 아날로그 컨버터는 레지스터(80) 및 기준전압 발생기(84)를 더 포함하는 것을 특징으로 하는 디스크 드라이브.
제 4항에 있어서, 상기 출력전압은 상기 기준전압의 0.5배 내지 1.5배의 값의 범위내에 있는 것을 특징으로 하는 디스크 드라이브.
제 1항에 있어서, 상기 전류조절수단은 연산증폭기 회로(90, 92, 94, 96, 98, 100, 102) 및 트랜지스터(106)를 가지는 트랜스컨덕턴스 증폭기(72, 74)를 포함하는 것을 특징으로 하는 디스크 드라이브.
제 6항에 있어서, 상기 헤드전류의 크기는 상기 전치증폭기 회로(70)에 의해 발생된 전류의 다수의 크기이며, 상기 전치증폭기 회로에 의해 발생된 전류의 크기는 상기 트랜지스터(106)의 소오스-드레인 저항에 의해 조절되며, 상기 트랜지스터(106)의 소오스-드레인 저항은 상기 차동전압에 응답하여 상기 연산 증폭기 회로(90, 92, 94, 96, 98, 100, 102)의 출력에 의해 결정되는 것을 특징으로 하는 디스크 드라이브.
디스크(10)와; 상기 디스크(10)에 인접하고 헤드(30A, 30B)를 가지는 방사 위치조정가능 작동기 어셈블리(21)와; 디스크 드라이브(10)의 선택된 동작을 제어하는 시스템 마이크로프로세서(44)를 포함하는 디스크 드라이브(10)에 있어서,

기준전압 및 출력전압을 제공하는 디지털 아날로그 컨버터(76, 78)를 포함하는데, 상기 출력전압은 다수의 기준전압을 가지며, 상기 시스템 마이크로프로세서(44)에 의해 상기 디지털 아날로그 컨버터에 제공된 디지털 입력값에 의해 공급되며;

전치증폭기 전류를 발생시키는 전압원(114, 120)을 가지며 상기 헤드에 헤드전류를 제공하는 전치증폭기 회로(70)를 포함하는데, 상기 헤드전류의 크기는 상기 전압원에 의해 발생된 전치증폭기 전류의 다수의 크기로써 제어되며;

상기 디지털 아날로그 컨버터 및 상기 전치증폭기 회로에 접속되며 연산증폭기 회로(90, 92, 94, 96, 98, 100, 102) 및 트랜지스터(106)를 가지는 트랜스컨덕턴스 증폭기(72, 74)를 포함하는데, 상기 트랜지스터는 상기 전치증폭기 회로의 전압원에 접속되며, 상기 연산증폭기 회로는 상기 디지털 아날로그 컨버터로부터 상기 기준전압 및 상기 출력전압 사이의 차동전압을 비교하여, 상기 전압원에 의해 발생된 상기 전치증폭기 전류의 크기를 제어하기 위하여 상기 트랜지스터에 출력을 공급하는 것을 특징으로 하는 디스크 드라이브.
디스크(16A, 16B)와; 상기 디스크에 인접한 작동기 어셈블리(21)를 포함하는데, 상기 작동기 어셈블리가 헤드(30A, 30B)와 상기 디스크상의 데이터 트랙(18)에 대해 상기 헤드(30A, 30B)의 위치를 선택적으로 설정하는 음성코일 모터(20)의 작동기 코일(60)을 가지며; 판독 및 기록 동작중에 상기 헤드에 전기 전류를 공급하는 전치증폭기 회로(70)와; 디스크 드라이브(10)의 선택된 동작을 디지털 방식으로 제어하는 시스템 마이크로프로세서(44)를 포함하는 디스크 드라이브(10)에서, 헤드 전류의 크기를 다이나믹하게 프로그래밍하는 방법에 있어서,

상기 헤드전류의 크기에 대한 적정 값을 나타내는 디지털 입력값을 제공하는 단계와;

기준전압을 발생시키는 단계와;

출력전압을 발생시키기 위하여 상기 기준전압에 상기 디지털 입력값을 승산하는 단계와;

상기 출력전압을 상기 기준전압에 비교하여, 상기 기준전압과 출력전압 사이의 차동전압을 나타내는 출력 신호를 발생시키는 단계와;

상기 헤드전류의 크기를 제어하기 위하여 상기 출력신호를 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
제 9항에 있어서, 기준전압을 발생시키는 상기 단계와 기준전압에 디지털 입력값을 승산하는 상기 단계는 기준전압 발생기(84) 및 승산기(82)를 가지는 디지털 아날로그 컨버터(76, 78)에 의해 실행되는 것을 특징으로 하는 방법.
제 9항에 있어서, 헤드전류의 크기를 제어하기 위하여 출력신호를 사용하는 상기 단계는,

전치증폭기 전압원(114, 120)으로부터 전치증폭기 전류를 발생시키는 단계와;

상기 전치증폭기 전압원과 직렬인 소오스-드레인 경로와 게이트를 가진 트랜지스터(106)를 제공하는 단계와;

상기 소오스-드레인 경로의 dc 저항이 제어되도록, 출력신호를 상기 게이트에 공급하여 상기 전치증폭기 전류의 크기를 제어하는 단계와;

상기 전치증폭기 전류의 선택된 다수의 크기로써 상기 헤드전류의 크기를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.
디스크(16A, 16B)와; 상기 디스크에 인접한 작동기 어셈블리(21)를 포함하는데, 상기 작동기 어셈블리가 헤드(30A, 30B)와 상기 디스크상의 데이터 트랙(18)에 대해 상기 헤드(30A, 30B)의 위치를 선택적으로 설정하는 음성코일 모터(20)의 작동기 코일(60)을 가지며; 상기 헤드에 헤드 전류를 공급하는 전치증폭기 회로(70)와; 디스크 드라이브(10)의 선택된 동작을 디지털 방식으로 제어하는 시스템 마이크로프로세서(44)를 포함하는 디스크 드라이브(10)에서, 헤드 바이어스 전류의 크기를 제어하는 방법에 있어서,

상기 헤드전류의 크기에 대한 적정 값을 나타내는 디지털 입력값을 제공하는 단계와;

기준전압 및 출력전압 사이의 차를 가지는 차동전압을 발생시키는 단계를 포함하는데, 상기 출력전압은 상기 디지털 입력값에 의해 결정된 선택된 다수의 기준전압이며;

상기 차동전압에 응답하여, 상기 전치증폭기 회로(70)에 의해 공급된 상기 헤드전류의 크기를 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
제 12항에 있어서, 차동전압을 발생시키는 상기 단계는 승산기(82)를 가지는 디지털 아날로그 컨버터(76, 78)의 사용을 포함하며, 상기 승산기는 상기 출력전압을 제공하기 위하여 상기 기준전압에 상기 디지털 입력값을 승산하는 것을 특징으로 하는 방법.
제 13항에 있어서, 상기 출력전압은 상기 기준전압의 0.5배 내지 1.5배의 값의 범위내에 있는 것을 특징으로 하는 방법.
제 12항에 있어서, 헤드전류의 크기를 제어하는 상기 단계는,

전치증폭기 전압원(114, 120) 및 상기 전치증폭기 전압원과 직렬인 소오스-드레인 경로와 게이트를 가지는 트랜지스터(106)를 제공하는 단계와;

상기 기준전압 및 상기 출력전압 사이의 차동전압을 나타내는 비교신호를 발생시키는 단계와;

상기 소오스-드레인 경로의 dc 저항이 제어되도록, 상기 트랜지스터의 게이트에 상기 비교신호를 공급하여 상기 전치증폭기 전압원에 의해 발생된 전치증폭기 전류의 크기를 제어하는 단계와;

상기 전치증폭기 전류의 다수의 선택된 크기로써 상기 헤드전류의 크기를 제공하는 단계를 포함하는 것을 특징으로 하는 방법.