JPH11510934A - 高稼働率コンピュータおよびこれに関連する方法 - Google Patents
高稼働率コンピュータおよびこれに関連する方法Info
- Publication number
- JPH11510934A JPH11510934A JP9509578A JP50957897A JPH11510934A JP H11510934 A JPH11510934 A JP H11510934A JP 9509578 A JP9509578 A JP 9509578A JP 50957897 A JP50957897 A JP 50957897A JP H11510934 A JPH11510934 A JP H11510934A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- computer system
- circuit
- test
- motherboard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
- G06F2212/2542—Non-uniform memory access [NUMA] architecture
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.障害状態の発見後コンピュータシステムを自動的に回復する方法であって、 自己テストおよび自己診断機能を有するコンピュータシステムを設けるステッ プと、 コンピュータシステムを自動的にテストするステップと、 前記テストステップにより一つまたは複数の障害構成要素の存在を自動的に特 定するステップと、 コンピュータシステムを構成解除して、前記の自動特定ステップにより特定さ れた障害構成要素を機能的にコンピュータシステムから除去するステップと を備えている方法。 2.前記テストステップの前に、前記コンピュータシステムのメモリの内容を回 復するステップをさらに含んでいる請求の範囲第1項に記載の方法。 3.前記回復ステップがコンピュータシステムの構成要素に関する、および構成 要素間の相互接続に関する連続性チェックを行うことを含んでいるテストステッ プを含んでおり、前記の特 定が連続性チェックを分析して、障害構成要素および相互接続を特定することを 含んでいる請求の範囲第1項に記載の方法。 4.提供されるコンピュータシステムが少なくとも一個の特定用途向け集積回路 (ASIC)を含んでおり、前記ASICが該ASICの論理F/Fへクロック パルスを自動的および選択的に分配するゲート式バランスクロックツリー回路を 有しており、クロックツリーがこれから延びる複数のブランチを有しており、前 記方法が ゲート式バランスクロックツリー回路を構成して、コンピュータシステムが第 一の動作状態にあるときに、クロックパルスが少なくともいくつかの論理F/F に分配されるようにするステップと、 ゲート式バランスクロックツリー回路を再構成して、コンピュータシステムが 第二の動作状態にあるときに、少なくともいくつかの論理F/Fへのクロックパ ルスの分配をブロックするようにするステップ とをさらに含んでいる請求の範囲第1項に記載の方法。 5.コンピュータシステムが二つの冗長システムクロックをさらに含んでおり、 一方のシステムクロックのクロックが一時に コンピュータシステムに与えられ、 前記方法がコンピュータシステムへクロックを与えるシステムクロックを障害 について監視するステップと、 前記監視ステップがシステムクロックの障害を特定したときに、コンピュータ システムを構成して、障害を起こしたシステムクロックを機能的に除去し、その 後クロックを冗長システムクロックから供給するステップとをさらに含んでいる 請求の範囲第1項に記載の方法。 6.特定用途向け集積回路(ASIC)の論理フリップフロップ(F/F)へク ロックパルスを自動的選択的に供給するゲート式バランスクロックツリー回路で あって、 クロックパルスがASICの論理F/Fへ流れ、クロックツリー回路がこれか ら延びている複数のブランチを有しているクロックトランクと、 少なくともいくつかの論理F/Fに給送を行っているクロックトランクの少な くとも一つのブランチに配置された少なくとも一つのANDゲートと、 少なくとも一つのANDゲートの各々を制御して、少なくともいくつかの論理 F/Fにいくつかのクロックパルスだけが給 送されるようにする制御回路とを備えており、 ASICを使用するコンピュータシステムの第一の動作状態の間中、クロック パルスが少なくともいくつかの論理F/Fに給送されることをANDゲートが自 動的に可能とするように前記制御回路が構成されており、コンピュータシステム の第二の動作状態にあるときに、クロックパルスがANDゲートにより自動的に ブロックされるようにも前記制御回路が構成されている ゲート式バランスクロックツリー回路。 7.クロックトランクへ給送されるクロック信号を制御する位相ロックループ装 置(PLL)と、 前記PLLおよび前記クロックツリーの選択されたブランチに電気的に接続さ れた遅延セルとをさらに含んでおり、遅延セルがクロックツリーの選択されたブ ランチからの各クロックパルスを所定量遅延させて、論理F/Fへのクロックパ ルスのスキュー解除を行い、 コンピュータシステムの第二の動作状態にあるときに、選択されたブランチか らのクロックパルスがPLLへ行くのをブロックされない 請求の範囲第6項に記載のゲート式バランスクロックツリー回路。 8.第三の動作状態にあるときに、ANDゲートがクロックパルスを論理F/F へ給送できるように前記制御回路が構成されている請求の範囲第6項に記載のゲ ート式バランスクロックツリー回路。 9.第一の動作状態がコンピュータシステムの正規動作に対応しており、第二の 動作状態がコンピュータシステムの致命エラー状態に対応しており、第三の動作 状態が電源投入時および致命エラー状態後の少なくとも一方のコンピュータシス テムのシステムテストに対応している請求の範囲第8項に記載のゲート式バラン スクロックツリー回路。 10.クロックトランクの選択されたブランチ以外のすべてのブランチを通るク ロックパルスを制御する複数のANDゲートをさらに含んでいる請求の範囲第6 項に記載のゲート式バランスクロックツリー回路。 11.特定用途向け集積制御回路(ASIC)の論理フリップフロップ(F/F )へのクロックパルスを制御する方法であって、 論理F/Fへクロックパルスを自動的選択的に分配する、複数のブランチが延 びているゲート式バランスクロックツリー回路を有するASICを設けるステッ プと、 ゲート式バランスクロックツリー回路を構成して、コンピュータシステムが第 一の動作状態にあるときに、クロックパルスが少なくともいくつかの論理F/F に給送されるようにするステップと、 ゲート式バランスクロックツリー回路を再構成して、コンピュータシステムが 第二の動作状態にあるときに、少なくともいくつかの論理F/Fへのクロックパ ルスの分配をブロックするステップと を備えているクロックパルスを制御する方法。 12.ゲート式バランスクロックツー回路が少なくとも一つのANDゲートを含 んでおり、前記構成ステップが一つの信号をANDゲートに与えて、クロックパ ルスが分配されるようにすることを含んでおり、前記再構成ステップが第二の信 号をANDゲートに与えて、クロックパルスをブロックすることを含んでいる請 求の範囲第11項に記載のクロックパルスを制御する方法。 13.ゲート式バランスクロックツリー回路がクロックトランクへ給送されるク ロック信号を制御する位相ロックループ装置(PLL)を含んでおり、 前記方法が クロックパルスをクロックツリー回路の選択したブランチからPLLへフィー ドバックするステップと、 フィードバックされるクロックパルスを所定量遅延させて、論理F/Fへのク ロックパルスのスキュー解除を行うステップとをさらに含んでおり、 コンピュータシステムの第二の動作状態にあるときに、フィードバックされる クロックパルスがPLLへ行くのをブロックされない請求の範囲第11項に記載 のクロックパルスを制御する方法。 14.クロックパルスが分配されるようにゲート式バランスクロックツリー回路 を構成する前記ステップが、コンピュータシステムが第三の動作状態にあるとき にも行われる請求の範囲第11項に記載のクロックパルスを制御する方法。 15.第一の動作状態がコンピュータシステムの正規動作に対応しており、第二 の動作状態がコンピュータシステムの致命エ ラー状態に対応しており、第三の動作状態が電源投入時および致命エラー状態後 の少なくとも一方のコンピュータシステムのシステムテストに対応している請求 の範囲第14項に記載のクロックパルスを制御する方法。 16.ゲート式バランスクロックツリー回路が複数のANDゲートを含んでおり 、前記構成ステップが一つの信号を複数のANDゲートに与えて、クロックパル スが分配されるようにすることを含んでおり、前記再構成ステップが第二の信号 を複数のANDゲートに与えて、クロックパルスをブロックすることを含んでい る請求の範囲第11項に記載のクロックパルスを制御する方法。 17.クロックパルスが第二の信号によってクロックツリー回路の選択されたブ ランチ以外のすべてのブランチにおいてブロックされる請求の範囲第16項に記 載のクロックパルスを制御する方法。 18.コンピュータシステムにクロックパルスを供給するシステムにおいて、 少なくとも第一および第二のクロック生成および分配装置を備えており、第一 のクロック生成および分配装置がシステムに よって供給されるクロックパルスの供給源として設定されており、 第一および第二のクロック生成および分配装置の各々が 周期的な信号パルスを生成するように電気的に構成された一次発振回路と、 発振回路によって生成された周期的パルスを監視して、回路の障害を検出する ように電気的に構成された検出回路と、 発振回路の障害の検出を表す出力信号をもたらすように構成された、検出回路 に応答する信号生成回路とを含んでおり、 第一のクロック生成および分配装置の信号生成回路からの障害信号に応じる第 二のクロック生成および分配装置として、クロック供給システムが供給されるク ロックパルスの供給源を自動的に再指定するように構成されたクロックパルスフ ェイルオーバ回路を前記システムが備えている クロック供給システム。 19.検出回路が発振回路と異なる周波数で周期的な信号を生成する二次発振回 路と三つのフリップフロップ(F/F)とを含んでおり、三つのF/Fが互いに 、また一次および二次発振回路と電気的に相互接続されて、F/Fが一次発振回 路の障害 を検出し、障害を表す出力を与える請求の範囲第18項に記載のクロックパルス 供給システム。 20.障害を表す出力が三つのF/Fのうち二つからの信号出力である請求の範 囲第19項に記載のクロックパルス供給システム。 21.三つのF/Fがそれぞれ第一、第二、および第三のF/Fであり、第一の F/Fが第二および第三のF/Fならびに二次発振回路に電気的に相互接続され ており、第二および第三のF/Fが一次発振回路に電気的に相互接続されている 請求の範囲第19項に記載のクロックパルス供給システム。 22.一次発振回路が100MHzの水晶を含んでおり、二次発振回路が105 MHzの水晶を含んでいる請求の範囲第19項に記載のクロックパルス供給シス テム。 23.コンピュータシステムにおいてクロックパルスを供給する方法において、 周期的な信号パルスを生成する二つの冗長信号生成装置と、一方の装置が供給 されるクロックパルスの供給源として当初指定される供給されるクロックパルス の供給源を自動的選択可能に制御する回路とを含んでいるクロック供給システム を設ける ステップと、 システムに対してクロックパルスを供給する信号生成装置によって生成される 周期的な信号を監視するステップと、 周期的な信号パルスを生成する第一の装置の障害の検出に応じて冗長信号発生 装置へ自動的にフェイルオーバするステップと を備えているクロックパルス供給方法。 24.各信号生成装置が異なる周波数で周期的な信号パルスを生成する一次およ び二次発振回路を含んでおり、前記監視ステップが一次および二次発振回路の出 力を監視して、一次監視装置の障害を検出することを含んでいる請求の範囲第2 3項に記載のクロックパルス供給方法。 25.高稼働率スケーラブルマルチプロセッサコンピュータシステムにおいて、 少なくとも一本のバックプレーン通信バスと診断バスを含んでいるバックプレ ーンと、 前記バックプレーンに脱着可能に接続され、各々が前記の少なくとも一本のバ ックプレーン通信バスと前記診断バスとにインタフェースしている複数枚のマザ ーボードとを備えており、 前記複数枚のマザーボードの各々が 前記複数枚のマザーボードの少なくとも一枚を前記の少なくとも一本のバック プレーン通信バスにインタフェースする少なくとも一つのバックプレーン通信バ スインタフェース機構と、 前記複数枚のマザーボードの間に分散されたメインメモリ、他のマザーボード 上のキャッシュとのメインメモリの一貫性を維持するディレクトリメモリ、およ び前記メインメモリおよびディレクトリメモリにアクセスし、かつ前記マザーボ ード通信バスとインタフェースするメモリコントローラモジュールを含んでいる メモリシステムと、 前記マザーボードに脱着可能に接続され、前記マザーボード通信バスとインタ フェースする少なくとも一枚のドータボードとを含んでおり、前記の少なくとも 一枚のドータボードが 前記の少なくとも一枚のドータボードを前記マザーボード通信バスおよび前記 ドータボード上のローカルバスにインタフェースするマザーボード通信バスイン タフェースモジュールと、 キャッシュメモリおよび前記スケーラブルマルチプロセッサコンピュータシス テムのプロセッサに対して前記キャッシュメモリを維持するキャッシュコントロ ーラモジュールを含んでい る少なくとも一つのキャッシュメモリシステムとを含んでおり、 前記複数枚のマザーボードの各々が 前記複数枚のマザーボードの各々を前記バックプレーン診断バスにインタフェ ースするバックプレーン診断バスインタフェース機構と、 情報を処理し、出力をもたらすマイクロコントローラと、 レジスタが含まれているテストバスコントローラ機構と、 をさらに含んでおり、 前記コンピュータシステムが 各マザーボードおよび前記少なくとも一枚のドータボードの各々に実装された 機能性構成要素を前記テストバスコントローラに電気的に相互接続する走査チェ ーンと、 機能性構成要素ならびに電気接続および相互接続を自動的にテストし、障害構 成要素の存在を自動的に判定し、障害構成要素をコンピュータシステムから自動 的にかつ機能的に除去する命令および基準を含んでいる、前記マイクロコントロ ーラによって実行されるアプリケーションプログラムと をさらに含んでいる高稼働率スケーラブルマルチプロセッサコンピュータシステ ム。 26.前記の複数枚のマザーボードの少なくとも一枚と前記の少なくとも一枚の ドータボードが少なくとも一つの特定用途向け集積回路(ASIC)をさらに含 んでおり、前記ASICがASICの論理F/Fへ自動的選択的にクロックパル スを分配するゲート式バランスクロックツリーを有しており、該ゲート式バラン スクロックツリー回路が クロックパルスがASICの論理F/Fへ流れ、クロックツリーがこれから延 びている複数のブランチを有しているクロックトランクと、 少なくともいくつかの論理F/Fに給送を行っているクロックトランクの少な くとも一つのブランチに配置された少なくとも一つのANDゲートと、 少なくとも一つのANDゲートの各々を制御して、少なくともいくつかのF/ Fにいくつかのクロックパルスだけが給送されるようにする制御回路とを含んで おり、 コンピュータシステムの第一の動作状態の間中、クロックパルスが少なくとも いくつかの論理F/Fに給送されることをANDゲートが自動的に可能とするよ うに前記制御回路が構成されており、コンピュータシステムの第二の動作状態に あるとき に、クロックパルスがANDゲートにより自動的にブロックされるようにも前記 制御回路が構成されている 請求の範囲第25項に記載の高稼働率スケーラブルマルチプロセッサコンピュー タシステム。 27.前記ゲート式バランスクロックツリー回路が クロックトランクへ給送されるクロック信号を制御する位相ロックルーブ装置 (PLL)と、 前記PLLおよび前記クロックツリーの選択されたブランチに電気的に接続さ れた遅延セルとをさらに含んでおり、遅延セルがクロックツリーの選択されたブ ランチからの各クロックパルスを所定量遅延させて、論理F/Fへのクロックパ ルスのスキュー解除を行い、 コンピュータシステムの第二の動作状態にあるときに、選択されたブランチか らのクロックパルスがPLLへ行くのをブロックされない 請求の範囲第26項に記載の高稼働率スケーラブルマルチプロセッサコンピュー タシステム。 28.第三の動作状態にあるときに、ANDゲートがクロックパルスを論理F/ Fへ給送できるように前記制御回路が構成さ れている請求の範囲第26項に記載の高稼働率スケーラブルマルチプロセッサコ ンピュータシステム。 29.第一の動作状態がコンピュータシステムの正規動作に対応しており、第二 の動作状態がコンピュータシステムの致命エラー状態に対応しており、第三の動 作状態が電源投入時および致命エラー状態後の少なくとも一方のコンピュータシ ステムのシステムテストに対応している請求の範囲第28項に記載の高稼働率ス ケーラブルマルチプロセッサコンピュータシステム。 30.前記ゲート式バランスクロックツリー回路がクロックトランクの選択され たブランチ以外のすべてのブランチを通るクロックパルスを制御する複数のAN Dゲートをさらに含んでいる請求の範囲第26項に記載の高稼働率スケーラブル マルチプロセッサコンピュータシステム。 31.前記の少なくとも一つのASICの各々が前記の少なくとも一つの走査チ ェーンに相互接続されて、前記マイクロコントローラが前記の少なくとも一つの ASICの各々をテストできる請求の範囲第26項に記載の高稼働率スケーラブ ルマルチプロセッサコンピュータシステム。 32.コンピュータシステムにクロックパルスを供給するシス テムをさらに含んでおり、該システムが 少なくとも第一および第二のクロック生成および分配装置を含んでおり、第一 のクロック生成および分配装置がシステムによって供給されるクロックパルスの 供給源として設定されており、 第一および第二のクロック生成および分配装置の各々が 周期的な信号パルスを生成するように電気的に構成された一次発振回路と、 発振回路によって生成された周期的パルスを監視して、回路の障害を検出する ように電気的に構成された検出回路と、 発振回路の障害の検出を表す出力信号をもたらすように構成された、検出回路 に応答する信号生成回路とを含んでおり、 第一のクロック生成および分配装置の信号生成回路からの障害信号に応じる第 二のクロック生成および分配装置として、クロック供給システムが供給されるク ロックパルスの供給源を自動的に再指定するように構成されたクロックパルスフ ェイルオーバ回路を前記システムが含んでいる 請求の範囲第25項に記載の高稼働率スケーラブルマルチプロセッサコンピュー タシステム。 33.検出回路が発振回路と異なる周波数で周期的な信号を生成する二次発振回 路と三つのフリップフロップ(F/F)とを含んでおり、三つのF/Fが互いに 、また一次および二次発振回路と電気的に相互接続されて、F/Fが一次発振回 路の障害を検出し、障害を表す出力を与える請求の範囲第32項に記載の高稼働 率スケーラブルマルチプロセッサコンピュータシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US232095P | 1995-08-14 | 1995-08-14 | |
US60/002,320 | 1995-08-14 | ||
PCT/US1996/013742 WO1997007457A1 (en) | 1995-08-14 | 1996-08-14 | A high availability computer system and methods related thereto |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11510934A true JPH11510934A (ja) | 1999-09-21 |
Family
ID=21700234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9509578A Withdrawn JPH11510934A (ja) | 1995-08-14 | 1996-08-14 | 高稼働率コンピュータおよびこれに関連する方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US5887146A (ja) |
EP (1) | EP0852035A4 (ja) |
JP (1) | JPH11510934A (ja) |
CA (2) | CA2183223A1 (ja) |
WO (1) | WO1997007457A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7519856B2 (en) | 2004-12-21 | 2009-04-14 | Nec Corporation | Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system |
Families Citing this family (253)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7308629B2 (en) | 2004-12-07 | 2007-12-11 | Texas Instruments Incorporated | Addressable tap domain selection circuit with TDI/TDO external terminal |
US6272600B1 (en) * | 1996-11-15 | 2001-08-07 | Hyundai Electronics America | Memory request reordering in a data processing system |
US6055600A (en) * | 1996-12-19 | 2000-04-25 | International Business Machines Corporation | Method and apparatus for detecting the presence and identification of level two cache modules |
US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
US6718375B1 (en) * | 1997-01-31 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Using local storage to handle multiple outstanding requests in a SCI system |
US6230245B1 (en) | 1997-02-11 | 2001-05-08 | Micron Technology, Inc. | Method and apparatus for generating a variable sequence of memory device command signals |
US6175894B1 (en) | 1997-03-05 | 2001-01-16 | Micron Technology, Inc. | Memory device command buffer apparatus and method and memory devices and computer systems using same |
FR2763714B1 (fr) * | 1997-05-26 | 1999-07-02 | Bull Sa | Compteurs de remplacement pour machine avec memoire a acces non uniforme |
FR2763712B1 (fr) * | 1997-05-26 | 2001-07-13 | Bull Sa | Dispositif d'instrumentation pour machine avec memoire a acces non uniforme |
FR2764097B1 (fr) * | 1997-06-02 | 1999-07-02 | Bull Sa | Detection de points chauds dans une machine avec memoire a acces non uniforme |
US5996043A (en) | 1997-06-13 | 1999-11-30 | Micron Technology, Inc. | Two step memory device command buffer apparatus and method and memory devices and computer systems using same |
US6484244B1 (en) | 1997-06-17 | 2002-11-19 | Micron Technology, Inc. | Method and system for storing and processing multiple memory commands |
KR100237545B1 (ko) * | 1997-06-24 | 2000-01-15 | 김영환 | 시디엠에이 시스템의 이중화 시간/주파수 발생장치 |
US6094709A (en) * | 1997-07-01 | 2000-07-25 | International Business Machines Corporation | Cache coherence for lazy entry consistency in lockup-free caches |
US6044438A (en) * | 1997-07-10 | 2000-03-28 | International Business Machiness Corporation | Memory controller for controlling memory accesses across networks in distributed shared memory processing systems |
EP0892352B1 (en) * | 1997-07-18 | 2005-04-13 | Bull S.A. | Computer system with a bus having a segmented structure |
US6026448A (en) * | 1997-08-27 | 2000-02-15 | International Business Machines Corporation | Method and means for exchanging messages, responses and data between different computer systems that require a plurality of communication paths between them |
US6202119B1 (en) | 1997-12-19 | 2001-03-13 | Micron Technology, Inc. | Method and system for processing pipelined memory commands |
DE19805711C2 (de) * | 1998-02-12 | 1999-11-18 | Siemens Ag | Verfahren und Anordnung zum Austausch einer defekten Baugruppe vorzugsweise innerhalb einer digitalen Vermittlungsstellenanlage |
US6446149B1 (en) * | 1998-03-03 | 2002-09-03 | Compaq Information Technologies Group, L.P. | Self-modifying synchronization memory address space and protocol for communication between multiple busmasters of a computer system |
US6038651A (en) * | 1998-03-23 | 2000-03-14 | International Business Machines Corporation | SMP clusters with remote resource managers for distributing work to other clusters while reducing bus traffic to a minimum |
US6351827B1 (en) * | 1998-04-08 | 2002-02-26 | Kingston Technology Co. | Voltage and clock margin testing of memory-modules using an adapter board mounted to a PC motherboard |
US6415397B1 (en) * | 1998-04-08 | 2002-07-02 | Kingston Technology Company | Automated multi-PC-motherboard memory-module test system with robotic handler and in-transit visual inspection |
US6357023B1 (en) * | 1998-04-08 | 2002-03-12 | Kingston Technology Co. | Connector assembly for testing memory modules from the solder-side of a PC motherboard with forced hot air |
US6094530A (en) * | 1998-04-29 | 2000-07-25 | Intel Corporation | Remotely monitoring execution of a program |
US6389513B1 (en) * | 1998-05-13 | 2002-05-14 | International Business Machines Corporation | Disk block cache management for a distributed shared memory computer system |
US6463550B1 (en) * | 1998-06-04 | 2002-10-08 | Compaq Information Technologies Group, L.P. | Computer system implementing fault detection and isolation using unique identification codes stored in non-volatile memory |
US6505276B1 (en) * | 1998-06-26 | 2003-01-07 | Nec Corporation | Processing-function-provided packet-type memory system and method for controlling the same |
US6067611A (en) * | 1998-06-30 | 2000-05-23 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that buffers potential third node transactions to decrease communication latency |
US6286083B1 (en) * | 1998-07-08 | 2001-09-04 | Compaq Computer Corporation | Computer system with adaptive memory arbitration scheme |
US6175905B1 (en) | 1998-07-30 | 2001-01-16 | Micron Technology, Inc. | Method and system for bypassing pipelines in a pipelined memory command generator |
US6085293A (en) * | 1998-08-17 | 2000-07-04 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that decreases latency by expediting rerun requests |
US6178488B1 (en) | 1998-08-27 | 2001-01-23 | Micron Technology, Inc. | Method and apparatus for processing pipelined memory commands |
KR100578112B1 (ko) | 1998-10-16 | 2006-07-25 | 삼성전자주식회사 | 메모리 클럭 신호를 제어하는 컴퓨터 시스템 및그 방법 |
US7430171B2 (en) * | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
US6253269B1 (en) * | 1998-12-22 | 2001-06-26 | 3Com Corporation | Bus arbiter system and method for managing communication buses |
US8225002B2 (en) | 1999-01-22 | 2012-07-17 | Network Disk, Inc. | Data storage and data sharing in a network of heterogeneous computers |
US6549988B1 (en) * | 1999-01-22 | 2003-04-15 | Ilya Gertner | Data storage system comprising a network of PCs and method using same |
US6421775B1 (en) | 1999-06-17 | 2002-07-16 | International Business Machines Corporation | Interconnected processing nodes configurable as at least one non-uniform memory access (NUMA) data processing system |
US6560725B1 (en) * | 1999-06-18 | 2003-05-06 | Madrone Solutions, Inc. | Method for apparatus for tracking errors in a memory system |
US6421712B1 (en) * | 1999-07-16 | 2002-07-16 | Silicon Graphics, Inc. | Method and apparatus for broadcasting invalidation messages in a computer system |
US6601183B1 (en) * | 1999-09-30 | 2003-07-29 | Silicon Graphics, Inc. | Diagnostic system and method for a highly scalable computing system |
US6502128B1 (en) * | 1999-10-01 | 2002-12-31 | Hewlett-Packard Company | Server and a method for communicating event messages from the server connected to a peripheral device and a client computer |
US6757762B1 (en) | 1999-10-29 | 2004-06-29 | Unisys Corporation | Multi-mode processor bus bridge |
US6728668B1 (en) * | 1999-11-04 | 2004-04-27 | International Business Machines Corporation | Method and apparatus for simulated error injection for processor deconfiguration design verification |
US6732235B1 (en) | 1999-11-05 | 2004-05-04 | Analog Devices, Inc. | Cache memory system and method for a digital signal processor |
US6738845B1 (en) * | 1999-11-05 | 2004-05-18 | Analog Devices, Inc. | Bus architecture and shared bus arbitration method for a communication device |
US6553447B1 (en) | 1999-11-09 | 2003-04-22 | International Business Machines Corporation | Data processing system with fully interconnected system architecture (FISA) |
US6415424B1 (en) * | 1999-11-09 | 2002-07-02 | International Business Machines Corporation | Multiprocessor system with a high performance integrated distributed switch (IDS) controller |
US6792513B2 (en) * | 1999-12-29 | 2004-09-14 | The Johns Hopkins University | System, method, and computer program product for high speed backplane messaging |
US6681320B1 (en) | 1999-12-29 | 2004-01-20 | Intel Corporation | Causality-based memory ordering in a multiprocessing environment |
US6247100B1 (en) * | 2000-01-07 | 2001-06-12 | International Business Machines Corporation | Method and system for transmitting address commands in a multiprocessor system |
US6598193B1 (en) * | 2000-01-24 | 2003-07-22 | Dell Products L.P. | System and method for testing component IC chips |
US6594802B1 (en) * | 2000-03-23 | 2003-07-15 | Intellitech Corporation | Method and apparatus for providing optimized access to circuits for debug, programming, and test |
US6658522B1 (en) | 2000-06-16 | 2003-12-02 | Emc Corporation | Method to reduce overhead associated with system I/O in a multiprocessor computer system |
DE60008088T2 (de) * | 2000-07-06 | 2004-12-23 | Texas Instruments Inc., Dallas | Mehrprozessorsystem Prüfungsschaltung |
US6848024B1 (en) * | 2000-08-07 | 2005-01-25 | Broadcom Corporation | Programmably disabling one or more cache entries |
US6826619B1 (en) | 2000-08-21 | 2004-11-30 | Intel Corporation | Method and apparatus for preventing starvation in a multi-node architecture |
US6415369B1 (en) * | 2000-08-29 | 2002-07-02 | Agere Systems Guardian Corp. | Shared devices and memory using split bus and time slot interface bus arbitration |
US6567900B1 (en) * | 2000-08-31 | 2003-05-20 | Hewlett-Packard Development Company, L.P. | Efficient address interleaving with simultaneous multiple locality options |
US6738836B1 (en) * | 2000-08-31 | 2004-05-18 | Hewlett-Packard Development Company, L.P. | Scalable efficient I/O port protocol |
US6487643B1 (en) | 2000-09-29 | 2002-11-26 | Intel Corporation | Method and apparatus for preventing starvation in a multi-node architecture |
US7028115B1 (en) * | 2000-10-06 | 2006-04-11 | Broadcom Corporation | Source triggered transaction blocking |
US9639553B2 (en) * | 2000-11-02 | 2017-05-02 | Oracle International Corporation | TCP/UDP acceleration |
US7865596B2 (en) * | 2000-11-02 | 2011-01-04 | Oracle America, Inc. | Switching system for managing storage in digital networks |
US6985956B2 (en) * | 2000-11-02 | 2006-01-10 | Sun Microsystems, Inc. | Switching system |
US7313614B2 (en) * | 2000-11-02 | 2007-12-25 | Sun Microsystems, Inc. | Switching system |
WO2002037225A2 (en) * | 2000-11-02 | 2002-05-10 | Pirus Networks | Switching system |
US8949471B2 (en) | 2000-11-02 | 2015-02-03 | Oracle America, Inc. | TCP/UDP acceleration |
US20040213188A1 (en) * | 2001-01-19 | 2004-10-28 | Raze Technologies, Inc. | Backplane architecture for use in wireless and wireline access systems |
US6629099B2 (en) * | 2000-12-07 | 2003-09-30 | Integrated Silicon Solution, Inc. | Paralleled content addressable memory search engine |
US6772298B2 (en) | 2000-12-20 | 2004-08-03 | Intel Corporation | Method and apparatus for invalidating a cache line without data return in a multi-node architecture |
DE10065418A1 (de) * | 2000-12-27 | 2002-07-18 | Siemens Ag | Integrationsverfahren für Automatisierungskomponenten |
US7234029B2 (en) * | 2000-12-28 | 2007-06-19 | Intel Corporation | Method and apparatus for reducing memory latency in a cache coherent multi-node architecture |
US6791412B2 (en) * | 2000-12-28 | 2004-09-14 | Intel Corporation | Differential amplifier output stage |
US20020087766A1 (en) * | 2000-12-29 | 2002-07-04 | Akhilesh Kumar | Method and apparatus to implement a locked-bus transaction |
US6721918B2 (en) | 2000-12-29 | 2004-04-13 | Intel Corporation | Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect |
US20020087775A1 (en) * | 2000-12-29 | 2002-07-04 | Looi Lily P. | Apparatus and method for interrupt delivery |
US7080375B2 (en) * | 2000-12-30 | 2006-07-18 | Emc Corporation/Data General | Parallel dispatch wait signaling method, method for reducing contention of highly contended dispatcher lock, and related operating systems, multiprocessor computer systems and products |
US6981087B1 (en) * | 2001-01-02 | 2005-12-27 | Juniper Networks, Inc. | Multi-master and diverse serial bus in a complex electrical system |
US6883070B2 (en) * | 2001-03-14 | 2005-04-19 | Wisconsin Alumni Research Foundation | Bandwidth-adaptive, hybrid, cache-coherence protocol |
US6529053B2 (en) * | 2001-04-05 | 2003-03-04 | Koninklijke Philips Electronics N.V. | Reset circuit and method therefor |
WO2002091692A1 (en) * | 2001-04-13 | 2002-11-14 | Girard Gregory D | Ditributed edge switching system for voice-over-packet multiservice network |
US6748495B2 (en) | 2001-05-15 | 2004-06-08 | Broadcom Corporation | Random generator |
US7287649B2 (en) * | 2001-05-18 | 2007-10-30 | Broadcom Corporation | System on a chip for packet processing |
US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
US6799217B2 (en) * | 2001-06-04 | 2004-09-28 | Fujitsu Limited | Shared memory multiprocessor expansion port for multi-node systems |
US6711652B2 (en) * | 2001-06-21 | 2004-03-23 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system that provides precise notification of remote deallocation of modified data |
US6971098B2 (en) | 2001-06-27 | 2005-11-29 | Intel Corporation | Method and apparatus for managing transaction requests in a multi-node architecture |
US6839892B2 (en) * | 2001-07-12 | 2005-01-04 | International Business Machines Corporation | Operating system debugger extensions for hypervisor debugging |
JP2003031666A (ja) * | 2001-07-12 | 2003-01-31 | Mitsubishi Electric Corp | 半導体デバイスまたは半導体ウェハ一括のテスト装置及びテスト方法 |
US7212534B2 (en) | 2001-07-23 | 2007-05-01 | Broadcom Corporation | Flow based congestion control |
US6910062B2 (en) * | 2001-07-31 | 2005-06-21 | International Business Machines Corporation | Method and apparatus for transmitting packets within a symmetric multiprocessor system |
US6671644B2 (en) * | 2001-08-15 | 2003-12-30 | International Business Machines Corporation | Using clock gating or signal gating to partition a device for fault isolation and diagnostic data collection |
CA2459411C (en) * | 2001-09-07 | 2013-04-02 | Ip Flex Inc. | Data processing system and control method |
US6920485B2 (en) * | 2001-10-04 | 2005-07-19 | Hewlett-Packard Development Company, L.P. | Packet processing in shared memory multi-computer systems |
US20030069949A1 (en) * | 2001-10-04 | 2003-04-10 | Chan Michele W. | Managing distributed network infrastructure services |
US6999998B2 (en) * | 2001-10-04 | 2006-02-14 | Hewlett-Packard Development Company, L.P. | Shared memory coupling of network infrastructure devices |
US7958199B2 (en) * | 2001-11-02 | 2011-06-07 | Oracle America, Inc. | Switching systems and methods for storage management in digital networks |
US6848015B2 (en) * | 2001-11-30 | 2005-01-25 | Hewlett-Packard Development Company, L.P. | Arbitration technique based on processor task priority |
KR100441712B1 (ko) * | 2001-12-29 | 2004-07-27 | 엘지전자 주식회사 | 확장 가능형 다중 처리 시스템 및 그의 메모리 복제 방법 |
US6820149B2 (en) * | 2002-01-11 | 2004-11-16 | International Business Machines Corporation | Method, system, and program for testing a bus interface |
US6968416B2 (en) * | 2002-02-15 | 2005-11-22 | International Business Machines Corporation | Method, system, and program for processing transaction requests during a pendency of a delayed read request in a system including a bus, a target device and devices capable of accessing the target device over the bus |
US20030158985A1 (en) * | 2002-02-15 | 2003-08-21 | Edward Fried | Systems and methods for fair arbitration between multiple request signals |
US7295555B2 (en) | 2002-03-08 | 2007-11-13 | Broadcom Corporation | System and method for identifying upper layer protocol message boundaries |
US6728938B2 (en) * | 2002-04-26 | 2004-04-27 | Sun Microsystems, Inc. | Knowledge-based intelligent full scan dump processing methodology |
DE60304930T2 (de) * | 2002-05-15 | 2007-05-03 | Broadcom Corp., Irvine | Programmierbarer Cache für die Partitionierung von lokalen und entfernten Cacheblöcken |
US7266587B2 (en) * | 2002-05-15 | 2007-09-04 | Broadcom Corporation | System having interfaces, switch, and memory bridge for CC-NUMA operation |
US6957369B2 (en) * | 2002-05-30 | 2005-10-18 | Corrigent Systems Ltd. | Hidden failure detection |
US7171610B2 (en) * | 2002-06-12 | 2007-01-30 | International Business Machines Corporation | Method, system, and article of manufacture for preventing data loss |
TW579467B (en) * | 2002-07-24 | 2004-03-11 | Via Tech Inc | Method for blocking request to bus |
US7434106B2 (en) | 2002-07-31 | 2008-10-07 | Seagate Technology Llc | Reference clock failure detection on serial interfaces |
US6968408B2 (en) * | 2002-08-08 | 2005-11-22 | Texas Instruments Incorporated | Linking addressable shadow port and protocol for serial bus networks |
US7051235B2 (en) * | 2002-08-27 | 2006-05-23 | Sun Microsystems, Inc. | Clock distribution architecture having clock and power failure protection |
US7934021B2 (en) | 2002-08-29 | 2011-04-26 | Broadcom Corporation | System and method for network interfacing |
US7346701B2 (en) | 2002-08-30 | 2008-03-18 | Broadcom Corporation | System and method for TCP offload |
US8180928B2 (en) | 2002-08-30 | 2012-05-15 | Broadcom Corporation | Method and system for supporting read operations with CRC for iSCSI and iSCSI chimney |
US7313623B2 (en) | 2002-08-30 | 2007-12-25 | Broadcom Corporation | System and method for TCP/IP offload independent of bandwidth delay product |
EP1554842A4 (en) | 2002-08-30 | 2010-01-27 | Corporation Broadcom | SYSTEM AND METHOD FOR TREATING FRAMES OUTSIDE THE ORDER |
US6934806B2 (en) * | 2002-09-23 | 2005-08-23 | International Business Machines Corporation | Method and system for improving input/output performance by proactively flushing and locking an entire page out of caches of a multiprocessor system |
US7769893B2 (en) * | 2002-10-08 | 2010-08-03 | Koninklijke Philips Electronics N.V. | Integrated circuit and method for establishing transactions |
US6895530B2 (en) * | 2003-01-24 | 2005-05-17 | Freescale Semiconductor, Inc. | Method and apparatus for controlling a data processing system during debug |
US20050044174A1 (en) * | 2003-04-11 | 2005-02-24 | Sun Microsystems, Inc. | Multi-node computer system where active devices selectively initiate certain transactions using remote-type address packets |
US6976109B2 (en) * | 2003-04-16 | 2005-12-13 | Neomagic Israel Ltd. | Multi-level and multi-resolution bus arbitration |
US6975954B2 (en) * | 2003-06-24 | 2005-12-13 | Intel Corporation | Functional testing of logic circuits that use high-speed links |
US7210070B2 (en) * | 2003-07-11 | 2007-04-24 | Unisys Corporation | Maintenance interface unit for servicing multiprocessor systems |
US7237152B2 (en) * | 2003-10-24 | 2007-06-26 | Honeywell International Inc. | Fail-operational global time reference in a redundant synchronous data bus system |
KR20050043426A (ko) * | 2003-11-06 | 2005-05-11 | 삼성전자주식회사 | 파이프라인 버스 시스템에서 커맨드 전송 방법 및 장치 |
US7415634B2 (en) * | 2004-03-25 | 2008-08-19 | International Business Machines Corporation | Method for fast system recovery via degraded reboot |
US7734797B2 (en) * | 2004-03-29 | 2010-06-08 | Marvell International Ltd. | Inter-processor communication link with manageability port |
US20050229020A1 (en) * | 2004-04-06 | 2005-10-13 | International Business Machines (Ibm) Corporation | Error handling in an embedded system |
US20060031596A1 (en) * | 2004-08-05 | 2006-02-09 | International Business Machines Corporation | Method and apparatus for providing an alternate route to system memory |
JP4455411B2 (ja) * | 2004-08-06 | 2010-04-21 | キヤノン株式会社 | 情報処理装置及びその情報通知方法、並びに制御プログラム |
US7532635B2 (en) * | 2004-08-27 | 2009-05-12 | Board Of Regents, The University Of Texas System | Methods for memory assignment schemes and architecture for shareable parallel memory module based internet switches |
TW200609721A (en) * | 2004-09-03 | 2006-03-16 | Inventec Corp | Redundancy control system and method thereof |
WO2006043227A1 (en) * | 2004-10-19 | 2006-04-27 | Koninklijke Philips Electronics N.V. | Data processing system and method for monitoring the cache coherence of processing units |
US7690573B2 (en) * | 2006-07-27 | 2010-04-06 | Spx Corporation | Alternator and starter tester with bar code functionality and method |
US7300041B2 (en) * | 2004-10-29 | 2007-11-27 | Spx Corporation | Vertical alternator holding apparatus and method for alternator testing |
US7134324B2 (en) * | 2004-10-29 | 2006-11-14 | Spx Corporation | Alternator holding apparatus and method for alternator testing |
US7336462B2 (en) * | 2004-10-29 | 2008-02-26 | Spx Corporation | Alternator and starter tester protection apparatus and method |
US7152464B2 (en) * | 2004-10-29 | 2006-12-26 | Spx Corporation | Belt tensioning apparatus and method for alternator testing |
US7134325B2 (en) * | 2004-10-29 | 2006-11-14 | Spx Corporation | Starter motor holding apparatus and method for starter motor testing |
US7212911B2 (en) * | 2004-10-29 | 2007-05-01 | Spx Corporation | Alternator and starter tester apparatus and method |
US7150186B2 (en) * | 2004-10-29 | 2006-12-19 | Spx Corporation | Door interlock apparatus and method for alternator/starter bench testing device |
TW200617955A (en) * | 2004-11-24 | 2006-06-01 | Cheerteck Inc | Method for applying downgraded dram to the electronic device and the electronic device thereof |
US7970980B2 (en) * | 2004-12-15 | 2011-06-28 | International Business Machines Corporation | Method and apparatus for accessing memory in a computer system architecture supporting heterogeneous configurations of memory structures |
US7694064B2 (en) * | 2004-12-29 | 2010-04-06 | Hewlett-Packard Development Company, L.P. | Multiple cell computer systems and methods |
US8205046B2 (en) * | 2005-01-31 | 2012-06-19 | Hewlett-Packard Development Company, L.P. | System and method for snooping cache information using a directory crossbar |
JP2006252006A (ja) * | 2005-03-09 | 2006-09-21 | Seiko Epson Corp | デバッグシステム、半導体集積回路装置、マイクロコンピュータ及び電子機器 |
US7568122B2 (en) * | 2005-03-16 | 2009-07-28 | Dot Hill Systems Corporation | Method and apparatus for identifying a faulty component on a multiple component field replaceable unit |
CN100507866C (zh) * | 2005-03-18 | 2009-07-01 | 富士通株式会社 | 使用服务处理器的cpu退缩系统和cpu退缩方法 |
US7487327B1 (en) | 2005-06-01 | 2009-02-03 | Sun Microsystems, Inc. | Processor and method for device-specific memory address translation |
US7498806B2 (en) * | 2005-06-20 | 2009-03-03 | Spx Corporation | Apparatus and method for isolating noise from a signal |
US20060294317A1 (en) * | 2005-06-22 | 2006-12-28 | Berke Stuart A | Symmetric multiprocessor architecture with interchangeable processor and IO modules |
US20070022349A1 (en) * | 2005-07-07 | 2007-01-25 | Agilent Technologies, Inc. | Test apparatus with tester channel availability identification |
US7376799B2 (en) * | 2005-07-21 | 2008-05-20 | Hewlett-Packard Development Company, L.P. | System for reducing the latency of exclusive read requests in a symmetric multi-processing system |
US7269682B2 (en) * | 2005-08-11 | 2007-09-11 | P.A. Semi, Inc. | Segmented interconnect for connecting multiple agents in a system |
US7318138B1 (en) | 2005-08-30 | 2008-01-08 | Symantec Operating Corporation | Preventing undesired trespass in storage arrays |
US7263642B1 (en) | 2005-09-15 | 2007-08-28 | Azul Systems, Inc | Testing replicated sub-systems in a yield-enhancing chip-test environment using on-chip compare to expected results for parallel scan chains testing critical and repairable sections of each sub-system |
US7265556B2 (en) * | 2005-09-28 | 2007-09-04 | Lucent Technologies Inc. | System and method for adaptable testing of backplane interconnections and a test tool incorporating the same |
US20070168740A1 (en) * | 2006-01-10 | 2007-07-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for dumping a process memory space |
US20070248111A1 (en) * | 2006-04-24 | 2007-10-25 | Shaw Mark E | System and method for clearing information in a stalled output queue of a crossbar |
JP2007293701A (ja) * | 2006-04-26 | 2007-11-08 | Canon Inc | 動的再構成可能デバイスの制御装置及び方法 |
US20070258445A1 (en) * | 2006-05-02 | 2007-11-08 | Harris Corporation | Systems and methods for protocol filtering for quality of service |
US20070258459A1 (en) * | 2006-05-02 | 2007-11-08 | Harris Corporation | Method and system for QOS by proxy |
US20070291768A1 (en) * | 2006-06-16 | 2007-12-20 | Harris Corporation | Method and system for content-based differentiation and sequencing as a mechanism of prioritization for QOS |
US20070291767A1 (en) * | 2006-06-16 | 2007-12-20 | Harris Corporation | Systems and methods for a protocol transformation gateway for quality of service |
US8516153B2 (en) * | 2006-06-16 | 2013-08-20 | Harris Corporation | Method and system for network-independent QoS |
US8730981B2 (en) * | 2006-06-20 | 2014-05-20 | Harris Corporation | Method and system for compression based quality of service |
US20070291765A1 (en) * | 2006-06-20 | 2007-12-20 | Harris Corporation | Systems and methods for dynamic mode-driven link management |
US20080013559A1 (en) * | 2006-07-14 | 2008-01-17 | Smith Donald L | Systems and methods for applying back-pressure for sequencing in quality of service |
US8463589B2 (en) | 2006-07-28 | 2013-06-11 | Synopsys, Inc. | Modifying a virtual processor model for hardware/software simulation |
US20080025318A1 (en) * | 2006-07-31 | 2008-01-31 | Harris Corporation | Systems and methods for dynamically customizable quality of service on the edge of a network |
US20100238801A1 (en) * | 2006-07-31 | 2010-09-23 | Smith Donald L | Method and system for stale data detection based quality of service |
US8300653B2 (en) * | 2006-07-31 | 2012-10-30 | Harris Corporation | Systems and methods for assured communications with quality of service |
US20100241759A1 (en) * | 2006-07-31 | 2010-09-23 | Smith Donald L | Systems and methods for sar-capable quality of service |
US7450588B2 (en) * | 2006-08-24 | 2008-11-11 | Intel Corporation | Storage network out of order packet reordering mechanism |
US7533297B2 (en) * | 2006-09-14 | 2009-05-12 | International Business Machines Corporation | Fault isolation in a microcontroller based computer |
CN101150792A (zh) * | 2006-09-20 | 2008-03-26 | 深圳富泰宏精密工业有限公司 | 恢复暂时失能用户识别卡操作功能的方法及移动通信装置 |
US8719807B2 (en) * | 2006-12-28 | 2014-05-06 | Intel Corporation | Handling precompiled binaries in a hardware accelerated software transactional memory system |
WO2008091575A2 (en) * | 2007-01-22 | 2008-07-31 | Vast Systems Technology Corporation | Method and system for modeling a bus for a system design incorporating one or more programmable processors |
US8060775B1 (en) | 2007-06-14 | 2011-11-15 | Symantec Corporation | Method and apparatus for providing dynamic multi-pathing (DMP) for an asymmetric logical unit access (ALUA) based storage system |
US7707367B1 (en) * | 2007-06-28 | 2010-04-27 | Emc Corporation | Data storage system having separate atomic operation/non-atomic operation paths |
US7987229B1 (en) | 2007-06-28 | 2011-07-26 | Emc Corporation | Data storage system having plural data pipes |
US7979572B1 (en) | 2007-06-28 | 2011-07-12 | Emc Corporation | Data storage system having operation code in address portion for atomic operations |
US8090789B1 (en) | 2007-06-28 | 2012-01-03 | Emc Corporation | Method of operating a data storage system having plural data pipes |
US7979588B1 (en) * | 2007-06-28 | 2011-07-12 | Emc Corporation | Data storage system having acceleration path for congested packet switching network |
US20090006712A1 (en) * | 2007-06-29 | 2009-01-01 | Fatma Ehsan | Data ordering in a multi-node system |
US7619484B2 (en) * | 2007-10-19 | 2009-11-17 | Hewlett-Packard Development Company, L.P. | Oscillator phase matching |
US7941399B2 (en) | 2007-11-09 | 2011-05-10 | Microsoft Corporation | Collaborative authoring |
US8825758B2 (en) | 2007-12-14 | 2014-09-02 | Microsoft Corporation | Collaborative authoring modes |
US8185338B2 (en) * | 2007-12-24 | 2012-05-22 | Stmicroelectronics International N.V. | Low pin interface testing module |
US8745337B2 (en) * | 2007-12-31 | 2014-06-03 | Teradyne, Inc. | Apparatus and method for controlling memory overrun |
US8521951B2 (en) * | 2008-01-16 | 2013-08-27 | S. Aqua Semiconductor Llc | Content addressable memory augmented memory |
US8301588B2 (en) | 2008-03-07 | 2012-10-30 | Microsoft Corporation | Data storage for file updates |
US8352870B2 (en) | 2008-04-28 | 2013-01-08 | Microsoft Corporation | Conflict resolution |
US8429753B2 (en) * | 2008-05-08 | 2013-04-23 | Microsoft Corporation | Controlling access to documents using file locks |
US8825594B2 (en) * | 2008-05-08 | 2014-09-02 | Microsoft Corporation | Caching infrastructure |
US8417666B2 (en) * | 2008-06-25 | 2013-04-09 | Microsoft Corporation | Structured coauthoring |
US8386750B2 (en) * | 2008-10-31 | 2013-02-26 | Cray Inc. | Multiprocessor system having processors with different address widths and method for operating the same |
US20100131836A1 (en) * | 2008-11-24 | 2010-05-27 | Microsoft Corporation | User-authored notes on shared documents |
US20100185896A1 (en) * | 2009-01-22 | 2010-07-22 | International Business Machines Corporation | Method and apparatus for fully redundant control of low-speed peripherals |
US8346768B2 (en) * | 2009-04-30 | 2013-01-01 | Microsoft Corporation | Fast merge support for legacy documents |
WO2011048582A1 (en) * | 2009-10-25 | 2011-04-28 | Plurality Ltd. | Shared cache for a tightly-coupled multiprocessor |
CN102053847B (zh) * | 2009-11-09 | 2014-04-23 | 英业达股份有限公司 | 服务器与其更新方法 |
CN101699406B (zh) * | 2009-11-12 | 2011-12-14 | 威盛电子股份有限公司 | 数据储存系统与方法 |
TWI417887B (zh) * | 2009-12-02 | 2013-12-01 | Via Tech Inc | 資料儲存系統與方法 |
US8639885B2 (en) * | 2009-12-21 | 2014-01-28 | Oracle America, Inc. | Reducing implementation costs of communicating cache invalidation information in a multicore processor |
US8195883B2 (en) | 2010-01-27 | 2012-06-05 | Oracle America, Inc. | Resource sharing to reduce implementation costs in a multicore processor |
US8650431B2 (en) | 2010-08-24 | 2014-02-11 | International Business Machines Corporation | Non-disruptive hardware change |
FR2982960B1 (fr) * | 2011-11-22 | 2014-06-27 | Schneider Electric Usa Inc | Adaptation dynamique a des changements dans une topologie de systeme de commande |
US9158578B1 (en) | 2011-12-30 | 2015-10-13 | Emc Corporation | System and method for migrating virtual machines |
US9104529B1 (en) | 2011-12-30 | 2015-08-11 | Emc Corporation | System and method for copying a cache system |
US9009416B1 (en) * | 2011-12-30 | 2015-04-14 | Emc Corporation | System and method for managing cache system content directories |
US9235524B1 (en) | 2011-12-30 | 2016-01-12 | Emc Corporation | System and method for improving cache performance |
US9053033B1 (en) * | 2011-12-30 | 2015-06-09 | Emc Corporation | System and method for cache content sharing |
US8930947B1 (en) | 2011-12-30 | 2015-01-06 | Emc Corporation | System and method for live migration of a virtual machine with dedicated cache |
US8892800B2 (en) | 2012-02-09 | 2014-11-18 | Intel Corporation | Apparatuses for inter-component communication including slave component initiated transaction |
US9244828B2 (en) * | 2012-02-15 | 2016-01-26 | Advanced Micro Devices, Inc. | Allocating memory and using the allocated memory in a workgroup in a dispatched data parallel kernel |
US10055711B2 (en) | 2012-02-22 | 2018-08-21 | Bosch Automotive Service Solutions Inc. | Alternator and starter tester with warranty code functionality and method |
US9128156B2 (en) | 2012-05-03 | 2015-09-08 | Bosch Automotive Service Solutions Inc. | Alternator and starter tester with other failures determination functionality and method |
US8903595B2 (en) | 2012-09-17 | 2014-12-02 | Bosch Automotive Service Solutions Llc | Alternator and starter tester with increased load and cable identification |
US9251073B2 (en) | 2012-12-31 | 2016-02-02 | Intel Corporation | Update mask for handling interaction between fills and updates |
US9411014B2 (en) | 2013-03-22 | 2016-08-09 | Synopsys, Inc. | Reordering or removal of test patterns for detecting faults in integrated circuit |
US9417287B2 (en) | 2013-04-17 | 2016-08-16 | Synopsys, Inc. | Scheme for masking output of scan chains in test circuit |
US9588179B2 (en) * | 2013-06-12 | 2017-03-07 | Synopsys, Inc. | Scheme for masking output of scan chains in test circuit |
US10459784B2 (en) * | 2013-06-28 | 2019-10-29 | Infineon Technologies Ag | Frequency signal generator, a frequency modulated continuous wave radar system and a method for generating a frequency signal |
US10067187B2 (en) | 2013-07-19 | 2018-09-04 | Synopsys, Inc. | Handling of undesirable distribution of unknown values in testing of circuit using automated test equipment |
US9344525B2 (en) * | 2013-11-25 | 2016-05-17 | Violin Memory Inc. | Method and apparatus for data migration |
US9274835B2 (en) | 2014-01-06 | 2016-03-01 | International Business Machines Corporation | Data shuffling in a non-uniform memory access device |
US9256534B2 (en) | 2014-01-06 | 2016-02-09 | International Business Machines Corporation | Data shuffling in a non-uniform memory access device |
US9558064B2 (en) * | 2015-01-28 | 2017-01-31 | Micron Technology, Inc. | Estimating an error rate associated with memory |
FR3033428A1 (fr) * | 2015-04-10 | 2016-09-09 | Continental Automotive France | Procede de determination de l'origine d'un defaut de securite |
US9524769B2 (en) * | 2015-04-17 | 2016-12-20 | Samsung Electronics Co., Ltd. | Smart in-module refresh for DRAM |
US9761296B2 (en) | 2015-04-17 | 2017-09-12 | Samsung Electronics Co., Ltd. | Smart in-module refresh for DRAM |
RU2591180C1 (ru) * | 2015-05-29 | 2016-07-10 | Юрий Анатольевич Ткаченко | Защищенный компьютер, сохраняющий работоспособность при повреждении |
US9797956B2 (en) | 2015-11-24 | 2017-10-24 | Bosch Automotive Service Solutions Inc. | System and method for testing alternator default mode operation |
US10193413B2 (en) | 2015-12-15 | 2019-01-29 | Bosch Automotive Service Solutions Inc. | Mounting bracket for water cooled type alternator |
RU2615314C1 (ru) * | 2015-12-25 | 2017-04-04 | Акционерное общество "Научно-исследовательский институт электронной техники" | Способ повышения надежности микроэвм |
US9910090B2 (en) * | 2016-03-08 | 2018-03-06 | International Business Machines Corporation | Bypassing an encoded latch on a chip during a test-pattern scan |
US9923579B2 (en) * | 2016-03-08 | 2018-03-20 | International Business Machines Corporation | Clock path technique for using on-chip circuitry to generate a correct encode pattern to test the on-chip circuitry |
US10474601B2 (en) | 2017-02-06 | 2019-11-12 | Oracle International Corporation | Distributed fairness protocol for interconnect networks |
CN107273100B (zh) * | 2017-06-15 | 2021-06-08 | 华为技术有限公司 | 一种数据实时处理及存储装置 |
US11080188B1 (en) | 2018-03-28 | 2021-08-03 | Apple Inc. | Method to ensure forward progress of a processor in the presence of persistent external cache/TLB maintenance requests |
US10866892B2 (en) | 2018-08-13 | 2020-12-15 | Apple Inc. | Establishing dependency in a resource retry queue |
US10747928B2 (en) * | 2018-12-29 | 2020-08-18 | Intel IP Corporation | Diagnostic testing of FPGAs for safety critical systems |
US10972408B1 (en) | 2020-02-10 | 2021-04-06 | Apple Inc. | Configurable packet arbitration with minimum progress guarantees |
US11296958B2 (en) * | 2020-04-24 | 2022-04-05 | Toyo Corporation | Packet capture device and packet capture method |
EP4204976A4 (en) * | 2020-08-28 | 2024-03-06 | Deep Vision Inc. | PROCESSOR SYSTEM AND METHOD FOR INCREASE DATA TRANSFER BANDWIDTH DURING EXECUTION OF A PLANNED PARALLEL PROCESS |
US11422946B2 (en) | 2020-08-31 | 2022-08-23 | Apple Inc. | Translation lookaside buffer striping for efficient invalidation operations |
US11675710B2 (en) | 2020-09-09 | 2023-06-13 | Apple Inc. | Limiting translation lookaside buffer searches using active page size |
US11615033B2 (en) | 2020-09-09 | 2023-03-28 | Apple Inc. | Reducing translation lookaside buffer searches for splintered pages |
CN113034878B (zh) * | 2021-03-09 | 2022-04-22 | 何思源 | 一种自定义语音控制的万能型家电遥控装置 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3069562A (en) * | 1956-08-06 | 1962-12-18 | Digital Control Systems Inc | Highly reliable rectifier unit |
US3226569A (en) * | 1962-07-30 | 1965-12-28 | Martin Marietta Corp | Failure detection circuits for redundant systems |
US4920540A (en) * | 1987-02-25 | 1990-04-24 | Stratus Computer, Inc. | Fault-tolerant digital timing apparatus and method |
US4644498A (en) * | 1983-04-04 | 1987-02-17 | General Electric Company | Fault-tolerant real time clock |
US4939694A (en) * | 1986-11-03 | 1990-07-03 | Hewlett-Packard Company | Defect tolerant self-testing self-repairing memory system |
US4801869A (en) * | 1987-04-27 | 1989-01-31 | International Business Machines Corporation | Semiconductor defect monitor for diagnosing processing-induced defects |
US4873685A (en) * | 1988-05-04 | 1989-10-10 | Rockwell International Corporation | Self-checking voting logic for fault tolerant computing applications |
JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
US5392297A (en) * | 1989-04-18 | 1995-02-21 | Vlsi Technology, Inc. | Method for automatic isolation of functional blocks within integrated circuits |
US5042032A (en) * | 1989-06-23 | 1991-08-20 | At&T Bell Laboratories | Packet route scheduling in a packet cross connect switch system for periodic and statistical packets |
US4961013A (en) * | 1989-10-18 | 1990-10-02 | Hewlett-Packard Company | Apparatus for generation of scan control signals for initialization and diagnosis of circuitry in a computer |
US5157781A (en) * | 1990-01-02 | 1992-10-20 | Motorola, Inc. | Data processor test architecture |
US5313455A (en) * | 1990-04-23 | 1994-05-17 | Koninklijke Ptt Nederland N.V. | Transmission system with recording of untransmitted packets |
US5159273A (en) * | 1990-09-28 | 1992-10-27 | Hughes Aircraft Company | Tri-state bus driver to support reconfigurable fault tolerant logic |
US5166604A (en) * | 1990-11-13 | 1992-11-24 | Altera Corporation | Methods and apparatus for facilitating scan testing of asynchronous logic circuitry |
US5271019A (en) * | 1991-03-15 | 1993-12-14 | Amdahl Corporation | Scannable system with addressable scan reset groups |
US5269013A (en) * | 1991-03-20 | 1993-12-07 | Digital Equipment Corporation | Adaptive memory management method for coupled memory multiprocessor systems |
US5260979A (en) * | 1991-05-28 | 1993-11-09 | Codex Corp. | Circuit and method of switching between redundant clocks for a phase lock loop |
US5522080A (en) * | 1991-10-24 | 1996-05-28 | Intel Corporation | Centralized control SIMD processor having different priority levels set for each data transfer request type and successively repeating the servicing of data transfer request in a predetermined order |
JP2854474B2 (ja) * | 1992-09-29 | 1999-02-03 | 三菱電機株式会社 | バス使用要求調停装置 |
US5533188A (en) * | 1992-10-19 | 1996-07-02 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Fault-tolerant processing system |
JPH0760395B2 (ja) * | 1992-11-06 | 1995-06-28 | 日本電気株式会社 | フォールトトレラントコンピュータシステム |
US5434993A (en) * | 1992-11-09 | 1995-07-18 | Sun Microsystems, Inc. | Methods and apparatus for creating a pending write-back controller for a cache controller on a packet switched memory bus employing dual directories |
JP2522140B2 (ja) * | 1992-11-18 | 1996-08-07 | 日本電気株式会社 | 論理回路 |
US5396619A (en) * | 1993-07-26 | 1995-03-07 | International Business Machines Corporation | System and method for testing and remapping base memory for memory diagnostics |
US5577204A (en) * | 1993-12-15 | 1996-11-19 | Convex Computer Corporation | Parallel processing computer system interconnections utilizing unidirectional communication links with separate request and response lines for direct communication or using a crossbar switching device |
US5535405A (en) * | 1993-12-23 | 1996-07-09 | Unisys Corporation | Microsequencer bus controller system |
CA2145553C (en) * | 1994-03-30 | 1999-12-21 | Yuuki Date | Multi-processor system including priority arbitrator for arbitrating request issued from processors |
US5613153A (en) * | 1994-10-03 | 1997-03-18 | International Business Machines Corporation | Coherency and synchronization mechanisms for I/O channel controllers in a data processing system |
US5623672A (en) * | 1994-12-23 | 1997-04-22 | Cirrus Logic, Inc. | Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment |
US5603005A (en) * | 1994-12-27 | 1997-02-11 | Unisys Corporation | Cache coherency scheme for XBAR storage structure with delayed invalidates until associated write request is executed |
US5487074A (en) * | 1995-03-20 | 1996-01-23 | Cray Research, Inc. | Boundary scan testing using clocked signal |
DE69616402T2 (de) * | 1995-03-31 | 2002-07-18 | Sun Microsystems Inc | Schnelle Zweitor-Cachesteuerungsschaltung für Datenprozessoren in einem paketvermittelten cachekohärenten Multiprozessorsystem |
US5691985A (en) * | 1995-04-19 | 1997-11-25 | Lucent Technologies Inc. | System and method for increasing throughput of inter-network gateways using a hardware assist engine |
US5805905A (en) * | 1995-09-06 | 1998-09-08 | Opti Inc. | Method and apparatus for arbitrating requests at two or more levels of priority using a single request line |
-
1996
- 1996-08-12 US US08/695,556 patent/US5887146A/en not_active Expired - Lifetime
- 1996-08-13 CA CA002183223A patent/CA2183223A1/en not_active Abandoned
- 1996-08-14 US US09/011,721 patent/US6122756A/en not_active Expired - Lifetime
- 1996-08-14 EP EP96929744A patent/EP0852035A4/en not_active Withdrawn
- 1996-08-14 WO PCT/US1996/013742 patent/WO1997007457A1/en not_active Application Discontinuation
- 1996-08-14 JP JP9509578A patent/JPH11510934A/ja not_active Withdrawn
- 1996-08-14 CA CA002229441A patent/CA2229441A1/en not_active Abandoned
-
1998
- 1998-12-09 US US09/208,139 patent/US6026461A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7519856B2 (en) | 2004-12-21 | 2009-04-14 | Nec Corporation | Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system |
Also Published As
Publication number | Publication date |
---|---|
CA2183223A1 (en) | 1997-02-15 |
WO1997007457A1 (en) | 1997-02-27 |
EP0852035A1 (en) | 1998-07-08 |
US6026461A (en) | 2000-02-15 |
EP0852035A4 (en) | 1999-10-13 |
US5887146A (en) | 1999-03-23 |
US6122756A (en) | 2000-09-19 |
CA2229441A1 (en) | 1997-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6122756A (en) | High availability computer system and methods related thereto | |
US5220668A (en) | Digital data processor with maintenance and diagnostic system | |
US6684343B1 (en) | Managing operations of a computer system having a plurality of partitions | |
US6574748B1 (en) | Fast relief swapping of processors in a data processing system | |
US8327113B2 (en) | Method, system, and apparatus for dynamic reconfiguration of resources | |
JP4124507B2 (ja) | 構成可能なハードウエア・システム・ドメインを有するマルチプロセッサ・コンピュータ | |
US5386551A (en) | Deferred resource recovery | |
US7222262B2 (en) | Methods and devices for injecting commands in systems having multiple multi-processor clusters | |
WO1997046941A9 (en) | Digital data processing methods and apparatus for fault isolation | |
EP0414379A2 (en) | Method of handling errors in software | |
US20050240806A1 (en) | Diagnostic memory dump method in a redundant processor | |
US20020152421A1 (en) | Diagnostic cage for testing redundant system controllers | |
US7007192B2 (en) | Information processing system, and method and program for controlling the same | |
CA2032067A1 (en) | Fault-tolerant computer system with online reintegration and shutdown/restart | |
US7933966B2 (en) | Method and system of copying a memory area between processor elements for lock-step execution | |
JP2002014909A (ja) | マルチパーティション・コンピュータシステム | |
JP2005500622A (ja) | データ転送ルーティングメカニズムを用いるコンピュータシステムパーティショニング | |
US7127638B1 (en) | Method and apparatus for preserving data in a high-availability system preserving device characteristic data | |
JPH11161625A (ja) | コンピュータ・システム | |
EP0415549A2 (en) | Method of converting unique data to system data | |
US7568138B2 (en) | Method to prevent firmware defects from disturbing logic clocks to improve system reliability | |
JP3301992B2 (ja) | 電源故障対策を備えたコンピュータシステム及びその動作方法 | |
US7916722B2 (en) | Method for indirect access to a support interface for memory-mapped resources to reduce system connectivity from out-of-band support processor | |
JPH0934809A (ja) | 高信頼化コンピュータシステム | |
US20040225783A1 (en) | Bus to multiple jtag bus bridge |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050915 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070118 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070329 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090413 |