JPH11510652A - 半導体チップ用の支持部材 - Google Patents

半導体チップ用の支持部材

Info

Publication number
JPH11510652A
JPH11510652A JP9541367A JP54136797A JPH11510652A JP H11510652 A JPH11510652 A JP H11510652A JP 9541367 A JP9541367 A JP 9541367A JP 54136797 A JP54136797 A JP 54136797A JP H11510652 A JPH11510652 A JP H11510652A
Authority
JP
Japan
Prior art keywords
support member
sheet
contact surface
terminals
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9541367A
Other languages
English (en)
Other versions
JP3080175B2 (ja
Inventor
ホウデュー デトレフ
フーバー ミヒャエル
ローデ フォルカー
ショイエンプフルーク リヒャルト
シュタンプカ ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19620025A external-priority patent/DE19620025A1/de
Priority claimed from DE19635732A external-priority patent/DE19635732A1/de
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11510652A publication Critical patent/JPH11510652A/ja
Application granted granted Critical
Publication of JP3080175B2 publication Critical patent/JP3080175B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745Mounting details of integrated circuit chips
    • G06K19/07747Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 本発明はチップカード内へ挿入するため、並びに回路基板上へSMD−技術ではんだ付けするための半導体チップ用の支持部材に関する。目的の達成のために、プラスティックシートの銅被覆層が、コンタクト面(3)が、支持部材の縁で終わっていて、信頼性の高いはんだ付けを可能にする導体路(4)と一体に構成されている。

Description

【発明の詳細な説明】 半導体チップ用の支持部材 本発明は、半導体チップ、特にチップカード内へ組み込むための半導体チップ 用の支持部材であって、金属のシートが不導体のシート上へ積層され、かつ支持 部材の2つの互いに対向した主縁に沿ってコンタクト面を配置するように形成す るように構造化された形式のものに関する。 このような支持部材は例えばドイツ国特許第3424241号から公知であり 、広範にチップカード内で使用されている。製作には不導体のシート(近年では 有利にはガラスファイバ強化エポキシド樹脂から製作)に導体の、有利には表面 仕上げされた銅から製作されたシートが積層される。この導体のシート内に、互 いに絶縁されたコンタクト面を形成する構造がエッチングされる。コンタクト面 は2つの互いに平行な列をなして中央面の長手側に配置される。たいていの場合 外側のコンタクト面の1つが中央のコンタクト面と一体に構成される。不導体の シート内には積層過程の前に孔が打ち抜かれ、孔は、半導体チップを電気的にコ ンタクト面と結合して、半導体チップがコンタクト面を介して読み取り装置によ って接触接続され得るようにコンタクト面へのアクセスを可能にする。例えばド イツ国特許第3424241号の例のように、支持部材−チップ構成の全高を小 さくするために、半導体チップを受容するための中央の打ち抜き部を設けてもよ い。 公知の支持部材は今日ではたいていほぼ方形のベース面を持ち、2列のコンタ クト面は支持部材の2つの対向して位置する縁に沿って延びている。 チップカード用の半導体チップはかつてはほとんど専ら具体的な記憶機能を果 たし、かつそのシリアルデータインプットのためにチップカードでの使用にしか 適さなかった。しかしマイクロプロセッサ機能を持つチップカードの普及と共に 、これに使用される半導体チップはより一般的に使用可能となった、それという のもシリアルインプットを持つマイクロプロセッサ、特に特別な双対プロセッサ は、チップカード内にパッケージされない場合にも使用できるからである。これ らは例えばPCMCIA−カード内にも組み込むかまたは一般的に回路基板上で 使用することができる。 半導体チップと回路基板との間の今日の優れた結合技術はSMD(表面実装部 品Surface Mounted Device)技術によるはんだ付けである。この技術でははんだ ペーストがスクリーン印刷によって回路基板上へ適用され、次いで半導体チップ (これはSMDとして収納されている)がこの上に位置決めされる。引き続き回 路基板は炉内に入れられ、はんだを溶融し、これによ って回路基板と半導体チップとの間の結合を形成する。 SMD能力を持つチップケーシングは、自動実装およびまた自動はんだ付け過 程を可能にする、特別に成形された端子を備える。この場合はんだ結合は信頼性 の高いものであり、かつはんだが流れて、このために短絡が起こるかもしくは良 好な接触が得られないことがないように所定の箇所に形成されなければならない 。 それに対して、チップカード用の今日的な支持部材は比較的大面積のコンタク トを持ち、コンタクトは第1に読み取り装置の走査先端部に対する確実な接触接 続を形成するために使用される。特にISO−基準ISO7816によって、コ ンタクト面の最小寸法および位置が規定されている。 異なる用途に対しては、種々のケーシングもしくはチップ支持体を設ける必要 があり、これは種々の製作工程、ロジスティック、材料等により製作コストの増 大を招く。 スイス国特許654143号から、他の実装方法、例えばハイブリッド回路へ の組み込み用でもあるチップカード用支持部材を提供することが公知である。し かしこの刊行物の支持部材ではチップカード組み付けのためのコンタクト面とこ れと一体に構成される端子とが異なる平面内にあり、そのため面倒な製作を必要 とする。その上に端子が半導体チップの直接接触接続のために設けられており、 従ってはんだ付け脚(Loetfahne)としても使用することは、チップがこれによ り損傷されるおそれがあるのでできない。 ヨーロッパ特許公開第0311435号においても金属を積層された不導体の 基材から成るチップカード用の支持部材が開示され、ここでは金属被覆層が構造 化されてコンタクト面にされている。この場合端子を形成する導体路はコンタク ト面と一体に構成されている。しかしこれらの端子は基材の切欠内に配置された 半導体チップの直接接触接続に使用され、かつこの目的のために切欠の領域内へ 突入している。従って端子はこの場合でもはんだ付け脚としては使用できない。 したがって本発明の課題は、チップカードに適用されるISO−規格も満たし 、かつSMD−組立可能でもある半導体チップ用の支持部材を提案することであ る。 この課題は請求項1による支持部材によって解決される。有利な構成は下位請 求項に記載されている。 銅積層されたガラスエポキシド支持部材の製作に際しては、コンタクト面のみ ならずこのコンタクト面と一体に結合された狭い導体路も本発明の形式でエッチ ングされる。銅箔(シート)はこの場合、基板と不導体のプラスティックシート との間に十分に大きな間隔を保証してはんだペーストによる電気的な短絡の危険 を低減するために、少なくとも35μm、有利に約70μmの厚さを持たなけれ ばならない。有利に不導体シートはカプトン(Kapton)製であり、これはSMD −はんだ付け用として十分に温度安定性である。狭い、有利に約0.4mm幅の 、従ってSMD−規格に相当する導体路によって明確に決められたはんだ付けが 可能である。 有利に導体路は互いに平行に延び、この場合有利に約1.27mmの中心線間 距離を持ち、このことは同様にSMD−規格に適応する。ここで導体路はコンタ クト面の列に平行でもこれらに垂直に延びていてもよい。原則的には任意の各方 向が可能である。 本発明の有利な構成では、導体路は支持部材の縁で終わっており、従ってはん だ結合の光学的コントロールが可能である。別の構成では、導体路は流れバリア としてくびれ部を有し、これによりはんだ付けは特定の領域内でのみ行うことが でき、同時に良好な結合が保証される。 本発明の別の構成では、導体路が2群に分けられており、2つの群は支持部材 の対向して位置する縁で終わっている。 導体路が支持部材の縁で終わっている場合には支持部材の中央に銅箔が存在し ないようにすることができる。不導体の基材の他方の側に配置された半導体チッ プとコンタクト面とをワイヤボンディング技術で電気 的に接触接続する際に、基材シートが曲がってしまうことがあり、これは劣悪な 接合結果を導くことがある。従って本発明の有利な構成においては、支持部材の 中央領域内に銅箔の面を残し、寄生容量が生じないように銅箔が導体路およびま たはコンタクト面と結合される。これらの面は不導体シートのワイヤボンディン グの際の曲げを阻止するためのサポート部材として作用する。 本発明によるもう1つの構成においては、絶縁シートが少なくとも1つの切欠 を有し、切欠が永続的な接触接続(はんだ付けのような)のために設けられた端 子を覆わないようにする。したがって、絶縁シートの側から端子を見ることがで き、それによって端子のはんだ付けの後はんだ付け結果を光学的にコントロール 可能である。この本発明による切欠が設けられない場合には、このような光学的 なコントロールは実際には可能ではない、それというのも導電性のシートおよび これに場合により存在するスリットもしくは切欠が全体的に絶縁シートによって 覆われるからである。 本発明の構成によれば、端子の少なくとも1つは絶縁シートから曲げ出される ように配慮される。この構成は、はんだ付けの間、僅かな相互間隔しか持たない 端子ではんだの毛管効果が回避されるという利点を持つ。この毛管効果は曲げら れていないもしくは曲げ出されていない端子間では生じることがある。 本発明の他の構成においては、端子の少なくとも1つが切欠の有利には対向し て配置された2つの側で絶縁シートに固定される。切欠の2つの側の1つへの端 子の固定は切断可能であり、そのため引き続きこの端子も絶縁シートから曲げ出 すことができる。端子の両側の固定によって、端子が支持部材の取扱いまたは輸 送の結果意図せずに曲げられ、もしくは傷つけられることが回避される。他方そ れにもかかわらず絶縁シートへの固定の片側の切断によってはんだ付け前に端子 の有利な曲げ出しが可能である。 本発明が以下図面を用いて実施例について詳説される。図1は本発明による支 持部材の後面と前面の斜視図、図2は図1による支持部材の平面図、図3は本発 明による支持部材の別の変更例の図、図4は、導電性のシートの側から見た本発 明による支持部材の図、図5は、図4の支持部材を逆の、電気絶縁性シートが存 在する側から見た図、図6は、外装を設けられた固定され、かつ端子が絶縁シー トから曲げ出された後の図4の支持部材の断面図、図7は図6の支持部材の平面 図である。 図1は本発明による支持部材の上面と下面の斜視図を示す。図の右半部には上 面が示され、上面はできる限り温度安定性のプラスティック、例えばカプトンか ら成る不導体の基材1を示す。基材1の上にはプラスティックケーシング2が配 置され、その内部には図示 されない半導体チップがある。プラスティックケーシング2は射出成形型を用い てまたはまた流し込みによっても設けることができる。後者の場合支持フレーム を基材上に設けることができる。 図1の左側部分には支持部材の下面が示され、下面はコンタクト面3とこれに 一体に結合された導体路4を示す。 図2にはこの下面が平面図で示されている。コンタクト面3は2列で支持部材 の2つの対向位置の縁に沿って延びている。これらの面は読み取り装置によって 接触接続される領域を覆っており、領域の大きさと位置とはISO−規格ISO 7816によって規定されている。 2列のコンタクト面3間をこれに平行に導体路4が延び、導体路は2群に分か れ、各導体路4はそれぞれコンタクト面3の1つと結合されている。2つの群は 支持部材の対向して位置した縁で終わっており、従って導体路4の中心線間には SMD−はんだ付けの規格を満たすための約1.27mmの間隔を形成すること ができる。導体路4は少なくとも端部(ここではんだ付けが行われる)に約0. 4mmの幅を持つ。 図2に示された支持部材では導体路4は一定の幅を持っている。これにより支 持部材の中央内および支持部材の対向して位置した側に配置された半導体チップ の角が位置することになる領域内に領域が生じ、この 領域では銅箔がエッチング除去される。このためチップのワイヤボンディング時 に、すなわちそのコンタクト面との電気的結合の際に不導体の基材が曲がること があるという問題がある。この理由から本発明の有利な構成において銅領域5, 6,7,8,9が残されており、これらは寄生容量を回避するために導体路4の いずれかに一体に結合されている。しかしまた原則的には導体路4をコンタクト 面3と結合された端部で幅広に構成することができる。 導体路4は自由端近くにくびれ部10を備え、くびれ部ははんだの流れバリア として作用する。これによってより精確なはんだ付けを行うことができる。 図2による実施形では導体路4は支持部材の縁へ案内されている。しかし導体 路は支持部材の中央で終わっていてもよい。この場合にははんだ付けの光学的な コントロールは可能ではない。 図3には本発明による支持部材の別の実施形が示されている。この例でもコン タクト面11は2つの平行な列を成して延びているが、しかし角のコンタクト面 11aと一体に構成された中央の面12に沿っている。中央の面12と角コンタ クト面11aとの結合はスリット13を有し、スリットは中央の面12の幅とほ ぼ同じ長さである。スリットは、支持部材をプラスティックカード内へ接着する 接着剤層の幅にほぼ相当する距離を置いて支持部材の縁に平行に延びている。こ れには加熱接着法が使用される。すなわち熱ポンチが支持部材をカード上へ所定 時間、接着剤層が溶融するまで押しつける。スリット13は、ポンチの熱が銅箔 を介して面12の領域内へ取り付けられた半導体チップへ達し、これを損傷する のを阻止する。 同じ理由から中央の面12も支持部材の対向して位置した縁まで達しない。そ の代わりにそこの角コンタクト面11bの1つがそこの支持部材縁に沿って延長 せしめられている。 本発明によるSMD−はんだ付けに使用される導体路14はこの実施例ではコ ンタクト面列の方向に対して垂直に延び、かつ角コンタクト面11a〜11d間 にある。この理由から中央のコンタクト面11e〜11hは支持部材の縁まで達 していず、破線で示された、ISO−規格ISO7816によって規定された線 までにしか達していない。 コンタクト面11の最小寸法および位置は破線で示された領域15によって示 されている。 導体路14はここでは図2による実施例の場合よりも著しく短いが、しかしそ れでもより信頼性の高いはんだ付けを許す。この例でもくびれ部を流れバリアと して設けることができる。しかしくびれ部は図3には示されていない。図3によ る実施例でも導体路の幅と間隔はSMD−はんだ付けの規格に該当する。 図4は、図3に既に示された本発明による支持部材 の1構成を示す。この例でも支持部材の分離可能な接触接続のためのコンタクト 面11と支持部材の永続的な接触接続のための端子14とが設けられている。コ ンタクト面11を介しての分離可能な接触接続は支持部材がチップカード内へ挿 入される場合に配慮され、この場合カードは接触接続のために相応する読み取り 装置内へ押し入れられ、かつ引き続きこれから再び取り出される。永続的な接触 接続は、それとは異なり支持部材が例えば回路基板上へはんだ付けされる場合で ある。 この実施例では支持部材は2つの切欠17を絶縁シート1内に持ち、切欠は永 続的な接触接続のために設けられた端子14を絶縁シート1が覆わないようにす る。切欠17は絶縁シート1の外縁に対して距離を有しているので、図4に示さ れているように端子14が切欠17を越えて延び、従って切欠17の対向して位 置する2つの側において接合によって絶縁シートへ固定することが可能である。 切欠の両側での固定によって端子は線条寸法にもかかわらず損傷から守られる。 全体的にこれによって支持部材の安定性が高められる。 図5は図4の支持部材を別の側から見た図を示す。図5では支持部材が既に外 装によって覆われた半導体チップを備えられている。一般に熱硬化性プラスティ ックから製作される外装2とこの中に配置されたチッ プ自体は見えない。チップの端子とコンタクト面11もしくは端子14との間の 電気的な結合もチップ外装2によって覆われている。 支持部材の製作は以下のように行われる: 1.電気的に絶縁性のシート1の製作には例えばエポキシド樹脂、ポリエステル シートまたはカプトンが好適である。絶縁シートは厚さ60〜180μmを持つ 。打ち抜きによって絶縁シート1にホールが形成され、このホールを用いて後に チップとコンタクト面11もしくは端子14との間の電気的結合が実施可能であ る。同じ打ち抜きによって本発明による切欠17も形成可能である。 2.有利には35〜70μmを持つ銅から成る導電性シートの製作。 3.導電性シート内のコンタクト面11と端子14とを打ち抜きによって形成し 、次いで2つのシートを一緒に積層するか、または導電性シートの構造化の前に 2つのシートの積層を実施し、次いで導電性シートの構造化をフォト塗料塗布、 引き続く露光およびエッチングによって行う。 4.導電性シートにニッケル(拡散バリアの形成、接合性の改善および摩擦特性 の上昇のため)および金(腐食防止のためおよび光学的理由から)を被覆。 図6は、図4,図5からの支持部材の横断面図を示し、かつ図7は平面図であ るが、図面は縮尺通りでは ない。図6の支持部材では端子14が例えば打ち抜きによってそれぞれ切欠17 の片側で絶縁シート1との固定部から分離され、引き続き下方へ絶縁シート1か ら曲げ出され、もしくは角度を付けられている。端子14とチップ18との電気 的な結合はもちろん端子14の第2の固定を通じて継続される。 端子14の角度付けは、隣接する端子14相互間の距離が比較的小さいことに よるはんだの毛管効果が回避されるという利点が得られる。これについては、本 発明による端子14の曲げ出しによって得られる、はんだ表面と絶縁シート1の 下面との間の鉛直方向の距離が重要である。 図面、特に図6から、絶縁シート1内の本発明による切欠17によって、支持 部材の永続的な接触接続の形成のための端子14のはんだ付けに際して一つには 絶縁シート1上方からのはんだ付け過程への直接のアクセスが存在し、他方では はんだ付け過程の終結後はんだ付け過程の結果を光学的にコントロールすること ができることが明らかに判る。このことは特に有利である、それというのも支持 部材の製作の際には機械的応力に基づいてチップ外装の強力な収縮によって導電 性のシートの著しい不平らが生じることがあるからである。これはコンタクト面 11相互間、または端子14相互間の短絡またはその他のはんだ欠陥、例えば不 十分な濡れ、空洞等に導くことがある。 図6の構成とは異なり、もちろん端子14を絶縁シート1から曲げ出さないこ とも可能であり、これによって切欠の片側での端子14の打ち抜きは不要となる 。これによってはんだに関する毛管効果を回避するという利点は放棄されるが、 製作工程が節約され、しかも永続的な接触接続の光学的コントロール可能性およ び端子14の絶縁シート1への確実な固定は維持される。 本発明の他の実施例では、切欠17が直接絶縁シート1の縁に配置されること も可能である。この場合には、または図示の実施例で端子14が切欠17の外側 の側で固定されていない場合には(端子がそこで接合されていないかまたはそも そも切欠17を越えて突出していないことによって)、打ち抜き過程が不要なの で絶縁シート1からの端子14の曲げ出しを行うのは特に簡単に可能である。 もちろん図示の支持部材とは異なる数の切欠17が設けられる本発明の実施形 も可能である。図示の構成の変更形で、各切欠17が例えば個々の端子14相互 間でさらに分割されていても良い。端子14の構成に応じて切欠17の形状およ び構成の適合を実施しなければならない。 本発明は、特にSMD−技術で端子を介して支持部材を永続的に接触接続する のに好適である。しかし、曲げ出された端子を従来の方法で回路基板内に設けら れたホール内へ挿入し、そこではんだ付けするのも可能である。この場合も本発 明による切欠ははんだ付け結果の光学的コントロールを可能にする。 端子14の永続的な接触接続のためにははんだ付けの他に導電性の接着剤を用 いての接合も該当する。 金属積層されたプラスティック基材−支持部材のコンタクト側がコンタクト面 と一体に構成された導体路を持つ本発明による構成によって、支持部材をチップ カード内へ組み込むこともまた回路基板上へはんだ付けすることも可能である。
【手続補正書】特許法第184条の8第1項 【提出日】1998年5月28日 【補正内容】 明細書 半導体チップ用の支持部材 本発明は、半導体チップ、特にチップカード内へ組み込むための半導体チップ 用の支持部材であって、金属のシートが不導体のシート上へ積層され、かつ支持 部材の2つの互いに対向した主要縁に沿ってコンタクト面を配置するように形成 するように構造化されており、かつ半導体チップが不導体のシートの、金属シー ト側とは反対の側に配置されていて、しかも不導体のシート内の切欠を通って電 気的にコンタクト面と結合された形式のものに関する。 このような支持部材は例えばドイツ国特許第3424241号から公知であり 、広範にチップカード内で使用されている。製作には不導体のシート(近年では 有利にはガラスファイバ強化エポキシド樹脂から製作)に導体の、有利には表面 仕上げされた銅から製作されたシートが積層される。この導体のシート内に、互 いに絶縁されたコンタクト面を形成する構造がエッチングされる。コンタクト面 は2つの互いに平行な列をなして中央面の長手側に配置される。たいていの場合 外側のコンタクト面の1つが中央のコンタクト面と一体に構成される。不導体の シート内には積層過程の前に孔が打ち抜かれ、孔は、半導体チップを電気的にコ ンタクト面と結合して、半導体チップがコンタクト面を介して読み取り装置によ って接触接続され得るようにコンタクト面へのアクセスを可能にする。例えばド イツ国特許第3424241号の例のように、支持部材−チップ構成の全高を小 さくするために、半導体チップを受容するための中央の打ち抜き部を設けてもよ い。 公知の支持部材は今日ではたいていほぼ方形のベース面を持ち、2列のコンタ クト面は支持部材の2つの対向して位置する縁に沿って延びている。 上記の形式の支持部材は仏国特許公開第2617668号および同第2684 236号からも公知である。この支持部材においてはコンタクト面が狭い導体路 と結合されており、導体路は共通の端子へ案内されていて、簡単な形式でコンタ クト面の電気的な表面仕上げを実施することができる。 請求の範囲 1.半導体チップ、特にチップカード内へ組み込むための半導体チップ(18) の支持部材であって、金属のシートが不導体のシート(1)上に積層されていて 、しかも支持部材の対向して位置した2つの主要な縁に沿って2つの平行な列を なして配置されたコンタクト面(3;11)が形成されるように構造化されてお り、かつ半導体チップが不導体のシートの、金属シート側とは反対の側に配置さ れていて、しかも不導体のシート内の切欠を通って電気的にコンタクト面と結合 された形式のものにおいて、各コンタクト面(3;11)が、金属シートから形 成されていて金属シートと同一平面内に延びた、コンタクト面の寸法に比べて狭 い、端子(4;14)を形成する導体路と一体に結合されており、端子(4;1 4)の寸法および相互間距離がSMD−はんだ付けに関するISO−規格に適応 することを特徴とする、半導体チップ用の支持部材。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FI,FR,GB,GR,IE,IT,L U,MC,NL,PT,SE),BR,CN,JP,K R,MX,RU,UA,US (72)発明者 フォルカー ローデ ドイツ連邦共和国 D―85661 フォルス ティニング ブーヘンシュトラーセ 10ア ー (72)発明者 リヒャルト ショイエンプフルーク ドイツ連邦共和国 D―93161 ズィンツ ィング マリアオルターシュトラーセ 25 (72)発明者 ペーター シュタンプカ ドイツ連邦共和国 D―92421 シュヴァ ンドルフ クラードルファー シュトラー セ 41アー

Claims (1)

  1. 【特許請求の範囲】 1.半導体チップ、特にチップカード内へ組み込むための半導体チップ(18) 用の支持部材であって、金属のシートが不導体のシート(1)上に積層されてい て、しかも支持部材の対向して位置した2つの主要な縁に沿って2つの平行な列 をなして配置されたコンタクト面(3;11)が形成されるように構造化されて おり、かつ半導体チップが不導体のシートの、金属シート側とは反対の側に配置 されていて、しかも不導体のシート内の切欠を通って電気的にコンタクト面と結 合された形式のものにおいて、各コンタクト面(3;11)が、金属シートから 形成されていて金属シートと同一平面内に延びた、コンタクト面の寸法に比べて 狭い、端子(4;14)を形成する導体路と一体に結合されていることを特徴と する、半導体チップ用の支持部材。 2.半導体チップが不導体シートの切欠内に配置されており、不導体シートが全 面にわたって金属シートによって覆われている、請求項1記載の支持部材。 3.導体路(4;14)が支持部材の縁まで達している、請求項1または2記載 の支持部材。 4.導体路(4)がそれぞれ1つのくびれ部(10)を有している、請求項1か ら3までのいずれか1項記載の支持部材。 5.導体路(4;14)が2群に分けられており、各群の導体路(4;14)が 支持部材の対向して位置する縁で終わっている、請求項1から4までのいずれか 1項記載の支持部材。 6.導体路(14)が支持部材の主要縁で終わっている、請求項1から5までの いずれか1項記載の支持部材。 7.導体路(4)が主要縁に対して垂直に延びた支持部材の縁で終わっている、 請求項1から5までのいずれか1項記載の支持部材。 8.導体路(4)の少なくとも1つが支持部材の中央の領域内に一体成形部分を 有している、請求項1から7までのいずれか1項記載の支持部材。 9.一体成形部分の少なくとも1つが導体路(4)よりも幅広である、請求項8 記載の支持部材。 10.絶縁シート(1)が、永続的な接触接続のための端子(14)の部分を覆 わない少なくとも1つの切欠(17)を有している、請求項1から9までのいず れか1項記載の支持部材。 11.端子(14)の少なくとも1つが絶縁シート(1)から曲げ出されている 、請求項10記載の支持部材。 12.端子(14)の少なくとも1つが切欠(17)の2つの側で絶縁シート( 1)に固定されている、請求項10記載の支持部材。
JP09541367A 1996-05-17 1997-05-14 半導体チップ用の支持部材 Expired - Fee Related JP3080175B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE19620025A DE19620025A1 (de) 1996-05-17 1996-05-17 Trägerelement für einen Halbleiterchip
DE19620025.3 1996-09-03
DE19635732.2 1996-09-03
DE19635732A DE19635732A1 (de) 1996-09-03 1996-09-03 Trägerelement für einen Halbleiterchip
PCT/DE1997/000977 WO1997044823A1 (de) 1996-05-17 1997-05-14 Trägerelement für einen halbleiterchip

Publications (2)

Publication Number Publication Date
JPH11510652A true JPH11510652A (ja) 1999-09-14
JP3080175B2 JP3080175B2 (ja) 2000-08-21

Family

ID=26025806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09541367A Expired - Fee Related JP3080175B2 (ja) 1996-05-17 1997-05-14 半導体チップ用の支持部材

Country Status (13)

Country Link
US (1) US6326683B1 (ja)
EP (1) EP0902973B1 (ja)
JP (1) JP3080175B2 (ja)
KR (1) KR20000010876A (ja)
CN (1) CN1134064C (ja)
AT (1) ATE207243T1 (ja)
BR (1) BR9709319A (ja)
DE (1) DE59704976D1 (ja)
ES (1) ES2166082T3 (ja)
IN (1) IN190208B (ja)
RU (1) RU2156521C2 (ja)
UA (1) UA46842C2 (ja)
WO (1) WO1997044823A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803656B2 (en) * 1997-12-31 2004-10-12 Micron Technology, Inc. Semiconductor device including combed bond pad opening
JP3532123B2 (ja) * 1999-07-06 2004-05-31 日本圧着端子製造株式会社 集積回路内蔵カード
JP3494100B2 (ja) * 2000-01-11 2004-02-03 富士通株式会社 半導体装置及びその実装方法
EP1119047A1 (de) * 2000-01-18 2001-07-25 Infineon Technologies AG Flächiger Träger für ein Chipmodul und Herstellungsverfahren für ein Chipmodul
ES2177447B1 (es) * 2000-12-29 2004-08-16 Lear Automotive (Eeds) Spain, S.L. Circuito electronico con terminales de conexion integrados y metodo para su fabricacion.
WO2004100606A1 (en) * 2003-05-09 2004-11-18 Widex A/S A method for manufacturing a carrier element for a hearing aid and a carrier element for a hearing aid
JP4037332B2 (ja) * 2003-07-10 2008-01-23 シャープ株式会社 Icモジュールおよびicカード
DE10352079A1 (de) * 2003-11-08 2005-06-02 Robert Bosch Gmbh Elektromotor, sowie Verfahren zur Herstellung eines solchen
DE102004011702B4 (de) * 2004-03-10 2006-02-16 Circle Smart Card Ag Verfahren zur Herstellung eines Kartenkörpers für eine kontaktlose Chipkarte
JP4472582B2 (ja) * 2005-05-27 2010-06-02 日本メクトロン株式会社 可撓性回路基板の実装処理方法
EP2189928A1 (fr) * 2008-11-21 2010-05-26 Gemalto SA Dispositif à circuit integré muni de différents moyens de connexion
WO2011087168A1 (ko) * 2010-01-15 2011-07-21 삼성엘이디 주식회사 인쇄회로기판
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
CN103928431B (zh) * 2012-10-31 2017-03-01 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
US9368427B2 (en) * 2013-02-01 2016-06-14 Mxtran Inc. Integrated circuit film and method of manufacturing the same
US9418254B2 (en) * 2013-02-01 2016-08-16 Mxtran Inc. Integrated circuit film and method for manipulating the same
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
US20160314721A1 (en) * 2015-04-24 2016-10-27 Kabushiki Kaisha Toshiba Anti-tamper label and storage device with the same
CN107025481B (zh) * 2016-02-02 2021-08-20 上海伯乐电子有限公司 柔性印制电路板及应用其的智能卡模块和智能卡
DE102016110780A1 (de) 2016-06-13 2017-12-14 Infineon Technologies Austria Ag Chipkartenmodul und Verfahren zum Herstellen eines Chipkartenmoduls

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046192A1 (de) * 1980-12-08 1982-07-15 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer ic-bausteine
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
DE3234745C2 (de) 1982-09-20 1986-03-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung
FR2548857B1 (fr) 1983-07-04 1987-11-27 Cortaillod Cables Sa Procede de fabrication en continu d'une carte imprimee
FR2588695B1 (fr) * 1985-10-11 1988-07-29 Eurotechnique Sa Procede de fabrication d'un microboitier, microboitier a contacts effleurants et application aux cartes contenant des composants
FR2617668B1 (fr) * 1987-07-03 1995-07-07 Radiotechnique Compelec Dispositif comportant un circuit electronique monte sur un support souple et carte souple le comprenant
GB8723734D0 (en) 1987-10-09 1987-11-11 De La Rue Co Plc Ic modules
FR2624651B1 (fr) * 1987-12-14 1991-09-06 Sgs Thomson Microelectronics Procede de mise en place d'un composant electronique et de ses connexions electriques sur un support et produit ainsi obtenu
DE3809005A1 (de) * 1988-03-17 1989-09-28 Hitachi Semiconductor Europ Gm Chipmodul und seine herstellung und verwendung
US5162894A (en) * 1988-05-24 1992-11-10 Kabushiki Kaisha Toshiba Semiconductor integrated circuit having a dummy lead and shaped inner leads
DE3901402A1 (de) 1989-01-19 1990-07-26 Telefonbau & Normalzeit Gmbh Verfahren zur herstellung einer chipkarte
US5294829A (en) * 1990-01-26 1994-03-15 Sgs-Thomson Microelectronics, Inc. IC package having direct attach backup battery
US5289034A (en) * 1990-01-26 1994-02-22 Sgs-Thomson Microelectronics, Inc. IC package having replaceable backup battery
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JPH05294093A (ja) * 1991-03-22 1993-11-09 Toshiba Corp 携帯可能記憶媒体
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
FR2684236B1 (fr) * 1991-11-27 1998-08-21 Gemplus Card Int Dispositif de connexion de circuit integre.
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
DE4232625A1 (de) 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JPH1032221A (ja) * 1996-07-12 1998-02-03 Nec Corp プリント配線基板
JP3176307B2 (ja) * 1997-03-03 2001-06-18 日本電気株式会社 集積回路装置の実装構造およびその製造方法

Also Published As

Publication number Publication date
CN1134064C (zh) 2004-01-07
ATE207243T1 (de) 2001-11-15
WO1997044823A1 (de) 1997-11-27
KR20000010876A (ko) 2000-02-25
EP0902973B1 (de) 2001-10-17
ES2166082T3 (es) 2002-04-01
DE59704976D1 (de) 2001-11-22
RU2156521C2 (ru) 2000-09-20
IN190208B (ja) 2003-06-28
UA46842C2 (uk) 2002-06-17
BR9709319A (pt) 2000-05-09
CN1218575A (zh) 1999-06-02
EP0902973A1 (de) 1999-03-24
JP3080175B2 (ja) 2000-08-21
US6326683B1 (en) 2001-12-04

Similar Documents

Publication Publication Date Title
JPH11510652A (ja) 半導体チップ用の支持部材
JPS60225414A (ja) チツプデバイスとしてのコンデンサおよびその製造方法
JPH01310598A (ja) 電子回路用ハウジング
US6469371B2 (en) Non-contact type IC card and process for manufacturing same
KR20010034753A (ko) 전기 부품용 지지체
JP2000057289A (ja) 非接触icカード
JPH1051034A (ja) 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板
US5383094A (en) Connection lead stucture for surface mountable printed circuit board components
JPS61102089A (ja) フラツトパツケ−ジicの実装構造
US20020189850A1 (en) Resin-molded board
JPH0442937Y2 (ja)
JP2572421Y2 (ja) チップled
JP3721614B2 (ja) リードフレーム及び電子部品搭載用基板の製造方法
JPH10256421A (ja) 半導体装置及びその実装方法
JP2536568B2 (ja) リ―ドフレ―ム
JP2580607B2 (ja) 回路基板及び回路基板の製造方法
JP3211116B2 (ja) 電子部品及びそのモジュール構造
JPH1012782A (ja) 混成集積回路装置およびその製造方法
JPH0217954B2 (ja)
JP2795520B2 (ja) 回路成形品
JPS62147671A (ja) フラットケーブルの端子接続方法
JPH0440283Y2 (ja)
JPH0225245Y2 (ja)
JPH1154882A (ja) 電子部品搭載用基板
JPH03207697A (ja) Icカード用プリント配線板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees