JPH11509371A - 集積回路 - Google Patents

Abstract

(57)【要約】 集積回路は同一または反対の導電形の２つの隣接するドープ範囲（２）とそれらの間に配置されている絶縁範囲（１）とを含んでおり、またドープ範囲（２）が集積回路のそれぞれの接続パッドと接続されている少なくとも１つの寄生的な電界効果トランジスタ（Ｔｐａｒ）または寄生的なダイオードを有する。ＥＳＤ耐性を高めるため、横方向の絶縁範囲（１）の長さ（Ｌ）が接続パッド（４）と接続されているＥＳＤ保護構造（Ｔ_ESD）の最大の放電経路の長さよりも大きく、またはそれに等しい。

Description

【発明の詳細な説明】 集積回路 本発明は集積回路に関する。 集積回路は静電放電（ＥＳＤ）に対して保護されなければならない。そのため にそれらの接続ピンは一般に相応の保護構造を設けられている。ＥＳＤ保護構造 はたいていの場合、回路の接続パッドと供給電位との間に配置される電界酸化物 トランジスタである。ＥＳＤ保護構造の課題は、ＥＳＤの生起の際にその際に生 ずる電荷を無障害でその放電経路を経て導き出すことである。ＥＳＤ保護構造と しての電界酸化物トランジスタの場合にはたとえばそのチャネルが放電経路を形 成する。 本発明の課題は、改善されたＥＳＤ保護を有する集積回路を提供することにあ る。 この課題は請求項１による集積回路により解決される。 本発明の実施態様は従属請求項にあげられている。 本発明は、絶縁範囲の両側に位置し、集積回路のそれぞれの接続パッドと接続 され、また寄生的なすなわち回路技術的に設けられているのではない電界効果ト ランジスタを形成する等しい導電形の２つの隣接するドープされた範囲が、ＥＳ Ｄにより特に危険にさらされるという認識に基づいている。ドープ範囲が相い異 なる導電形であれば、それらは相応の寄生的なダイオードを形成し、それが同じ くＥＳＤにより危険にさらされる。 以下図面により本発明を一層詳細に説明する。 図１および図２は本発明の実施例の詳細を断面図で示す。 図３は実施例を回路図で示す。 図１による実施例では基板３の表面に横方向に隣接するドープされた２つの範 囲２が配置されており、それらの間に絶縁範囲１が位置している。図１中の絶緑 範囲１はいわゆるＬＯＣＯＳ領域（ＬＯＣＯＳ＝シリコンの局部的酸化）である 。ドープ範囲２および絶縁範囲１は寄生的な半導体要素Ｔｐａｒ、この場合には 寄 生的なトランジスタを形成する。 ドープ範囲２は等しい導電形であり、この実施例ではそれらはｎドープされて いる。しかし本発明の他の実施例ではそれらは共にｐドープされていてもよい。 しかしドーピング濃度およびドーパントの導電形はドープ範囲２において相い異 なっていてよい。ドープ範囲２は基板１の代わりにたとえばエピタキシー層に位 置していてもよい。ドープ範囲２は拡散範囲（図示されているような）、ウェル またはいわゆるＬＤＤ領域（ＬＤＤ＝弱ドープドレイン）もしくはこれらの組み 合わせであってよい。ＬＤＤ領域は、その縁部においてその内部よりも低いドー ピング濃度を有するドレイン領域である。 基板３はドープ範囲２の伝導形と反対の導電形に、すなわちこの場合にはｐ導 電形にドープされている。 両方のドープ範囲２が相い異なる導電形であり、従って寄生的な半導体基板要 素が寄生的なダイオードであることも可能である。このような構造にも本発明は 応用可能である。 図２による実施例では絶縁範囲１はトレンチ状に基板３内に突入している（ト レンチ絶縁）。他の実施例では絶縁範囲１は図１中に示されているＬＯＣＯＳ領 域とトレンチ絶縁との組み合わせとして実現されていてよい。 図２中の左のドープ範囲２はｎウェル内のｎ⁺拡散として実現されており、ま た右のドープ範囲はＬＤＤ領域として実現されている。 このような寄生的なトランジスタＴｐａｒはたとえば、ドープ範囲２が、回路 技術的に設けられているすなわち寄生的ではない２つの異なる隣接するトランジ スタのドレインまたはソース領域であるところに存在する。しかし、ドープ範囲 ２の１つはたとえばガードリングであってもよい。 図３は本発明の実施例を概略回路図で示し、図１または図２による寄生的トラ ンジスタはドープ範囲２が集積回路のそれぞれの接続パッド４と接続されている ように形成されている。接続パッド４の１つは同様に集積回路の接続ピン５と接 続されている。このような接続は通常いわゆるボンディングワイヤにより製造さ れる。接続ピン５は集積回路の外部端子である。他方の端子４は接続ピン５と接 続されていない。それはたとえば測定ピンにより接触し得る測定点であってよい 。 このような接続パッド４は測定の実行中に、接続ピン５と接続されている接続パ ッド４と同じく、ＥＳＤによる危険にさらされている。本発明の他の実施例では 両接続パッド４はそれぞれ接続ピン５と接続されていてもよいし、両接続パッド ４のいずれとも接続されていなくてもよい。 図３はさらに、そのチャネルパスで接続パッド４の１つまたは相応のドープ範 囲２と集積回路の供給電位ＶＳＳ、この場合には接地電位との間に接続されてい る電界酸化物トランジスタ形態のＥＳＤ保護構造Ｔ_ESDを示す。そのゲートは同 じく接続パッド４と接続されている。このようなＥＳＤ保護構造Ｔ_ESDは本発明 の他の実施例では、両方のドープ範囲２に設けられていてもよい。 一般に集積回路では集積回路のすべての接続ピン５が、相い異なる供給電位、 たとえば接地電位および電位ＶＤＤと接続されていてよい少なくとも１つのＥＳ Ｄ保護構造Ｔ_ESDを設けられている。接続ピン５と接続されている２つの接続パ ッド４の間にＥＳＤ保護構造Ｔ_ESDを設けることも知られている。後者は特に、 これらの両接続ピン５が供給電位端子である場合である。 本発明によれば、いま、横方向の絶縁範囲１の長さＬは接続パッド４と接続さ れているＥＳＤ保護構造Ｔ_ESDの最大の放電経路の長さよりも大きく、またはそ れに等しい。これにより、そのオーム抵抗が絶縁範囲１の長さＬと共に増大する ので、寄生的なトランジスタＴｐａｒのＥＳＤ耐性が高められる。この長さＬが 大きいほど、寄生的なトランジスタＴｐａｒは高抵抗である。本発明によれば、 寄生的なトランジスタＴｐａｒの設定はＥＳＤ保護構造Ｔ_ESDのそれに関係して いる。これは既に高いＥＳＤ耐性に設計されているので、上記のようにして同じ く寄生的なトランジスタＴｐａｒの高いＥＳＤ耐性が得られる。 試験の結果、寄生的なトランジスタＴｐａｒの特に高いＥＳＤ耐性が、絶縁範 囲１の長さＬがＥＳＤ保護構造Ｔ_ESDの最大の放電経路の長さの１．５倍に少な くとも等しいときに達成されることが判明している。 知られているよに電界酸化物の形態のＥＳＤ保護構造Ｔ_ESDのチャネル幅は一 般に他の構造、たとえば寄生的なトランジスタＴｐａｒのそれよりもはるかに大 きい。このようなＥＳＤ保護構造Ｔ_ESDおよびこのような寄生的なトランジスタ Ｔｐａｒを通る電流が等しい際にこうして前者の場合にははるかに小さい電流密 度が生ずる。しかし寄生的なトランジスタＴｐａｒの前記の本発明による設定に よりこれはＥＳＤ保護構造Ｔ_ESDよりも高抵抗になり、従ってＥＳＤにより惹起 される等しい高さの過電圧の際に寄生的なトランジスタＴｐａｒを経ての放電電 流がＥＳＤ保護構造Ｔ_ESDを経ての放電電流よりも小さく、またより小さい電流 密度が生じ、従って寄生的なトランジスタＴｐａｒ（ＤＥＳＤ耐性が高められて いる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 サヴイニアク、ドミニク ドイツ連邦共和国 デー−85737 イスマ ニング バーンホフシユトラーセ ２ (72)発明者 テレツキ、ハルトムート ドイツ連邦共和国 デー−81827 ミユン ヘン シユペルバーシユトラーセ ４

Claims (1)

1. 【特許請求の範囲】 １．−横方向に集積回路のそれぞれ接続パッド（４）と接続されている２つのド ープ範囲（２）の間に位置している絶縁範囲（１）を有し、 −ドープ範囲（２）および絶縁範囲（１）が寄生的な半導体要素（Ｔｐａｒ）を 形成し、 −接続パッド（４）の少なくとも１つが少なくとも１つのＥＳＤ保護構造（Ｔ_{ES D} ）を介して集積回路のそれぞれ供給電位（ＶＳＳ）および／または他方の接続 パッド（４）と接続されており、 その際に各ＥＳＤ保護構造（Ｔ_ESD）が放電経路を有し、それを経て静電的放 電の場合に放電電流が導出され、 −横方向の絶縁範囲（１）の長さ（Ｌ）がＥＳＤ保護構造（Ｔ_ESD）の最大の放 電経路の長さよりも大きく、またはそれに等しい ことを特徴とする集積回路。 ２．絶緑範囲（１）の長さ（Ｌ）がＥＳＤ保護構造（Ｔ_ESD）の最大の放電経路 の長さの少なくとも１.５倍に相当することを特徴とする請求項１記載の集積回 路。 ３．接続パッド（４）の１つが集積回路の接続ピン（５）と接続されていること を特徴とする請求項１または２記載の集積回路。 ４．接続パッド（４）の１つが電極、たとえば測定ピンと接続可能であることを 特徴とする請求項１ないし３の１つに記載の集積回路。 ５．絶縁範囲（１）がＬＯＣＯＳ領域であることを特徴とする請求項１ないし４ の１つに記載の集積回路。 ６．絶縁範囲（１）がトレンチ領域であることを特徴とする請求項１ないし５の １つに記載の集積回路。