TW308733B - - Google Patents

Description

I A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ ) 1 1 本 發 明 % 關 於 -~* 種 積 體 電 路 〇 1 1 積 體 電 路 對 靜 電 效 電 (ESD )必須受到保護， 因此其連 1 I 接 銷 (P ί η )通常都設有相對應之保護結構。 在此種（E S D ) /-ν 請 1 1 1 保 護 結 構 中 1 其 大 都 和 場 氣 化 物 電 晶 體 有 關 * 場 氣 化 物 先 閱 1 I 讀 1 1 電 晶 體 則 配 置 在 積 體 電 路 之 連 接 墊 (P a c >和供應電壓之 背 1 I 之 1 間 0 ESD保護結構之目的是在産生靜電放電（ ESD) 時 將 注 意 1 1 由 此 而 産 生 之 電 荷 無 害 地 經 由 其 放 電 路 徑 排 除 〇 在 場 氣 項 1 I 化 物 電 晶 體 作 為 ESD保護結構之情況中， 例如， 其通道 再 填 寫 1 未 可 携 成 放 電 路 徑 0 頁 '— 1 1 本 發 明 之 S 的 為 提 供 一 種 積 體 電 路 9 其 具 有 改 良 之 ESD 1 1 保 護 結 構 〇 ! I 此 S 的 將 利 用 申 請 專 利 範 tart 團 第 1 項 之 積 ΒΙΜΤ 賭 電 路 而 得 以 1 訂 解 決 〇 1 本 發 明 之 其 它 m 造 説 明 在 申 請 專 利 範 圍 之 各 附 屬 項 中〇 1 1 本 發 明 傜 基 於 下 述 認 知 » 即 * 在 相 鄰 之 相 同 導 電 型 式 1 1 1 之 兩 摻 雜 區 中 存 在 一 絶 緣 區 y 而 此 兩 摻 雜 區 各 與 積 體 電 1 1 路 之 連 接 墊 相 連 且 形 成 不 是 由 電 路 技 術 所 設 置 的 寄 生 性 I 場 效 應 電 晶 體 時 » 刖 此 兩 摻 雜 區 特 別 可 由 於 E S I)而受到 1 1 1 損 害 〇 若 此 —. 摻 雜 區 由 不 同 之 導 電 型 式 所 構 成 ， 則 它 們 1 可 形 成 __- 個 對 應 之 寄 生 二 極 體 > 此 二 極 體 同 樣 可 由 於 ESD 1 而 受 到 損 害 〇 1 1 本 發 明 以 下 將 依 據 团 圖 式 而 詳 加 說 明 0 圖 式 簡 單 說 明 如 1 1 下 1 I 画 1 和 睡 圖 2 本 發 明 各 實 3 施 例 之 詳 細 横 切 面 圖 〇 1 1 1 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（* ) 圖3本發明之電路的一種實施例，:. 在画〗之實施例中，兩値在横向相鄰的摻雜區1配置 在基體3之表面上，有一絶緣區1位於此二摻雜區2之 間。圖1之絶緣區1是一種所謂LOCOS區域（LOCOS=”矽 •ά- - ' —.... 之局部氧化”）。摻雜區2和絶緣區1形成一種寄生之半 導體元件Τ ,在此種情況傜形成一種寄生之電晶體。 摻雜區2由相同之導電型式構成，在目前之實施例中 它們以η導電型摻雜。可是在本發明之另一實施例中， 它們亦可為兩個Ρ導電型之摻雜區，惟在此二摻雜區2 中之摻雜濃度以及摻雜材料之方式可以不同一。摻雜區 2亦可不必位在基體3之中而例如可存在一磊晶層中。 在此二摻雜區2中，磊晶層和擴散區（如圖所示），井狀 區或所諝LDD區域（LDD = ”輕徹摻雜之汲極”> 或由其它方 式之組合所成之區域有關。L D D區域是汲極區域，其邊緣 之摻雜濃度較其内部之摻雜濃度小： 基體3是由和摻雜區2相反之導電型式所構成，在此 情況基體3為P導電型。 此二摻雜區2由不同之導電型式所構成亦是可能的， 則此寄生之半導體元件T par即成為一種寄生之二極體。 本發明亦可應用在此種結構上。 在画2之實施例中，m]以溝槽狀伸入基體3之 中（溝槽絶線 >。在另一實施例中，絶線區1可由圖1所 示之LOCOS區域和圖2之溝槽絶線此二部份所形成之組合 來構成。圖2左邊之摻雜區2傜以n+擴散方式而形成η -4 - 本紙張尺度適用中國國家樣準（CNS ) Α4規格（210 X 297公釐） I - - - I - I - - :| ........-1"私 I —^1 -- I I (請先閱讀背面之注意事項再填寫本頁) 308733 at ___B7 五、發明説明（—） 型井狀區，右邊之摻雜區則以LDD區域構成。 一種這樣的寄生電晶體T ^^例如可存在於此二摻雜 區2是兩個相鄰之不同電晶體的汲極或源極之區域中， 其中此兩個電晶體是依電路技術所設置而不是寄生性之 電晶體，:，此二摻雜區2之一例如亦可以是一種保護環。 圖3顯示一種依據本發明實施例之概略電路圖，其上 之寄生電晶體可依據圖1或圖2之方式而形成，摻雜區 2各和積體電路之一連接墊4相連接。連接墊4之一然 後再與積體電路之連接銷5相連。一種這樣的連接傳統 h偽利用所謂連接線來完成。連接銷5是積體電路之外 部接點。另一連接塾4不和連接銷5相連，其例如可以 一種測量點來表示，此測量點可利用測量探針來接觸。 在進行測量期間，這種連接墊4和與連接銷5相楗之連 接墊4 一樣會由於E S D而受到損害。 在本發明之另一實施例中，此二建接墊4可和每一連 接銷5相連成不和任何連接銷5相連，： 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖3又顯示一種場氣化物電晶體形式之ESD保護結構 TESD,場氣化物電晶體之通道區段（這是其放電路徑）連 接在連接墊4(或相對應之摻雜區2)和積體電路之供應電 位V S S (此情況為”接地”）之間，其閘極同樣與連接墊4相 連接一種這樣的ESD保護結構TESD在本發明之S —實施 形式中亦可利用兩個摻雜區2來設計。 在積體電路中，積體電路之所有連接銷5通常都設有 至少一傾ESD保護結構TESD,其可和不同之供應電位（例 ~ 5 - 本紙張尺度逋用中國國家標準（CNS ) A4规格（210X 297公釐） 經 濟 部 中 央 標 準 扁 員 工 消 費 合 h 社 印 製 A7 B7 五、發明説明（ 4 ) 1 1 如 ”接地” 或 電 位 V D D )本百 連 r, 在兩個 與連 接銷5相連之連 1 1 接 % 4 之 間 設 置ESD保護結構TESD亦是習知的。在此兩 1 1 個 連 接 銷 5 之 中 當 其 和 供 應電位 之接 點有關時，則連 'S 請 1 先 1 接 銷 5 待 別 是 羼 於 這 種 情 況 〇 閱 讀 1 現 在 y 本 發 明 之 設 計 方 式 為：絶 緣區 1在横向之長度 背 1 | 之 1 L 大 於 或 等 於 與 連 接 塾 4 相 連之ESD保護結構TESD之最 1 1 長 放 電 路 徑 的 長 度 〇 因 此 » 寄生電 晶體 Tpar之ESD穩定 項 再 1 Μ 性 可 以 提 高 ♦ 此 乃 因 其 歐 姆 性之電 阻随 絶緣區〗之長度 寫 本 L 而 增 加 〇 若 長 度 L 越 長 則寄生 電晶 體τ par·之歐姆 頁 1 | 值 越 大 依 據 本 發 明 寄 生 電晶體 W 之大小和ESD保 1 護結構TESD之 大 小 有 關 〇 由 於這些 已經 設計在高的E S D 1 1 穩 定 性 中 1 吾 人 可 以 上 述 方 式同樣 達到 寄生電晶體T par 1 訂 之 高 ESD穩定性。 1 實 驗 顯 示 1 當 IMU 緣 區 1 之 長度L 至少 等於E S D保護結 1 1 構TESD之 最 長 放 電 路 徑 之 1 . 5倍長度時， 則寄生電晶體 1 I T 可逹到特別高之E S 0穩定性。 1 1 習 知 場 氣 化 物 電 晶 體 形 式之ESD保護結構TESD的通道 1 寬 度 通 常 都 較 另 結 構 (例如像寄生電晶體T pa；r之結構> 1 I 之 通 道 寬 度 大 很 多 η 在 相 同 之電流 流徑 此種E S D保護結 1 構 TESD 及 此 種 寄 生 電 晶 體 T 時， par 則在前者之情況中 1 •tot 産 生 小 很 多 之 電 流 密 度 〇 但由於 本發 明所述之寄生電 1 I 晶 體 T par ϋ，J、. 這會導致較ESD保護結構TESD高之電 1 1 * 使 由 ESD所産生之相同大小之過電壓中，經由寄生 1 I 電 晶 體 T par·之放電電流較經由ESD保護結構TESD之放電 1 I 電 流 還 小 且 産 生 較 小 之 電 流 密度， 使寄 生電晶體T •之 1 1 ESD穩定性提高c 1 1 本紙張尺度適用中國國家標準（CNS ) A4规輅（62ΗΓΧ297公釐）

Claims (1)

1. A8 B8 C8 D8 308733 々、申請專利範圍 —種積體電路，其特擻為： 其具有一絶緣區（1),此絶線區（1>在橫向上偽介於 兩個分別與穑體電路之連接墊（4)相連之摻雜區（2)之 間， 摻雜區（2)和絶綠區（1)形成一値寄生之半導體元件 (丁 par )， 至少有一連接墊（4)經由至少一 ESD保護結構（TESD) 與穑體電路之供應電位（VSS)相連及/或與g —連接H (4)相連，其中每一 ESD保護結構（TESD)具有放電路徑 ，在靜電放電之情況時，放電電流可經由此放電路徑 排除， 絶緣區（1 )在横向方向之長度（L )大於或等於E S D保 護結構（TESD)之最長放電路徑之長度。 X如申請專利範圍第1項之積體電路，其中絶緣區（1 ) 之長度（L)至少相當於ESD保護結構（TESD)之最長放電 路徑之長度的1 . 5倍。 贫/如申請專利範圍第1項之積體電路，其中連接墊（4) 之一與積體電路之連接銷（5)相連。 如申請專利範圍第1項之積體電路，其中連接墊（4) 之一可相電極（例如測量用之探針）相連，， 如申請專利範圍第1或第2項之積體電路，其中絶緣 區< 1)是一種LOCOS區域。 如申請專利範圍第1或第2項之積體電路，其中絶緣 區（1)是一種溝槽絶緣。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) Λ 、va 經濟部中央標準局員工消費合作社印製