JPH11506291A - インパルス雑音効果の低減 - Google Patents

Abstract

(57)【要約】 本発明を実現する受信機システム（１００）においては、入力信号（１３４）の振幅は、それが所定のレベル（２０２）を超えると、受信機で利用される適応フィルター（１４５、ＤＦＥ）の適応が阻止されるように検出される。本発明の実施例では、適応は、検出された信号が所定のレベルを超える時間の程度に関して阻止される。本発明の別の実施例では、適応は、検出された信号が所定のレベルを超えるたびに、固定された時間期間の間、阻止される。本発明のさらに別の実施例では、雑音インパルスになんらかの反復パターンがある場合、阻止信号が反復雑音インパルスを予期して生成され、雑音インパルスが発生する時間期間（「ウィンドウ」）の間、適応フィルターの適応を阻止する。

Description

【発明の詳細な説明】 インパルス雑音効果の低減 本発明は、データ通信システムに関し、特に雑音インパルス(例えば、雑音ス パイク)の影響が低減される受信機システムに関する。 伝達されている希望のデータよりかなり大きな振幅（およびエネルギー）を持 つ受信機の入力時における、残留雑音インパルス(例えば、雑音スパイク)の発生 および存在は、数々の問題を呈する。 既知の受信機システムは、送信機とその受信機の間の伝送チャネル内に生じる 雑音および歪みを補償するための判定帰還等化器（ＤＦＥ）のような適応等化器 を具備する。ＤＦＥは、典型的には、適応フィード・フォワード・フィルターと 適応フィードバック・フィルターを具備する。雑音インパルス(例えば、不要な 雑音スパイク)は、ＤＦＥの適応フィルターの係数の調整で重大な問題を生じさ せる。典型的には、雑音インパルスは、ＤＦＥの「トレーニング」フェーズの間 またはＤＦＥのデータ伝送(安定状態)フェーズの間のどちらかに発生する。適応 フィルターは、通常、そのフェーズ中にさらに大きなステップを使用して調整さ れるため、雑音インパルスのための問題はトレーニング中さらに深刻である。た だし、問題はつねに存在している。ＤＦＥ内のスライサー回路が決定、つまり正 確なデータ記号に関して判断を行うた め、データ伝送フェーズの間、ＤＦＥは、エラー伝搬（error propagation）も 被りやすい。ＤＦＥはフィードバックを活用するので、現在の受信記号に関する 不正確な判断はそれ以降の受信記号に影響を及ぼす。雑音インパルスの最終的な 影響とは、適応フィルターの係数を誤って調節（つまり、不適切に、かつ不正確 に調整）させることであり、それは、同様に適応フィルターに誤った情報を伝搬 させる。 全二重システムにおいては、送信機と受信機の間のエコー・キャンセラー回路 も具備される。典型的には、エコー・キャンセラーは、送信機（ＴＲ）セクショ ンと受信機（ＲＥＣ）セクションの間で接続される。エコー・キャンセラーは、 ハイブリッドの応答を適応性をもって学習し、エコーのない受信信号を生み出す ためにハイブリッド出力から差し引かれるその応答の複製を作り出す適応トラン スバーサルフィルターである。明確には、エコー・キャンセラーのトレーニング 中、かつ／またはデータ伝送中に、受信機回線に注入される大きな雑音インパル スは、延長された時間区間におけるキャンセラーの応答の信頼度を低下させる。 雑音インパルスの最終的な影響は、エコーキャンセルフィルターの係数を誤って 調節（つまり、不適切かつ不正確に調整）させることであり、それは同様に、適 応フィルターに誤った情報を伝搬させる。 エコー・キャンセラー・フィルターおよび適応等化器 の場合、大きな雑音インパルスにより、それらのそれぞれのフィルター内でのエ ラーの伝搬が引き起こされる。しかしながら、エラー・レベルは、フィルターの 適応性のある性質のために時間とともに減少する。 送信機−受信機システムは、一定のフェーズの間（つまり、トレーニング中、 またはその直後）に「設定」(例えば、それらのフィルター係数は、ＤＦＥによっ て更新、調整される)される、トムリンソンプレコーディングのような、一定の プレコーディングフィルターも具備する。これらのフィルターは、いったん「設 定」されると、それ以後のデータ伝送フェーズを通して設定されたままとなる。 明らかなように、雑音インパルスがこのようなフィルターのトレーニング中に注 入されると、フィルターは、それ以降のデータ伝送フェーズを通して不適切に設 定され、伝送されるデータには高い度合いの雑音およびエラーが含まれるだろう 。 雑音インパルスは、このようにして、受信機とその対応する送信機のさまざま なセクションで利用される適応フィルターの設定に悪影響を及ぼす可能性がある 。簡単には、インパルス雑音が、フィルター応答を歪ませ、受信機の性能を低下 させる結果となる。これが、事実上、許容できる雑音レベル内での受信が可能な 送信機と受信機の間の最大距離を制限する。したがって、本発明の目的は、受信 機に注入される雑音インパルスの悪影響を低減することにある。 発明の要約 本発明を実現する受信機システムにおいては、入力信号の振幅は、それが所定 のレベルを超えると、受信機で利用される適応フィルターの適応が阻止されるよ うに検出される。本発明の実施例では、検出された信号が所定のレベルを超えた 時間の範囲について適応が阻止される。本発明の別の実施例では、適応は、検出 された信号が所定のレベルを超えるたびに、固定された時間期間の間、阻止され る。本発明のさらに別の実施例では、雑音インパルスになんらかの反復パターン がある場合、阻止信号が反復雑音インパルスを予期して生成され、雑音インパル スが発生する時間期間（「ウィンドウ」）の間、適応フィルターの適応を阻止す る。本発明の一定の実施例では、受信された信号は、出力が適応フィルター手段 に結合された遅延回線（delay line）の入力に供給される。閾値（threshold） 検出器は、遅延回線への入力時に信号を検知し、信号が所定の閾値レベルを超え ると、適応フィルター手段の調整を阻止するための制御信号を生成する。したが って、閾値レベルを超える受信信号は、適応フィルター手段の調整に影響を及ぼ さない。 図面の簡単な説明 添付図面においては、類似した参照文字は、類似した構成要素を示す。 図１は、本発明を実現する受信機システムの一部のブロック図である。 図２は、本発明で使用するための閾値検出器回路のブロック図および波形図で ある。 図３は、本発明を実現する受信機システムで使用するための閾値検出器回路の 別のブロック図および波形図である。 図４は、その適応が本発明に従って阻止されることがある、適応フィルターの ブロック図である。 図４Ａは、図４の一部のブロック図である。 図５は、本発明によるタイミング復旧回路のブロック図である。 本発明の詳細な説明 図１は、本発明に従って改良されたエコーキャンセル手段を具備するモデム１ ００の構造を示す。回線１０１上に存在するバイナリ入力データ・シーケンスは 、まず最初に、入力データ・シーケンスを表す複素数値記号（ＳＳ）のシーケン スを公称速度毎秒１／Ｔ記号で出力する、ビット・記号エンコーダ１１０によっ て処理され、スクランブル冗長性およびその他の符号化の形式も含むことがある 。それから、記号シーケンス｛ＳＳ｝は、トムリンソンプレコーディング回路１ １２によって処理され、その後に伝送整形フィルター１１４が続き、その出力は デジタル・アナログ変換器（Ｄ／Ａ）１１６に印加され る。結果として生じるアナログ信号は、低域通過フィルター（ＬＰＦ）１１８に よって濾過され、近端伝送信号、ｎｓ（ｔ）を形成する。後者は、ハイブリッド １２０によって伝送チャネル４１０の中に結合される。実例的には、チャネル４ １０は、典型的には電話局(図示されていない)に接続される、撚り対（twisted- pair）または二線式ループ（two-wire loop）である。 通信の他の方向では、遠いモデム(図示せず)から伝送されるアナログ回線信号 がハイブリッド１２０によって受信され、帯域フィルター（ＢＰＦ）１３０に向 けられる。この信号が、「遠端データ信号」と呼ばれ、伝送された信号と同じ周 波数バンドを活用する。つまり、モデム１００は全二重モデムである。遠端デー タ信号から信号通過帯域外のエネルギーを除去する帯域フィルター１３０の出力 は自動利得制御(ＡＧＣ)回路１３２に印加される。前記自動利得制御回路は、希 望するレンジ内で受信信号を調整するために機能し、その出力が、受信信号をデ ジタル形式に変換し、受信信号ｒｓ（ｔ）を形成するアナログ・デジタル（Ａ／ Ｄ）コンバータの入力に供給される。下記に後述されるように、通常の受信信号 が検出器２０２を始動（trigger）させないように、ＡＧＣ回路１３２が受信信 号を調整することに注意する。 帯域フィルター１３０の入力に達する信号は、いわゆる近距離エコーおよび遠 距離エコーによって信頼性が低下する。近距離エコーは、ハイブリッド１２０に よって チャネルに向けられるよりは、ハイブリッドを通して漏れた伝送信号エネルギー を含む。遠距離エコーは、最初の段階でチャネル４１０上に向けられたが、例え ばインピーダンスのミスマッチおよびその他のチャネル異常の結果、モデムに反 射して戻された信号エネルギーから構成される。このようにして、Ａ／Ｄコンバ ータ１３４の出力で提供される受信信号ｒｓ（ｔ）は、遠端データ信号からのエ ネルギーだけではなく、近距離エコー・エネルギーおよび遠距離エコーエネルギ ーも含む。Ａ／Ｄ１３４は、サンプリングされた信号をその出力において生成す るために、タイミング回復回路１３３の一部であるクロック信号によって「スト ローブ（strobed）」される。Ａ／Ｄ１３４の出力は、遅延ネットワーク１３５の １つの入力、および閾値検出器２０２の１つの入力に接続される。検出器２０２ は、数多くのアナログコンパレータまたはデジタルコンパレータの内の１つであ ればよい。 クリッピング・閾値信号は、閾値検出器２０２の別の入力に印加される。その 場合、クリッピング(閾値)レベルが電圧レベルまたは等価なデジタル値でもよい 。検出器２０２は、Ａ／Ｄ１３４から受信する信号の振幅(受信機への入力の受 信された信号の振幅に比例する)を閾値(クリッピング)レベルと比較する。閾値( クリッピング)レベルは、その上に許容できないデータ信号がない値に設定され る。すなわち、レベルがクリッピング(スレッショルド)レベルが超えると、それ は不必要かつ過剰なイン パルス（または雑音）が受信側入力に存在することを示す。閾値検出器２０２は 、その信号入力（ＳＩ）がクリッピング・レベルを下回るときに第１値が設定さ れ、その入力信号（ＳＩ）がクリッピング・レベルを上回るときに第２値が設定 される制御信号（ＣＳ）を回線２０９上に生成する。検出器２０２の制御信号（ ＣＳ）出力に第１値が設定されると、適応等化器およびエコー・キャンセラーは 、従来の技術で既知であるように、その通常予想される様式で機能する。しかし 、検出器２０２のＣＳ出力に第２値が設定される場合、ＤＦＥ内またはエコー・ キャンセラー内の適応フィルターの適応は阻止される。 閾値検出器２０２の出力は、回線２０９を経由して、マルチプレクサ２１０お よび２１１の制御回線に供給される。 マルチプレクサ２１０は、ＤＦＥのエラー信号（ｅＱ）が印加される第１入力 、および一定信号「ＥＯ」が印加される第２入力を備えた２入力選択ゲート（se lection gate）である。信号「ＥＯ」は、ゼロ・エラー信号があるときに生成さ れるｅＱの値に対応する。すなわち、その値は存在するエラーがないこと、およ び適応フィード・フォワード・フィルター（ＦＦ）１６０とフィードバック・フ ィルター（ＦＢ）１８０の係数が変更されてはならないこと、したがって、それ らがその以前の値で維持される必要があることを示す。 また、マルチプレクサ２１１は、エコー・キャンセラーのエラー信号（ｅＲ） が印加される第１入力、および一定信号「ＥＯ」が印加される第２入力を備える ２入力選択ゲートでもある。ＤＦＥの場合には、マルチプレクサ２１１に印加さ れる信号ＥＯは、ゼロ・エラー信号があるときに生成されるｅＲの値、つまり、 存在するエラーがないこと、およびエコー・フィルター１４５の係数が変更され てはならないことを示すｅＲの値に対応する。ＣＳに第１値が設定されると、ｅ ＱはＭＵＸ２１０の出力回線２１２に結合され、ｅＲはＭＵＸ２１１の出力回線 ２１３に結合される。ＣＳに第２値が設定されると、「ＥＯ」はＭＵＸ２１０お よびＭＵＸ２１１の出力回線に結合される。 受信された信号を伝播するためには、Ａ／Ｄ１３４の出力が、加算器１４６の １つの入力に接続される回線１３７上に、遅延ネットワーク１３５を介して結合 される。回線１３７上の信号は、信号ｒｓ’（ｔ）と同じとなるが、ネットワー ク１３５の遅延によって遅延される。遅延ネットワーク１３５は、閾値検出器２ ０２が、Ａ／Ｄ１３４の出力で信号の振幅を検知し、Ａ／Ｄ１３４の出力での信 号の振幅が所定の値、つまり閾値（クリッピング）を超えるたびに、受信機シス テムの適応フィルター(例えば、１４５、１６０および１８０)の「調整」を阻止 するために第２値が設定される信号ＣＳを生成できるほど十分に長く受信信号の 伝搬を遅延させる。 遠端データ信号により表されるデータの正確な回復には、リード線１３７上の サンプル内に存在するエコー・エネルギーが除去される必要がある。この目的の ために、エコー・キャンセラー１４０は受信された信号ｒｓ（ｔ）を処理する。 エコー・キャンセラー１４０は、近端エコー・キャンセラーおよび遠端エコー・ キャンセラーを具備する。簡略さの目的のため、１つだけが図示される。エコー ・キャンセラー１４０は、エコー・キャンセラー１４５および加算器１４６を含 む。エコー・キャンセラー１４５は、受信された信号ｒｓ（ｔ）内に存在する実 際の近(遠)エコー信号に近似するエコー推定（ｅｃ）を形成する。エコー・キャ ンセラー１４５は、本質的には、その転送機能が、「エコー経路」、つまり、Ａ ／Ｄコンバータ１３４を通して、トムリンソンプレコーディング１１２および伝 送フィルター１１４から局所的に伝送される信号シーケンス（ｓｓ）によって遭 遇されるすべての濾波動作をエミュレートするように適応性をもって決定される 適応フィルターである。加算器１４６では、(ｅｃ)は、実質的にはエコーのない 信号、ｒｓ’（ｔ）を生成するようにｒｓ（ｔ）から差し引かれる。加算器１４ ６の出力は、本明細書中で、および添付請求項の中では、エラー・キャンセラー １４５の係数を調整、および更新するために使用されるエラー信号（ｅＲ）とし て示される。 ｒｓ’（ｔ）信号は、おもに、チャネルによって生じ る雑音およびさまざまな受信機要素(例えば、アナログ・デジタル変換器１３４ によって生じる量子化エラー)を加えた遠端信号から成り立っている。 図１では、ｅＲとしても示されるｒｓ’（ｔ）信号は、マルチプレクサ２１１ の１つの入力に供給される。制御回線２０９上の制御信号（ｃｓ）が、雑音レベ ルがクリッピング・閾値レベルを下回っていることを示すと、マルチプレクサ２ １０はｅＲ信号をその出力回線２１３上に通過させる。それから、ｅＲ信号は、 一定値またはステップ・サイズβでエラー信号（ｅＲ）を乗算するマルチプレク サ２１４を介して、フィルター１４５を適応する。回線２１５上の結果的な信号 は、フィルター１４５を適応するために使用される。 信号ｒｓ’ｔのさらなる処理は、図１では判定帰還等化器（ＤＦＥ）の形式を 取る適応等化器により実行される。ＤＦＥは、その出力が加算器１５の１つの入 力に供給されるフィード・フォワード・フィルター（ＦＦ）１６０を備える。Ｆ Ｆ１６０は、それを通って伝搬される信号から符号間干渉（ＩＳＩ）を除去する ために機能する。適応フィードバック・フィルター１７０の出力は、理論的には ＦＦ１６０の出力信号からＩＳＩの残り部分を差し引く、加算器１５の別の入力 に印加される。加算器１５の出力は、スライサー１７０の入力、および加算器１ ６の１つの入力に供給される。 スライサー１７０は、加算器１５の出力における信号 ｅｌの、データ記号（図示されていない）の事前に定義された配列中のポイント へのマッピングの関数としての、特定のデータ記号を選択する。スライサー１７ ０は、データ記号をＴ秒ごとに提供し、この場合１／Ｔがデータ記号速度である 。このデータ記号は受信された記号の推定値であって、実際に伝送されたデータ を回復するために記号・ビット・デコーダ１８２および他の受信機回路(図示せ ず)による処理のために、回線１２３上でスライサー１７０によって提供される 。 スライサー１７０の出力は、（ＩＳＩ）フィードバック・フィルターＦＢおよ び加算器１６にも提供される。フィードバック・フィルターＦＢは、受信された 信号内に存在するＩＳＩの量を予測し、ＩＳＩ予測信号を、回線１２６を介して 加算器１５に提供する。前記のように、加算器１５は、フィード・フォワード・ フィルター（ＦＦ）１６０の出力信号からＩＳＩ予測信号を差し引くことによっ て、受信された信号からＩＳＩの残り部分を除去する。 加算器１６は、回線１２９上でＥＲＲＯＲ信号（ｅＱ）を提供するために、回 線１２７上に存在するＩＳＩ低減信号（ｅｌ）から、スライサー１７０によって 提供される推定データ記号を差し引く。ｅＱ信号は、ＩＳＩエラー、およびフィ ード・フォワード・フィルターＦＦまたはフィードバック・フィルターＦＢの動 作によって訂正されていないチャネル雑音の量を表す。ｅＱ信号は、フ ィード・フォワード・フィルター（ＦＦ）１６０およびフィードバック・フィル ター（ＦＢ）１８０の両方を適応するために使用される。 ｅＱ信号は、回線１２９を介してマルチプレクサ２１０の入力に供給される。 制御回線２０９上の制御信号(ＣＳ)が雑音レベルがクリッピング（スレッショル ド）レベルを下回ったことを示すと、マルチプレクサ２１０はｅＱ信号をその出 力２１２に通過させる。そして、ｅＱ信号はフィルター１６０と１８０を、それ ぞれマルチプレクサ１１１と１３１を介して適応させる。 フィード・フォワード・フィルターおよびフィードバック・フィルターの適応 アルゴリズム（図示せず）は、従来技術で既知であるように、最小２乗平均誤差 （ＭＭＳＥ）、ゼロ強制、またはその変形の使用に準拠していることを想定して いる。乗算器１１１は、ＥＲＲＯＲ信号（ｅＱ）を、任意の定数またはステップ ・サイズα１で乗算する。回線１３６上で提供される結果として生じる信号は、 フィード・フォワード（ＦＦ）１６０を適応するために使用される。さらに、回 線１２９上のＥＲＲＯＲ信号（ｅＱ）も、ステップ・サイズα２でＥＲＲＯＲ信 号を有効に乗算する乗算器１３１に提供される。回線１４１上で提供される結果 として生じる信号は、フィードバック・フィルター（ＦＢ）１８０を適応するた めに使用される。 このようにして、受信された信号が値の許容され、予 想された範囲内にある場合、受信機システムは、従来の技術で既知であるように 機能する。しかしながら、インパルス雑音が受信され、受信された信号に現在の クリッピング（または閾値）レベルを越えるときには常に受信機システムの適応 フィルターの適応が阻止される。 図１では、過剰信号（例えば、インパルス雑音）の条件が存在する限り、閾値 検出器が第２値を有する信号ＣＳを提供するコンパレータとして機能する（つま り、入力信号が閾値レベルを超える）ことを想定する。 図２は、単安定（one shot）２５２を駆動するレベル検出器２５１を備える閾 値検出器２０２を示す。単安定２５２は、単安定マルチバイブレーター、または トリガ入力信号に応じて希望のパルス幅を生成または提供する、任意のタイプの 時限回路または組合せであればよい。図２の閾値検出器２０２は、雑音インパル スがレベル検出器２５１によって検知され、その出力(ＯＬ)が第１値(閾値レベ ルを越えていない)から第２値(閾値レベルを越えている)に移動するたびに、パ ルス幅ＴＷを有するパルスを発生する単安定２５２を備えるように設計されてい る。典型的には(図２の波形Ａに図示されるように)、雑音インパルスには立ち下 がり区間（後のカーソル）があり、波形Ａで時間ｔ１からｔ３まで伸びるように 図示される時間期間の間、基準レベルの回りで発振する。単安定(例えば、２５ ２)の使用により、図２の波形ＢとＣに図示されるような雑音インパルスの完全 な立ち上がり区間およ び立ち下がり区間を含むウィンドウを生成するために幅ＴＷのパルスを生成する 。このようにして、雑音インパルスに応じて、単安定は、受信機システムの適応 フィルターが、その間に適応を阻止されるようなパルスを生成する。典型的には 、雑音インパルスには前兆（つまり、波形Ａの時間ｔ０からｔ１の間図示される ようにインパルスが蓄積する期間）もある。 １３５のような遅延ネットワークを信号経路に配置する理由は、雑音インパル スの（すべてではないのであれば）大部分（つまり、雑音インパルスの前兆およ び次の兆し）が単安定期間内に発生し、その結果、適応フィルターの適応にほと んどまたはまったく影響を与えないように、雑音インパルスの伝搬を遅延させ、 単安定をトリガすることである。 遅延回線（delay line）は、通常、高価な構成部品であり、必須時間遅延が設 定される遅延回線を生成することは困難である。したがって、可能な限り、雑音 インパルスの発生を予想し、適応フィルターを阻止するために、時限回路のよう な単安定といっしよに雑音インパルス算定装置を使用することが望ましい。 図３は、すでに図２に図示されているレベル検出器２５１および単安定２５２ に加えて、雑音インパルス算定装置２５３を備える閾値検出器２０２を示す。図 ３の回路は、図３の波形Ａに示される雑音インパルスが定期的に発生するか、あ るいは予測される場合に有効である。 雑音インパルス算定装置２５３が存在しない場合、レベル検出器は、インパルス の発生時にパルスを生成し、図３の波形ＣＳに図示されるような各雑音インパル スに続いてＭＵＸ２１０およびＭＵＸ２１１に対する制御信号（ＣＳ）を生成す るために単安定２５２をトリガする。雑音インパルスの立ち上がり部分は、回路 を通して可能となり、前記のように、フィルターが阻止される前に不十分な遅延 がある場合に、適応フィルターに悪影響を及ぼす可能性がある。このようにして 、雑音インパルスに反復パターンがある場合またはその発生が予測できる場合、 図３の波形Ｂに図示されるように、各雑音パルスを予想してパルスを生成するた めに機能する雑音インパルス算定装置２５３が利用される。先行パルス（Ｂ）は ＯＲゲート２５４を通して結合され、単安定２５２をトリガし、信号ＣＳを、図 ３のＣＳ ＭＯＤ波形に図示されるように改良する。ＣＳ ＭＯＤ波形に示され る結果として生じる波形は、ＭＵＸ２１０およびＭＵＸ２１１に印加される信号 になる。その結果、制御信号（ＣＳ）は、雑音インパルスの発生に先行する第１ 時間期間の間、および雑音インパルスの発生に続く第２時間期間の間、受信機の 適応フィルターの更新を阻止することになる。システムの適応フィルターの係数 の設定は、このようにしてこの種（つまり、反復または予測可能な）雑音インパ ルスを相対的に受けつけなくする。雑音インパルス算定装置２５３は、受信機シ ステムのさまざまな機能および 動作を制御するマイクロコントローラまたは状態機械(ｓtate machine)(図示せ ず)の一部であってもよい。 図１では、各適応フィルター(例えば、ＦＦフィルター１６０)は、エラー信号 (例えば、ｅＱ)、またはゼロ・エラー定数（例えば、ＥＯ）によってマルチプレ クサ（例えば、２１０）に適応され、それからマルチプレクサの出力は、その出 力が、それからフィルターの係数を適応するために使用される乗算器（例えば、 １１１）に供給される。これは説明としてであり、選択された時間期間、適応フ ィルターの適応を阻止するそれ以外の方法および手段があることを理解されたい 。 図４は、説明の目的で、フィード・フォワード・フィルター（ＦＦ）である場 合を想定した適応フィルター４００の一定の詳細を示す。しかし、フィルター４ ００は、トランシーバ内の他の任意の適応フィルターであってもよい。データ入 力は、フィルターへの信号入力を限定する。出力回線４０１上のデータ入力信号 は、受信機制御装置回路（図示せず）によって生成されるメモリ読取り回線信号 ４０５およびメモリ書込み回線信号４０７によって制御されるデータ遅延回線４ ０３に送られる。データ遅延回線４０３によって生成されるデータ信号ｄ（ｎ） は、乗算器４０９に出力される。乗算器４０９に対するそれ以外の入力は、係数 記憶装置４２３の出力で提供される係数（ｃｎ）の値である。乗算器４０９の出 力は、自身の出力がフィルター出力を規定するアキュムレータ ４１３に供給される加算器４１１に供給される。フィルター４００の係数を調整 (変更)する１つのモードは、乗算器１１１によって乗算されるエラー信号（ｅＱ またはＥＯ）の、回線１３６を介した係数更新器４１５への適用を含む。係数更 新器４１５への入力信号は、回線４１７上の現在の係数値［ｃ（ｎ）］、回線４ １９上の現在のデータ値［ｄ（ｎ）］、および回線１３６上のａの値によって乗 算されるエラー信号（ｅＱまたはＥＯ）の値を含む。係数更新器４１５は、図４ Ａに図示されるように、乗算器４１６および加算器４１８を具備することがある 。乗算器４１６は、ＤＥＬＴＡとして示される信号を生成するために、データ信 号ｄ（ｎ）で回線１３６上の信号（ｅＱまたはＥＯ）を乗算する。ＤＥＬＴＡ信 号は、ｃ（ｎ＋１）を生成するために加算器４１８内でｃ（ｎ）から差し引かれ る。係数更新器４１５は、次に示すように表記されることがある新規の更新済み 係数値［ｃ（ｎ＋１）］を生成する。 ｃ（ｎ＋１）−ｃ（ｎ）−(α)(エラー信号)［ｄ(ｎ)］ 等式１ すなわち、フィルター係数［ｃ（ｎ＋１）］の新規（更新済み）値は、フィルタ ー係数［ｃ（ｎ）］の現在の値からＤＥＬＴＡを引いたものに等しい。この場合 、ＤＥＬＴＡが乗算器（ａ）、エラー信号（ｅＱまたはＥＯ）の値およびデータ 入力［ｄ（ｎ）］の値の積に等しい。 図１の表示に従って、入力信号が閾値レベルを超える と、エラー信号ｅＱはゼロ（つまり「ＥＯ」）に設定される。ｅＱをゼロに設定 する代わりに、ｃ（ｎ＋１）＝ｃ（ｎ）となるように、乗算器がゼロに設定され ることがあることに注意する必要がある。明らかに、ｃ（ｎ＋１）を、事前設定 された閾値レベルを超える雑音インパルスの検出に応答して、ｃ（ｎ）に等しく なるように設定する手段は、本発明の意図の範囲内である。 値ｃ（ｎ＋１）を制御する代わりに、ｃ（ｎ＋１）を変化させるが、後述する ようにその保存および将来の使用を阻止できるようにすることが可能である。係 数更新器４１５の出力［ｃ（ｎ＋１）］は、メモリ読取り回線４２５およびメモ リ書込み回線４２７によって制御される係数記憶域４２３に供給される。図４で は、メモリ書込み回線４２７は、回線４３１上でのその出力が新規値ｃ（ｎ＋１ ）の係数記憶域への書込みを制御するために適用される論理ゲート４２９に接続 されて示されている。本発明の１つの面に従って、ＣＳＡが事前に設定された閾 値（クリッピング）レベルを超える雑音インパルスを示す時間期間の間、係数記 憶域４２３内でのｃ（ｎ＋１）の記憶を防ぐために、制御信号（ＣＳＡ）が論理 ゲート４２９に印加される。ＣＳＡが、検出器２０２から引き出されることと、 フィルター係数の更新された値の記憶の制御（阻止）が、雑音インパルスが望ま しい閾値レベルを超えたときに適応フィルターの係数の適応を阻止する別の方法 であることとは明らかであろう。 図１の回路においては、閾値検出は、Ａ／Ｄ変換器１３４の出力で実行される 。ただし、雑音インパルス検出は、Ａ／Ｄ変換器への入力部、または入力前に、 回路のアナログ部分で実行できることに注意する必要がある。 本発明は、単独受信機チャネル用に説明されてきたが、本発明が複数チャネル 受信機システムにも適用可能であることは自明である。 本発明が位相同期ループ・タイミング回復回路(図１のブロック１３３を参照) を含む、システムの調整可能回路の適応を阻止するために適用可能であることが 明らかでなければならない。これは、タイミング回復ループの詳細を示す図５に 関してさらによく説明される。 図５は、位相同期ループ（ＰＬＬ）回路５０３に適用されるタイミング・ベク タを生成するタイミング回復バンド・エッジ・フィルター５０１に接続されるＡ ／Ｄ変換器１３４の出力を示す。本発明に従って、ＰＬＬ５０３は、検出器２０ ２から引き出される信号（ｃｓ）によって制御される。ＰＬＬの出力５０４は、 発振器５０７からの基本クロック信号も供給されるタイミング・シンセサイザー ５０５に供給される。それから、タイミング・シンセサイザー５０５は、受信さ れた信号をサンプリングするためにＡ／Ｄ１３４に印加される受信機サンプリン グ・クロックを生成し、デジタル・アナログ変換器１１６に印加される送信機サ ンプリング・クロックも生成する。(適応濾波器を具備する)ＰＬＬ５０３は、シ ンセ サイザーに、サンプリング・クロックの周波数を増加させるか、サンプリング・ クロックの周波数を減少させるか、あるいは周波数を同じままにさせるために機 能するように、回線５０４を介してシンセサイザー５０５に信号を提供する。ア ナログ受信信号中の雑音インパルスは、同様にＰＬＬ出力をシフトさせ、それに よって受信サンプリング・クロックが希望される正確な周波数を持たず受信され た信号が正確に正しい時間でサンプリングされなくなる、バンド・エッジ・フィ ルターの出力での歪みを引き起こす。したがって、検出器２０２は、信号をＰＬ Ｌ５０３に供給し、雑音インパルスが存在する間、シンセサイザーの出力での周 波数が変化するのを阻止する

【手続補正書】 【提出日】１９９８年９月１８日 【補正内容】 請求の範囲 １．入力信号を受信するための入力端末と、 前記入力端末に適応フィルター手段を結合するための手段であって、前記適応 フィルター手段が、通常、前記入力端末で受信される信号の関数として調整可能 である手段と、 入力信号の振幅が閾値レベルを下回るときに第１値が設定され、入力信号の振 幅が閾値レベルを上回るときに第２値が設定される制御信号を生成するために、 前記入力端末で受信された入力信号の振幅を検知し、振幅を閾値レベルと比較す るための検出器手段と、 前記制御信号に前記第２値が設定されるとき、前記適応フィルター手段の調整 を妨げるために、前記適応フィルター手段に結合される前記制御信号への応答手 段と、 前記閾値レベルを上回る信号の予想される発生に先行する第１の時間期間、お よび前記閾値レベルを上回る信号の予想される発生に続く第２の時間期間の間、 前記適応フィルター手段の調整を妨げるために、前記適応フィルター手段に結合 される制御信号を生成するために、閾値レベルを上回る入力信号の予想される発 生への応答手段と、 を具備することを特徴とする受信機。 ２．前記検出器手段が、入力信号が前記閾値レベルを下 回る値から、閾値レベルを上回る値への遷移を行うたびに、所定の時間期間の間 前記第２値が設定される前記制御信号を生成するための手段を備えることを特徴 とする請求項１に記載の受信機。 ３．前記第２値が設定された前記制御信号を所定の時間期間の間生成するための 前記手段が、単安定マルチバイブレーターであることを特徴とする請求項２に記 載の受信機。 ４．入力信号を受信するための入力端子と、 適応フィルター手段を前記入力端子に結合する手段であって、前記適応フィル ター手段は、通常前記入力端子において受信された信号の関数として調整可能で ある手段と、 入力信号の振幅が閾値レベルを下まわる場合には第１の値を有し、入力信号の 振幅が閾値を上まわる場合には第２の値を有する制御信号を生成させるために、 前記入力端子において受信された入力信号の振幅を検出し、そして振幅を閾値レ ベルとを比較するための検出器手段と、 前記制御信号が第２の値を有するとき に、前記適応フィルター手段の調整を阻止するために、前記適応フィルター手段 に結合される前記制御信号への応答手段と、 適応フィルター手段を前記入力端末に結合する前記手段が、前記入力端末に結 合される入力、および出力を備 えるアナログ・デジタル（Ａ／Ｄ）変換器と、 受信された信号の適応フィルター手段への印加を遅延させるために、前記Ａ／ Ｄ変換器の出力と前記適応フィルター手段の間で結合される遅延手段と、 を具備し、 検出器手段が閾値レベルを上回る受信信号の存在を検知できるように、そして 、信号が適応フィルター手段に伝播する前に適応フィルター手段の調整を阻止す るために、Ａ／Ｄ変換器の出力が検出器に結合されることと、 を特徴とする受信機。 ５．前記適応フィルター手段が、 （ａ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備えるエコー・キャンセ ラー回路と、 （ｂ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備える適応等化器と、 を備えることを特徴とする請求項４に記載の受信機。 ６．前記エコー・キャンセラーおよび適応等化器のそれぞれ１つが、調整可能な 係数が設定される適応フィルターを備え、各適応フィルターが、通常はその対応 するフィルターの係数を調整するために使用されるエラー信号を生成するために 受信機によって受信された信号への応答手段を備えることを特徴とする請求項５ に記載の受信機。 ７．前記Ａ／Ｄ変換器の出力が、前記遅延手段を介して、第１加算器回路の１つ の入力に結合されることと、 エコー・キャンセラー適応フィルターからの概算エコー信号が、Ａ／Ｄ変換器 の出力の信号に存在するエコー信号から差し引かれる第１信号を、第１加算器の 出力で生成するために、前記エコー・キャンセラーが第１加算器の別の入力にそ の出力で結合されるエコー・キャンセラー適応フィルターを備えることと、 第１加算器の出力での信号が、その係数の調整と更新をするためにエコー・キ ャンセラー適応フィルターに送られることと、 受信された信号が所定の閾値レベルを超えるときに、エコー・キャンセラー適 応フィルターの係数のいかなる変更をも阻止されることと、 を特徴とする請求項５に記載の受信機。 ８．前記受信された入力信号が閾値レベルを下回るときには、その係数を調整す るために前記第１加算器の出力が前記エコー・キャンセラー適応フィルターに送 られ、 受信された入力信号が前記閾値レベルを上回るときには、係数の変更を引き起 こさない信号が前記エコー・キャンセラー適応フィルターに送られる、 ことを特徴とする請求項７に記載の受信機。 ９．前記Ａ／Ｄ変換器の出力が、 適応フィード・フォワード・フィルター、適応フィードバック・フィルター、 スライサー回路、および第１加算器回路と第２加算器回路を具備する判定帰還等 化器（ＤＦＥ）の入力に、 前記遅延手段を介して結合されることを特徴とする請求項５に記載の受信機。 １０．入力信号をサンプリングするために、周波数が受信された信号の振幅の関 数として変化する周波数信号を提供するタイミング回復回路と、 前記閾値レベルを超える受信信号の存在の間、周波数のいかなる変更をも阻止 するために、前記タイミング回復回路に結合される前記制御信号への応答手段と 、 をさらに備えることを特徴とする請求項１に記載の受信機。 １１．受信機システムへの入力信号が閾値レベルを超えるたびに制御信号を生成 するステップと、 閾値レベルを超える入力信号の存在の間、適応フィルターの応答の変化を阻止 するために、受信機システムの適応フィルターに前記制御信号を供給するステッ プと、 閾値レベルを越える入力信号の予想される発生に応答して、閾値レベルを越え る前記入力信号の予想される発生に先立って、所定の時間期間、前記適応フィル ターの 応答の変化を阻止するための制御信号を生成するステップと、 からなることを特徴とする、受信機システムの適応フィルターに対する雑音イン パルスの影響を低減するための方法。 １２．前記適応フィルターが、通常は、入力信号の関数として適応される係数を 備えることと、 前記適応フィルターの応答の変化を阻止するための制御信号を前記適応フィル ターに供給するステップが、前記適応フィルターの係数のいかなる変化をも阻止 するステップを含むことと を特徴とする請求項１１に記載の方法。 １３．前記適応フィルターの係数が、通常、エラー信号、定数乗数、およびデー タ信号の積の関数として更新されることと、 係数のいかなる変化をも阻止するための前記ステップが、エラー信号、定数乗 数、およびデータ信号の積をゼロに設定するステップを含むことと、 を特徴とする請求項１２に記載の方法。 １４．前記適応フィルターの係数が、通常、エラー信号、定数乗数、およびデー タ信号の積の関数として更新されることと、 係数のいかなる変化をも阻止するための前記ステップが、エラー信号をゼロに 等しく設定して前記積をゼロに等しく設定するステップを含むことと、 を特徴とする請求項１２に記載の方法。 １５．前記適応フィルターの係数が、通常は、エラー信号、定数乗数、およびデ ータ信号の積の関数として更新されることと、 係数のいかなる変化をも阻止するための前記ステップが、ゼロに等しい定数乗 数を設定して前記積をゼロに等しく設定するステップを含むことと、 を特徴とする請求項１２に記載の方法。 １６．入力信号を受信するための入力端末と、 前記入力端末から引き出される入力信号のそれへの印加のための入力を備え、 出力を備える適応フィルター手段であって、前記入力信号および前記適応フィル ター手段の制御端末に印加されるエラー信号の関数として通常更新される係数が 設定される前記適応フィルター手段と、 前記適応フィルター手段の入力を前記入力端末に結合する手段と、 前記入力端末で受信された入力信号の振幅を検知し、入力信号の振幅が閾値レ ベルを下まわると第１値が設定され、入力信号の振幅が閾値レベルを上まわると 第２値が設定される制御信号を生成するために、前記振幅を閾 値レベルと比較するための検出器手段と、 前記制御信号に前記第２値が設定されるときに、前記適応フィルター手段の調 整を阻止するために、前記適応フィルター手段の制御端末に結合される前記制御 信号への応答手段と、 閾値レベルを上回る信号の予想される発生の前の第１時間期間の間および閾値 レベルを上回る信号の予想される発生に引き続く第２時間期間の間、前記適応フ ィルター手段の調整を阻止するために、前記適応フィルター手段の前記制御端子 に接続される制御信号を生成するために、閾値レベルを上回る入力信号の予想さ れる発生に応答する手段と、 を具備することを特徴とする送信機受信機システム。 １７．前記検出器手段が、 前記入力信号が前記閾値レベルを下まわる値から閾値レベルを上まわる値への遷 移を行うたびに、所定の時間期間の間、前記第２値を有する前記制御信号を生成 するための手段を含むことを特徴とする請求項１６に記載の受信機。 １８．入力信号を受信するための入力端末と、 前記入力端末から引き出される入力信号のそれへの印加のための入力を備え、 出力を備える適応フィルター手段であって、前記入力信号および前記適応フィル ター手 段の制御端末に印加されるエラー信号の関数として通常更新される係数が設定さ れる前記適応フィルター手段と、 前記適応フィルター手段の入力を前記入力端末に結合する手段と、 前記入力端末で受信された入力信号の振幅を検知し、入力信号の振幅が閾値レ ベルを下まわると第１値が設定され、入力信号の振幅が閾値レベルを上まわると 第２値が設定される制御信号を生成するために、前記振幅を閾値レベルと比較す るための検出器手段と、 前記制御信号に前記第２値が設定されるときに、前記適応フィルター手段の調 整を阻止するために、前記適応フィルター手段の制御端末に結合される前記制御 信号への応答手段と、 を具備し、 前記適応フィルター手段の入力を前記入力端末に結合する前記手段が、前記入 力端末に結合される入力を有し、出力を有するアナログ・デジタル（Ａ／Ｄ）変 換器と、前記適応フィルター手段に対する受信信号の供給を遅延させるために、 前記Ａ／Ｄ変換器の出力と、前記適応フィルター手段の出力との間に結合される 遅延手段とを備えることと、 前記検出器手段が前記閾値レベルを超える全ての受信信号の存在の検知を可能 とし、前記適応フィルター手段への信号の伝搬の前に前記適応フィルター手段の 調整を阻止するために、前記Ａ／Ｄ変換器の出力が前記検出器 に連結されることと、 を特徴とする送信機受信機システム。 １９．前記適応フィルター手段が、 （ａ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備えるエコー・キャンセ ラー回路と、 （ｂ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備える適応等化器と、 を具備することを特徴とする請求項１８に記載の受信機。 ２０．前記エコー・キャンセラーおよび適応等化器のそれぞれが、調整可能な係 数が設定される適応フィルターを備えることと、各適応フィルターが、通常、そ の対応するフィルターの係数を調整するために前記制御端末に結合されるエラー 信号を生成するために前記入力信号に対する応答手段を備えることとを特徴とす る請求項１９に記載の受信機。 ２１．前記Ａ／Ｄ変換器の出力が前記遅延手段を介して第１加算器回路の１つの 入力に結合され、前記エコー・キャンセラー適応フィルターからの推定エコー信 号が前記Ａ／Ｄ変換器の出力での信号に存在するエコー信号から差し引かれる第 １信号を前記第１加算器の出力で生成するために、前記エコー・キャンセラーが 、その出力に第１加算器の別の入力に結合されるエコー・キャンセラ ー適応フィルターを備えることと、 第１加算器の出力での信号が、その係数を調整および更新するために、前記エ コー・キャンセラー適応フィルターの制御端末に送られることと、 受信された信号が前記所定の閾値レベルを超えると、前記エコー・キャンセラ ー適応フィルターの係数のいかなる変化も阻止されることと、 を特徴とする請求項１９に記載の受信機。 ２２．前記第１加算器の出力が、前記受信された入力信号が前記閾値レベルを下 まわるときに、その係数を調整するための前記エコー・キャンセラー適応フィル ターに送られることと、前記係数の変化を引き起こさない信号が、前記受信され た入力信号が前記閾値レベルを上まわるときに、前記エコー・キャンセラー適応 フィルターに送られることと、を特徴とする請求項２１に記載の受信機。 ２３．前記Ａ／Ｄ変換器の出力が、適応フィード・フォワード・フィルター、適 応フィードバック・フィルター、スライサー回路、および第１加算器回路と第２ 加算器回路を具備する判定帰還等化器（ＤＦＥ）の入力に、前記遅延手段を介し て結合されることを特徴とする請求項２１記載の受信機。 ２４．アナログ信号を受信するための入力端末と、 前記入力端末に結合される入力を有し、出力を有する、アナログ・デジタル（ Ａ／Ｄ）変換器と、 前記Ａ／Ｄ変換器の出力に結合されるエコー・キャンセラーであって、前記Ａ ／Ｄ変換器の出力での信号の振幅の関数として調整可能な第１適応フィルター手 段を備える前記エコー・キャンセラーと、 前記Ａ／Ｄ変換器の出力で生成される信号を処理および伝搬するために前記Ａ ／Ｄ変換器の出力に結合される適応等化器であって、前記適応等化器が前記Ａ／ Ｄ変換器の出力での信号の振幅の関数として調整可能な第２適応フィルター手段 を備えることと、 前記信号が所定の値を超えるときに、第１適応フィルター手段および第２適応 フィルター手段の調整を阻止するために、前記Ａ／Ｄ変換器の出力での信号の振 幅が所定の値を超えるときを検知するために前記Ａ／Ｄ変換器の出力と前記第１ および第２適応フィルター手段の間で結合される検出器手段と、 前記信号が所定の値を上回る前の第１時間期間の間、第１および第２適応フィ ルター手段の調整を阻止し、前記信号が所定の閾値レベルを下回った後の第２時 間期間の間、第１および第２適応フィルター手段の調整の阻止を継続するために 検出器手段に応答する手段と、 を具備することを特徴とする受信機。 ２５．前記検出器手段が、前記Ａ／Ｄ変換器の出力に結合される入力を有し、所 定の閾値レベルが供給される別の入力を有する閾値検出器を備えることと、 前記Ａ／Ｄ変換器の出力での信号が前記閾値レベルを下回る場合に、前記閾値 検出器が第１値が設定される制御信号を生成し、前記Ａ／Ｄ変換器の出力での信 号が前記閾値レベルを上回る場合に、前記閾値検出器が第２値が設定される制御 信号を生成することと、 前記制御信号に前記第２値が設定されると、それが第１適応フィルター手段お よび第２適応フィルター手段の調整を阻止することと、 を特徴とする請求項２４に記載の受信機。 ２６．前記閾値検出器が、前記Ａ／Ｄ変換器の出力信号が前記閾値レベルを超え るたびに、事前に設定された時間期間の間、前記第２値が設定される制御信号を 生成することを特徴とする請求項２５に記載の受信機。 ２７．前記Ａ／Ｄ変換器に印加される入力信号をサンプリングするための周波数 信号を提供するタイミング回復回路にして、前記周波数信号が受信された信号の 振幅の関数として変化するものと、 前記閾値レベルを超える受信信号が存在する間のいかなる周波数の変化をも阻 止するための前記タイミング回復回路に結合される前記制御信号に対する応答手 段と、 をさらに備えることを特徴とする請求項２４に記載の受信機。

Claims (1)

1. 【特許請求の範囲】 １．入力信号を受信するための入力端末と、 前記入力端末に適応フィルター手段を結合するための手段であって、前記適応 フィルター手段が、通常、前記入力端末で受信される信号の関数として調整可能 である手段と、 入力信号の振幅が閾値レベルを下回るときに第１値が設定され、入力信号の振 幅が閾値レベルを上回るときに第２値が設定される制御信号を生成するために、 前記入力端末で受信された入力信号の振幅を検知し、振幅を閾値レベルと比較す るための検出器手段と、 前記制御信号に前記第２値が設定されるとき、前記適応フィルター手段の調整 を妨げるために、前記適応フィルター手段に結合される前記制御信号への応答手 段と、 を具備することを特徴とする受信機。 ２．前記検出器手段が、入力信号が前記閾値レベルを下回る値から、閾値レベル を上回る値への遷移を行うたびに、所定の時間期間の間前記第２値が設定される 前記制御信号を生成するための手段を備えることを特徴とする請求項１に記載の 受信機。 ３．前記第２値が設定された前記制御信号を所定の時間期間の間生成するための 前記手段が、単安定マルチバイ ブレーターであることを特徴とする請求項２に記載の受信機。 ４．前記閾値レベルを上回る信号の予想される発生に先行する第１の時間期間、 および前記閾値レベルを上回る信号の予想される発生に続く第２の時間期間の間 、前記適応フィルター手段の調整を妨げるための前記適応フィルター手段に結合 される制御信号を生成するために、閾値レベルを超える入力信号の予想された発 生への応答手段をさらに備えることを特徴とする請求項１に記載の受信機。 ５．適応フィルター手段を前記入力端末に結合する前記手段が、前記入力端末に 結合される入力、および出力を備えるアナログ・デジタル（Ａ／Ｄ）変換器と、 受信された信号の適応フィルター手段への印加を遅延させるために、前記Ａ／ Ｄ変換器の出力と前記適応フィルター手段の間で結合される遅延手段と、 を具備し、 閾値レベルを超え、適応フィルター手段への信号の伝搬の前に、適応フィルタ ー手段の調整を阻止する受信信号の存在を検知できるようにするために、Ａ／Ｄ 変換器の出力が検出器に結合されることを特徴とする請求項１に記載の受信機。 ６．前記適応フィルター手段が、 （ａ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備えるエコー・キャンセ ラー回路と、 （ｂ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備える適応等化器と、 を備えることを特徴とする請求項５に記載の受信機。 ７．前記エコー・キャンセラーおよび適応等化器のそれぞれ１つが、調整可能な 係数が設定される適応フィルターを備え、各適応フィルターが、通常はその対応 するフィルターの係数を調整するために使用されるエラー信号を生成するための 受信機によって受信される信号への応答手段を備えることを特徴とする請求項６ に記載の受信機。 ８．前記Ａ／Ｄ変換器の出力が、前記遅延手段を介して、第１加算器回路の１つ の入力に結合されることと、 前記エコー・キャンセラーが、エコー・キャンセラー適応フィルターからの概 算エコー信号が、Ａ／Ｄ変換器の出力の信号に存在するエコー信号から差し引か れる第１信号を、第１加算器の出力で生成するために、第１加算器の別の入力に その出力で結合されるエコー・キャンセラー適応フィルターを備えることと、 第１加算器の出力での信号が、その係数の調整と更新をするためにエコー・キ ャンセラー適応フィルターに送 られることと、 受信された信号が所定の閾値レベルを超えるときに、エコー・キャンセラー適 応フィルターの係数のいかなる変更をも阻止されることと、 を特徴とする請求項６に記載の受信機。 ９．前記受信された入力信号が閾値レベルを下回るときには、その係数を調整す るために前記第１加算器の出力が前記エコー・キャンセラー適応フィルターに送 られ、 受信された入力信号が前記閾値レベルを上回るときには、係数の変更を引き起 こさない信号が前記エコー・キャンセラー適応フィルターに送られる、 ことを特徴とする請求項８に記載の受信機。 １０．前記Ａ／Ｄ変換器の出力が、 適応フィード・フォワード・フィルター、適応フィードバック・フィルター、 スライサー回路、および第１加算器回路と第２加算器回路を具備する判定帰還等 化器（ＤＦＥ）の入力に、 前記遅延手段を介して結合されることを特徴とする請求項６に記載の受信機。 １１．入力信号をサンプリングするために周波数信号を提供し、その周波数が受 信された信号の振幅の関数として変化するタイミング回復回路と、 前記閾値レベルを超える受信信号の存在の間、周波数のいかなる変更をも阻止 するために、前記タイミング回復回路に結合される前記制御信号への応答手段と 、 をさらに備えることを特徴とする請求項１に記載の受信機。 １２．受信機システムへの入力信号が閾値レベルを超えるたびに制御信号を生成 するステップと、 閾値レベルを超える入力信号の存在の間、適応フィルターの応答の変化を阻止 するために、受信機システムの適応フィルターに前記制御信号を供給するステッ プと、 からなることを特徴とする、受信機システムの適応フィルターに対する雑音イン パルスの影響を低減するための方法。 １３．前記適応フィルターが、通常は、入力信号の関数として適応される係数を 備えることと、 前記適応フィルターの応答の変化を阻止するための制御信号を前記適応フィル ターに印加するステップが、前記適応フィルターの係数のいかなる変化をも阻止 するステップを含むことと を特徴とする請求項１２に記載の方法。 １４．前記適応フィルターの係数が、通常、エラー信号、定数乗数、およびデー タ信号の積の関数として更新され ることと、 係数のいかなる変化をも阻止するための前記ステップが、エラー信号、定数乗 数、およびデータ信号の積をゼロに設定するステップを含むことと、 を特徴とする請求項１３に記載の方法。 １５．前記適応フィルターの係数が、通常、エラー信号、定数乗算器、およびデ ータ信号の積の関数として更新されることと、 係数の変化を阻止するための前記ステップが、前記積をゼロに等しく設定する ために、エラー信号をゼロに等しく設定するステップを含むことと、 を特徴とする請求項１３に記載の方法。 １６．前記適応フィルターの係数が、通常は、エラー信号、定数乗算器、および データ信号の積の関数として更新されることと、 係数の変化を阻止するための前記ステップが、前記積をゼロに等しく設定する ために、ゼロに等しい定数乗数を設定するステップを含むことと、 を特徴とする請求項１３に記載の方法。 １７．入力信号を受信するための入力端末と、 前記入力端末から引き出される入力信号のそれへの印加のための入力を備え、 出力を備える適応フィルター手 段であって、前記適応フィルター手段の制御端末に印加される前記入力信号およ びエラー信号の関数として通常更新される係数が設定される前記適応フィルター 手段と、 前記適応フィルター手段の入力を前記入力端末に結合する手段と、 前記入力端末で受信された入力信号の振幅を検知し、入力信号の振幅が閾値レ ベルを下まわると第１値が設定され、入力信号の振幅が閾値レベルを上まわると 第２値が設定される制御信号を生成するために、前記振幅を閾値レベルと比較す るための検出器手段と、 前記制御信号に前記第２値が設定されるときに、前記適応フィルター手段の調 整を阻止するために、前記適応フィルター手段の制御端末に結合される前記制御 信号への応答手段と、 を具備することを特徴とする送信機受信機システム。 １８．前記検出器手段が、 前記入力信号が前記閾値レベルを下まわる値から閾値レベルを上まわる値への遷 移を行うたびに、所定の時間期間の間、前記第２値を有する前記制御信号を生成 するための手段を含むことを特徴とする請求項１７に記載の受信機。 １９．前記閾値レベルを超える信号の予想される発生に先行する第１時間期間、 および前記閾値レベルを超える 信号の予想される発生に引き続く第２時間期間の間、前記適応フィルターの調整 を阻止するための前記適応フィルター手段の前記制御端末に結合される制御信号 を生成するために、 前記閾値レベルを超える入力信号の予想される発生に対する応答手段をさらに 備えることを特徴とする請求項１７に記載の受信機。 ２０．前記適応フィルター手段の入力を前記入力端末に結合する前記手段が、前 記入力端末に結合される入力を有し、出力を有するアナログ・デジタル（Ａ／Ｄ ）変換器と、前記適応フィルター手段に対する受信信号の供給を遅延させるため に、前記Ａ／Ｄ変換器の出力と、前記適応フィルター手段の出力の間で結合され る遅延手段とを備えることと、 前記検出器手段が前記閾値レベルを超えるいかなる受信信号の存在の検知をも 可能とするためと、前記適応フィルター手段への信号の伝搬の前に前記適応フィ ルター手段の調整を阻止するために、前記Ａ／Ｄ変換器の出力が前記検出器に連 結されることと、 を特徴とする請求項１７に記載の受信機。 ２１．前記適応フィルター手段が、 （ａ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備えるエコー・キャンセ ラー回路と、 （ｂ）前記Ａ／Ｄ変換器の前記出力に結合される入力を備える適応等化器と、 を具備することを特徴とする請求項２０に記載の受信機。 ２２．前記エコー・キャンセラーおよび適応等化器のそれぞれ１つが、調整可能 な係数が設定される適応フィルターを備えることと、各適応フィルターが、通常 、その対応するフィルターの係数を調整するために前記制御端末に結合されるエ ラー信号を生成するための前記入力信号に対する応答手段を備えることとを特徴 とする請求項２１に記載の受信機。 ２３．前記Ａ／Ｄ変換器の出力が前記遅延手段を介して第１加算器回路の１つの 入力に結合され、前記エコー・キャンセラー適応フィルターからの推定エコー信 号が前記Ａ／Ｄ変換器の出力での信号に存在するエコー信号から差し引かれる第 １信号を前記第１加算器の出力で生成するために、前記エコー・キャンセラーが 、その出力に第１加算器の別の入力に結合されるエコー・キャンセラー適応フィ ルターを備えることと、 第１加算器の出力での信号が、その係数を調整および更新するために、前記エ コー・キャンセラー適応フィルターの制御端末に送られることと、 受信された信号が前記所定の閾値レベルを超えると、前記エコー・キャンセラ ー適応フィルターの係数のいか なる変化も阻止されることと、 を特徴とする請求項２１に記載の受信機。 ２４．前記第１加算器の出力が、前記受信された入力信号が前記閾値レベルを下 まわるときに、その係数を調整するための前記エコー・キャンセラー適応フィル ターに送られることと、前記係数の変化を引き起こさない信号が、前記受信され た入力信号が前記閾値レベルを上まわるときに、前記エコー・キャンセラー適応 フィルターに送られることと、を特徴とする請求項２３に記載の受信機。 ２５．前記Ａ／Ｄ変換器の出力が、適応フィード・フォワード・フィルター、適 応フィードバック・フィルター、スライサー回路、および第１加算器回路と第２ 加算器回路を具備する判定帰還等化器（ＤＦＥ）の入力に、前記遅延手段を介し て結合されることを特徴とする請求項２３に記載の受信機。 ２６．アナログ信号を受信するための入力端末と、 前記入力端末に結合される入力を有し、出力を有する、アナログ・デジタル（ Ａ／Ｄ）変換器と、 前記Ａ／Ｄ変換器の出力に結合されるエコー・キャンセラーであって、前記Ａ ／Ｄ変換器の出力での信号の振幅の関数として調整可能な、第１適応フィルター 手段を 備える前記エコー・キャンセラーと、 前記Ａ／Ｄ変換器、前記適応等化器の出力で生成される信号を処理および伝搬 するために前記Ａ／Ｄ変換器の出力に結合される適応等化器であって、前記Ａ／ Ｄ変換器の出力での信号の振幅の関数として調整可能な第２適応フィルター手段 を備えることと、 前記信号が所定の値を超えるときに、第１適応フィルター手段および第２適応 フィルター手段の調整を阻止するために、前記Ａ／Ｄ変換器の出力での振幅が所 定の値を超えるときを検知するための前記第１適応フィルター手段と第２適応フ ィルター手段の間で結合される検出器手段と、 を具備することを特徴とする受信機。 ２７．前記検出器手段が、前記Ａ／Ｄ変換器の出力に結合される入力を有し、所 定の閾値レベルが印加される別の入力を有する閾値検出器を備えることと、 前記Ａ／Ｄ変換器の出力での信号が前記閾値レベルを下回る場合に、前記閾値 検出器が第１値が設定される制御信号を生成し、前記Ａ／Ｄ変換器の出力での信 号が前記閾値レベルを上回る場合に、前記閾値検出器が第２値が設定される制御 信号を生成することと、 前記制御信号に前記第２値が設定されると、それが第１適応フィルター手段お よび第２適応フィルター手段の調整を阻止することと、 を特徴とする請求項２６に記載の受信機。 ２８．前記閾値検出器が、前記Ａ／Ｄ変換器の出力信号が前記閾値レベルを超え るたびに、事前に設定された時間期間の間、前記第２値が設定される制御信号を 生成することを特徴とする請求項２７に記載の受信機。 ２９．前記Ａ／Ｄ変換器に印加される入力信号をサンプリングするための周波数 信号を提供するタイミング回復回路にして、前記周波数信号が受信された信号の 振幅の関数として変化することと、 前記閾値レベルを超える受信信号が存在する間のいかなる周波数の変化をも阻 止するための前記タイミング回復回路に結合される前記制御信号に対する応答手 段と、をさらに備えることを特徴とする請求項２６に記載の受信機。