JPH11500272A - 電気的に導電性を有するコンタクトプラグの形成に関する半導体の製造方法 - Google Patents

電気的に導電性を有するコンタクトプラグの形成に関する半導体の製造方法

Info

Publication number
JPH11500272A
JPH11500272A JP8525680A JP52568096A JPH11500272A JP H11500272 A JPH11500272 A JP H11500272A JP 8525680 A JP8525680 A JP 8525680A JP 52568096 A JP52568096 A JP 52568096A JP H11500272 A JPH11500272 A JP H11500272A
Authority
JP
Japan
Prior art keywords
contact opening
layer
substrate
conductive material
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8525680A
Other languages
English (en)
Other versions
JP3593133B2 (ja
Inventor
ケイ. マスーズ,ヴィジュ
ジェン,ナンセン
シー. フェイゼン,ピエール
Original Assignee
マイクロン テクノロジー,インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/391,719 external-priority patent/US5580821A/en
Application filed by マイクロン テクノロジー,インク. filed Critical マイクロン テクノロジー,インク.
Publication of JPH11500272A publication Critical patent/JPH11500272A/ja
Application granted granted Critical
Publication of JP3593133B2 publication Critical patent/JP3593133B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Conductive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 電気的に導電性を有するコンタクトプラグを基板に対して形成する半導体の製造方法であって、該製造方法は、a)これに対して電気的接続がなされる基板(36)を提供する過程と、b)前記基板(36)上に第一材料層(40)を所定の厚さ堆積する過程と、c)前記第一材料層(40)内に貫通する所望のコンタクト用開口(44)形成のためのマスクパターンを形成する過程と、d)前記基板と電気的接続をなすための、最外部領域を有して前記第一材料層を貫通するコンタクト用開口(44)を形成するために、前記第一材料層(40)をエッチングする過程と、e)前記コンタクト用開口(44)形成のためのエッチングを行った後、前記第一材料層からマスク材(42)を除去する過程と、f)前記第一材料層からマスク材(42)を除去した後、コンタクト用開口の前記最外部領域を有効的に拡張する外方に向かって傾斜角度有する側壁(48)であり、外方に向かって傾斜角度有する該側壁がそこで当初のコンタクト用開口と一致又は接合する内部ベース部分を具えた側壁(48)を提供するために、前記第一材料層(40)へ前記コンタクト用開口(44)に対して面取りエッチングを行う過程と、g)前記コンタクト用開口(44)を充填するために、導電性材料層(52)を前記ウェーハ上、及び面取りされた前記コンタクト用開口内に堆積する過程と、h)前記基板(36)に電気的に接続する電気的に導電性を有するコンタクトプラグを形成するために、前記導電性材料(52)及び前記第一材料層(40)を、少なくとも前記傾斜角度を有する側壁の内部ベース部分までエッチングする過程とを有する。

Description

【発明の詳細な説明】 電気的に導電性を有するコンタクトプラグの形成に関する半導体の製造方法技術分野 本発明は半導体の製造方法に関し、より詳しくは、電気的に導電性を有するコ ンタクトプラグを半導体ウェーハに対して形成する方法に関する。背景技術 本発明は、シリコン酸化絶縁層を貫通して設けられるコンタクトにタングステ ンプラグを形成することに関連して従来生じていた問題点を克服すべくなされた ものである。添付図面の図1及び図2を参照すれば、従来生じていたその問題点 が良く理解できる。図には、バルク基板12及びその上にシリコン酸化層14、 例えばBPSGガラスから成る半導体ウェーハ片が示されている。バルク基板1 2は、それに対して電気的接続がなされる不純物拡散/活性領域16を有する。 コンタクト用開口18が、BPSGガラスを貫通して活性領域16まで設けられ る。 チタンの薄い層20がウェーハ上及びコンタクト用開口18内に堆積される。 このチタン層20は、抵抗を減少するために、コンタクト用開口18の根元部分 (ベース部分)にシリサイド層を形成するよう機能すべく設けられる。通常、拡 散領域16の上には、好ましくない酸化層(図示せず)も形成される。堆積され るチタンはまた、この好ましくない酸化層を崩すとともに、基板12のシリコン と共に、活性領域16とその後堆積される充填プラグタングステンとの間の抵抗 を低くするためのチタンシリサイドを形成するように機能する。これに加えて、 チタン層20は、その後堆積されるタングステンのための付着/核化層として機 能する。タングステンはシリコン酸化層及び露出したシリコン基板上には容易に は堆積しないが、その間にチタン層20が介在することにより、それらに対する タングステンの堆積及び付着性が容易化される。 チタン層20は代表的にはスパッリング法によって堆積されるが、この方法に よるとその際同時に、好ましくない張り出したコンタクト先端部22が形成され てしまう。その結果、コンタクト用開口に対して後退又は侵入物阻止角24を形 成することになってしまう。次に、タングステンの層26が、コンタクト用開口 18の残りの部分を完全にタングステンで充填する目的で堆積される。残念なが らその際、好ましくないキーホール28が通常形成されてしまい、コンタクト2 8の内部に意味の無い部分を残すことになる。 図2を参照すれば分かる通り、タングステン層26とチタン層20は次に、コ ンタクト充填プラグ30を形成するために、化学機械研磨法のドライエッチング によりエッチバックされる。こうすることにより、残念ながらキーホール28の 上端部に通常、孔が開いてしまう。処理過程において、この孔は、清掃及び洗浄 し難い薄い無効部分を形成することになる。また、最終的構造物では、キーホー ル28によって形成されるこの無効部分によって、プラグ30の外周面領域が減 ってしまうことになる。このことは、活性領域16との電気的接続を最良とする ために、次に形成される層とプラグ30との電気的接触を最大限としようとする ことの障害となる。さらに、プラグ30を形成するために通常実施されるエッチ バックは、チタン層20をオーバーエッチングし過ぎて、“凹状端部”32を形 成することになる。 上記問題点を克服するための従来の解決方法を図3を参照しながら説明する。 図1及び図2の構成要素と同一要素には同一参照番号が付され、構成要素におい て差異があるものには、末尾に“a”を付して示されている。ここでは、BPS G層14は、外表面から活性領域16の下方に向かって角度を持ってエッチング されている。したがって、次に堆積されるチタン層20は尖端部又は突出部を形 成することがなく、これにより、更に次に堆積されるタングステン層内にキーホ ールを生じさせない結果となる。しかしながら、この方法によると、コンタクト 用開口18aは、その根元部分が図1及び図2に示されているものより更に狭く なると共に、最外部部分が極めて広くなるという新たな問題点を有することとな る。こうすると、貴重なウェーハ領域を無駄に消費することになり、それにより 、半導体装置をより小さくしようとする半導体処理の目的の障害となる。 電気的に導電性を有するコンタクトプラグの形成に関連したこれら及び他の問 題点を克服することが好ましい。本願発明は、特に、タングステンプラグの形成 に関連するものとしてなされたが、当業者であれば、他の材料及び構造にも適用 できることは容易に理解できよう。本願発明は、均等の原理に従って適当に解釈 されるべき、後に添付される請求の範囲によってのみ限定されるものである。図面の簡単な説明 以下、本願発明の好適実施例を添付図面を参照しながら説明する。 図1は、従来例の半導体ウェーハ片の概略断面図であり、“背景技術”の項目 内で説明されている。 図2は、図1に示す半導体処理過程に続く従来例の処理過程における、図1に 示すウェーハの概略断面図である。 図3は、他の従来例の処理を示す半導体ウェーハ片の概略断面図であり、“背 景技術”の項目内で説明されている。 図4は、本発明による半導体処理におけるある過程でのウェーハ片の概略断面 図である。 図5は、図4に示す過程に続く過程を示す図4のウェーハの概略断面図である 。 図6は、図5に示す過程に続く過程を示す図4のウェーハの概略断面図である 。 図7は、図6に示す過程に続く過程を示す図4のウェーハの概略断面図である 。 図8は、図7に示す過程に続く過程を示す図4のウェーハの概略断面図である 。 図9は、図8に示す過程に続く過程を示す図4のウェーハの概略断面図である 。好適実施例及び発明の詳細な説明 本発明の一態様によれば、電気的に導電性を有するコンタクトプラグをウェー ハに対して形成する方法であって、該方法は、 これに対して電気的接続がなされる基板を提供する過程と、 前記基板上に第1の材料からなる層を所定の厚さ堆積する過程と、 前記第1材料層を貫通する所望のコンタクト用開口を設けるために、前記第1 材料層にマスクパターンを設ける過程と、 前記基板との電気的接続を行うための、最外部領域を有するコンタクト用開口 を形成するために、前記第1材料層をエッチングする過程と、 コンタクト用開口を形成するためのエッチングを行った後、前記第1材料層か らマスクパターンを除去する過程と、 前記第1材料層からマスクパターンを除去した後、コンタクト用開口最外部領 域を有効的に拡げると共に当初のコンタクト用開口と接続する内部ベース部分を 有する、外方に向かった傾斜角度を有する側壁部を形成するように、前記コンタ クト用開口に対して前記第1材料層の面取りスパッターエンチングを行う過程と 、 コンタクト用開口を充填するべく、ウェーハ上及び面取りされたコンタクト用 開口内に導電性材料からなる層を堆積する過程と、 前記基板と電気的に接続される電気的に導電性を有するコンタクトプラグを画 定すべく、前記導電性材料層及び前記第1材料層を内側方向に少なくとも傾斜角 度を有する側壁部の内部ベース部分までエッチングする過程と、 を有する方法が提供される。 より具体的には、先ず、図4乃至図8に示されるように、本発明の方法による ある過程における半導体ウェーハ片は、参照番号35によって表されている。半 導体ウェーハ片35は、バルク基板36及びそれに対して電気的接続がなされる 活性領域38を有する。第1材料による層40が所定の厚さ“A”となるように 基板36上に堆積される。好ましくは、層40の材料は、電気的な絶縁材料であ って、好ましい材料の例としてBPSGが挙げられる。層40は、それを貫通す る所望のコンタクト用開口を形成するために、パターンマスクされる。具体的に は且つ好ましくは、フォトレジストのマスク層42が設けられ、そして次に、基 板領域38と電気的接続をなすためのコンタクト用開口を形成するために、第1 材料層40がエッチングされる。以下の説明を分かり易くするために、コンタク ト用開口44は最外部領域を有するものとし、この部分は点線46で囲まれた部 分として示されている。コンタクト用開口44を形成するためのBPSG酸化物 のエッチングは、炭素/フッ素に基づく化学薬品である例えば、CF4,CHF3 及びArを用いたドライエッチング法である。重合体の形成を最小とするために 、物理的スパッタリングにある程度なるように、アルゴン(Ar)が加えられる ことが望ましい。 図5を参照すれば分かる通り、コンタクト用開口44を形成するエッチングが 行われた後、マスク層42が除去される。そして次に、コンタクト用開口44に 関して第1材料層に対して、外方に向かって傾斜角度を有する側壁48を形成す るべく面取りスパッタエッチングが実施される。この外方に向かって傾斜角度を 有する側壁48は、コンタクト用開口44を最外部領域46に有効的に拡張する 。側壁48を形成するための面取りエッチング技術の例としては、先ず最初に、 コンタクト用開口を従来の反応性又は非反応性手法によってエッチングし、次に 、レジストを剥がし且つコンタクト用開口の縁部からそれを取り去るように酸素 エッチングを行うことである。目的とする効果は、レジストを必ずしも完全に剥 がすことではなく、コンタクト用開口からレジストを動かすことである。例示的 な条件は、酸素100sccm,30mTorr,500ワット,100ガウスである。こ れに続き、アルゴンによる物理的ドライエッチングが、例えば、アルゴン50sc cm,30mTorr,350ワット,60ガウスの条件の下で行われる。アルゴンのス パッタ量は、所定の面取り部は提供するが、コンタクト用開口のベース部分のシ リコンは露出させないように調節(最少化)される。上記の処理過程(マスクの 除去及び全てのエッチング)は、好ましくは全て同一反応室(チェンバー)内で 行われる。以下の説明を分かり易くするため、外方に向けて傾斜角度を有する側 壁48は、内側ベース部分50を有し、この部分で側壁48は当初のコンタクト 用開口44と合致する。 次に、図6を参照して説明する。導電性材料(即ち、チタン)の層52が、ウ ェーハ上及び面取りされたコンタクト用開口44内に堆積される。層52はコン タクト用開口44内を完全にではないが充填する。コンタクト用開口44に対し て傾斜角度を有する側壁48は、従来技術において生じていた好ましくない突出 部を形成しないように機能する。もしそのような突出部が生じた場合、前述した ように、コンタクト用開口44を歪ませることとなる。 図7を参照して更に説明する。もう一つの層、好ましくはタングステンの層5 4が、ウェーハ上、及びコンタクト用開口44を充填するように面取りされたコ ンタクト用開口44内部に堆積される。チタン層52とタングステン層54は共 にコンタクト用開口44を充填する導電材料を形成する。コンタクト用開口44 は、二つの層による前記例とは代替的に、単一の層の堆積によって充填されても よい。更には、三つ又はそれ以上の分離した異なる層を堆積することによりコン タクト用開口44を充填してもよい。何れにしても、傾斜した側壁48を設ける ことにより、突出部の形成を容易に無くすことができる。パターンニングされる コンタクト用開口44は、ベース部分のところで最も小さいフォトリソグラフィ ックサイズとなるように設計することができる。ウェーハの拡がり部分は、最外 部部分即ち領域46の部分だけで起こる。従って、回路密度は、突出部の形成を 最少にしたままで最大限とすることができる。 次に図8を参照して説明する。チタン層52とタングステン層54は共に、少 なくとも傾斜角度を有する側壁48の内部ベース部分50のところまで内側方向 にエッチングされる。これにより、基板領域38と電気的に接続される電気的に 導電性を有するコンタクトプラグ56がコンタクト用開口44内に形成される。 好ましくは、エッチングはベース部分50(図5参照)より僅かにその下まで行 われ、こうすることにより、コンタクト用開口44の最下位置最小径のコンタク トプラグ56を形成できることを確実とする。こうすることにより、層40は、 当初の厚さ“A”より薄い最終的な厚さ“B”を有することとなる。したがって 、層40の初期の厚さは、最終的に希望する厚さよりも厚いものとして与えられ 、これにより、プラグ56が、コンタクト用開口44を規定する最小フォトリソ グラフィーサイズに一致した外径を有することが容易となる。したがって、突出 部の形成が防げることにより、キーホール及び凹部が実質的に無くなり、そして サイズ最小化/密度最大化の目的は阻害されることはない。 層54,52及び層40をエッチングするための好ましい方法は、化学・機械 研磨の手法である。上に説明した好ましい材料を用いた場合、例示的な化学・機 械研磨用スラリーは、K3Fe(CN)6又は拡散されたコロイド状のシリカまたは アルミナを有するH22を含むものである。選択的な酸化物の研磨は、必要によ り、スラリー内の固形物パーセント比を変えることにより調整することができる 。最終的に、しかしながら、酸化物の研磨は、層40を少なくとも側壁の内部ベ ース部分まで除去するのに要求される。勿論、ドライエッチングで行うこともで きる。 最後に図9を参照して説明する。最後に、導電材料の層52及び54よりも速 い速度で第1材料の層40をエッチングし、第1材料の層40から外側に突出す る最終的なプラグ56を形成する。こうすることにより、如何なる凹部が形成さ れることを防げ、そして、プラグ56と電気的に接続される次に堆積される導電 層のためのより広い表面領域の形成が容易になる。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),JP,KR (72)発明者 フェイゼン,ピエール シー. アメリカ合衆国,アイダホ州 83706,ボ イズ,イリノイ アヴェニュー 2267 【要約の続き】 コンタクト用開口(44)に対して面取りエッチングを 行う過程と、g)前記コンタクト用開口(44)を充填 するために、導電性材料層(52)を前記ウェーハ上、 及び面取りされた前記コンタクト用開口内に堆積する過 程と、h)前記基板(36)に電気的に接続する電気的 に導電性を有するコンタクトプラグを形成するために、 前記導電性材料(52)及び前記第一材料層(40) を、少なくとも前記傾斜角度を有する側壁の内部ベース 部分までエッチングする過程とを有する。

Claims (1)

  1. 【特許請求の範囲】 1.電気的に導電性を有するコンタクトプラグを基板に対して形成する半導体の 製造方法であって、該製造方法は、 基板を提供する過程と、 前記基板上に第一材料層を形成する過程と、 前記第一材料層内にコンタクト用開口を形成する過程、即ち、前記コンタク ト用開口がほぼ垂直な内部側壁部分を有する側壁及びほぼ垂直な内部側壁部分の 結合点において垂直から実質的に傾いて結合する外部方向に傾いた側壁外部部分 を有するコンタクト用開口を形成する過程と、 前記コンタクト用開口内および前記外部方向に傾いた側壁外部部分の上に導 電性材料を提供する過程と、 前記第一材料層を少なくとも前記結合点までエッチングする過程と、 を有することを特徴とする製造方法。 2.前記エッチングする過程が、前記基板と電気的に接続し且つ前記第一材料層 から外方に突出する導電性を有するコンタクトプラグを画定するように行われる ことを特徴とする請求項1記載の製造方法。 3.前記各過程が記載の順序で行われることを特徴とする請求項1記載の製造方 法。 4.前記導電性材料の提供が、 第一導電性材料を前記コンタクト用開口を完全には充填しないように形成す ることと、 第二導電性材料を前記第一導電性材料の上に形成すること、 からなることを特徴とする請求項1記載の製造方法。 5.前記第二導電性材料の形成が前記コンタクト用開口を完全に充填することを 特徴とする請求項4記載の製造方法。 6.前記第二導電性材料が前記第一導電性材料と異なることを特徴とする請求項 4記載の製造方法。 7.前記第一導電性材料がチタンからなり、前記第二導電性材料がタングステン からなることを特徴とする請求項4記載の製造方法。 8.電気的に導電性を有するコンタクトプラグを基板に対して形成する半導体の 製造方法であって、該製造方法は、 基板を提供する過程と、 前記基板上に第一材料層を形成する過程と、 前記第一材料層内にコンタクト用開口を形成する過程、即ち、前記コンタク ト用開口が第一の角度のテーパで外方に傾いた側壁を有し、前記外方に傾いた側 壁が内部ベース部分を有し、該内部ベース部分において前記第一の角度のテーパ が該第一の角度のテーパより小さい角度で第二の角度のテーパに変わる、コンタ クト用開口を形成する過程と、 前記コンタクト用開口内において前記外方に傾いた側壁の内部ベース部分を 越えて前記コンタクト用開口を充填するように導電性材料を提供する過程であっ て、前記導電性材料が前記第一の角度のテーパを有する前記外方に傾いた側壁の 少なくとも一部を覆うようになっている、導電性材料を提供する過程と、 前記導電性材料をエッチングする過程であって、少なくとも前記外方に傾い た側壁の内部ベース部分までエッチングして前記基板に電気的に接続するコンタ クトプラグを画定するようにエッチングする過程と、 を有することを特徴とする製造方法。 9.前記エッチングする過程が、前記第一材料層から外方に突出する電気的に導 電性を有するコンタクトプラグを画定するように行われることを特徴とする請求 項8記載の製造方法。 10.前記各過程が記載の順序で行われることを特徴とする請求項8記載の製造 方法。 11.前記導電性材料の提供が、 第一導電性材料を前記コンタクト用開口を完全には充填しないように形成す ることと、 第二導電性材料を前記第一導電性材料の上に形成すること、 からなることを特徴とする請求項8記載の製造方法。 12.前記第二導電性材料が前記第一導電性材料と異なることを特徴とする請求 項11記載の製造方法。 13.前記第一導電性材料がチタンからなることを特徴とする請求項12記載の 製造方法。 14.前記第二導電性材料がタングステンからなることを特徴とする請求項12 記載の製造方法。 15.電気的に導電性を有するコンタクトプラグを基板に対して形成する半導体 の製造方法であって、該製造方法は、 電気的接続が行われる基板の上に絶縁性材料層を形成する過程と、 前記絶縁性材料層の上にマスキング材料層を形成する過程と、 コンタクト開口パターンを画定するために前記マスキング材料層をパターン ニングする過程と、 前記絶縁性材料層に、前記コンタクト開口パターンを介してコンタクト用開 口をエッチングする過程であって、前記コンタクト用開口が前記基板に隣接して 最内部領域を有し該最内部領域の外方に最外部領域を有するようにコンタクト用 開口をエッチングする過程と、 前記コンタクト用開口をエッチングした後で、前記絶縁性材料層からマスキ ング材料を除去する過程と、 前記マスキング材料を除去した後、前記コンタクト用開口に隣接する前記絶 縁性材料層へエッチングする過程であって、前記最外部領域内に外方に傾いた側 壁を提供し、それにより前記最内部領域に比較して前記最外部領域を有効的に拡 張するようにし、前記の外方に傾いた側壁が内部ベース部分を有して、そこで前 記側壁が初めに形成された前記最内部領域に接合するようになる、エッチングす る過程と、 前記基板上と前記のエッチングされたコンタクト用開口内に前記コンタクト 用開口を完全には充填しないように導電性材料の第一層を堆積する過程と、 前記基板上と前記のエッチングされたコンタクト用開口内に前記コンタクト 用開口を完全に充填するように導電性材料の第二層を堆積する過程と、 前記基板に対して電気的に導電性を有するコンタクトプラグを画定するため に、前記導電性材料の第一及び二層並びに前記絶縁性材料層を少なくとも前記の 外方に傾いた側壁の内部ベース部分までエッチングする過程と、 を有することを特徴とする製造方法。 16.電気的に導電性を有するコンタクトプラグを基板に対して形成する半導体 の製造方法であって、該製造方法は、 電気的接続が行われる基板の上に絶縁性酸化物層を形成する過程と、 前記絶縁性酸化物層の上にマスキング材料層を形成する過程と、 コンタクト開口パターンを画定するために前記マスキング材料層をパターン ニングする過程と、 前記絶縁性酸化物層に、最外部領域を有するコンタクト用開口を、前記コン タクト開口パターンを介してエッチングする過程と 前記絶縁性酸化物層からマスキング材料を除去する過程と、 前記コンタクト用開口に隣接する前記絶縁酸化物層へエッチングする過程で あって、前記最外部領域内に外方に傾いた側壁を提供し、それにより前記最外部 領域を有効的に拡張するようにし、前記の外方に傾いた側壁が第一の角度のテー パと内部ベース部分を有して、該内部ベース部分において前記第一の角度 のテーパが該第一の角度のテーパより小さい角度で第二の角度のテーパに変わる ように、エッチングする過程と、 前記基板上と前記コンタクト用開口内に前記コンタクト用開口を完全には充 填しないように、前記第一の角度のテーパを有する前記の外方に傾いた側壁の少 なくとも一部を覆うチタン層を堆積する過程と、 前記基板上と前記コンタクト用開口内に前記コンタクト用開口を完全に充填 するように、タングステン層を形成する過程と、 前記基板に対して電気的に導電性を有するコンタクトプラグを画定するため に、前記チタン層、タングステン層、絶縁性酸化物層をエッチングする過程と、 とからなることを特徴とする製造方法。
JP52568096A 1995-02-21 1996-01-23 電気的に導電性を有するコンタクトプラグの形成に関する半導体の製造方法 Expired - Fee Related JP3593133B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US08/391,719 1995-02-21
US08/391,719 US5580821A (en) 1995-02-21 1995-02-21 Semiconductor processing method of forming an electrically conductive contact plug
US08/551,829 US5658829A (en) 1995-02-21 1995-11-07 Semiconductor processing method of forming an electrically conductive contact plug
US08/551,829 1995-11-07
PCT/US1996/000929 WO1996026542A1 (en) 1995-02-21 1996-01-23 Semiconductor processing method of forming an electrically conductive contact plug

Publications (2)

Publication Number Publication Date
JPH11500272A true JPH11500272A (ja) 1999-01-06
JP3593133B2 JP3593133B2 (ja) 2004-11-24

Family

ID=27013606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52568096A Expired - Fee Related JP3593133B2 (ja) 1995-02-21 1996-01-23 電気的に導電性を有するコンタクトプラグの形成に関する半導体の製造方法

Country Status (7)

Country Link
US (3) US5658829A (ja)
EP (1) EP0811247B1 (ja)
JP (1) JP3593133B2 (ja)
KR (1) KR100399257B1 (ja)
AT (1) ATE224101T1 (ja)
DE (1) DE69623598T2 (ja)
WO (1) WO1996026542A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5956608A (en) * 1996-06-20 1999-09-21 Applied Materials, Inc. Modulating surface morphology of barrier layers
US5970374A (en) * 1996-10-18 1999-10-19 Chartered Semiconductor Manufacturing Ltd. Method for forming contacts and vias with improved barrier metal step-coverage
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
US6066552A (en) 1998-08-25 2000-05-23 Micron Technology, Inc. Method and structure for improved alignment tolerance in multiple, singularized plugs
US6228754B1 (en) * 1999-01-05 2001-05-08 Advanced Micro Devices, Inc. Method for forming semiconductor seed layers by inert gas sputter etching
US6096651A (en) * 1999-01-11 2000-08-01 Taiwan Semiconductor Manufacturing Company Key-hole reduction during tungsten plug formation
US20030015496A1 (en) * 1999-07-22 2003-01-23 Sujit Sharan Plasma etching process
US6274483B1 (en) * 2000-01-18 2001-08-14 Taiwan Semiconductor Manufacturing Company Method to improve metal line adhesion by trench corner shape modification
US6583053B2 (en) * 2001-03-23 2003-06-24 Texas Instruments Incorporated Use of a sacrificial layer to facilitate metallization for small features
TWI226059B (en) * 2001-06-11 2005-01-01 Sony Corp Method for manufacturing master disk for optical recording medium having pits and projections, stamper, and optical recording medium
JP4348457B2 (ja) * 2002-03-13 2009-10-21 ドルビー ラボラトリーズ ライセンシング コーポレイション 高ダイナミックレンジのディスプレイ、ディスプレイコントローラ及び画像表示方法
US7778812B2 (en) * 2005-01-07 2010-08-17 Micron Technology, Inc. Selecting data to verify in hardware device model simulation test generation
US7758763B2 (en) * 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
ES2893327T3 (es) * 2007-02-01 2022-02-08 Dolby Laboratories Licensing Corp Calibración de visualizadores que tienen luz de fondo espacialmente variable
US20080213991A1 (en) * 2007-03-02 2008-09-04 Airdio Wireless Inc. Method of forming plugs
JP2009194195A (ja) * 2008-02-15 2009-08-27 Panasonic Corp 半導体装置及びその製造方法
US20100214282A1 (en) * 2009-02-24 2010-08-26 Dolby Laboratories Licensing Corporation Apparatus for providing light source modulation in dual modulator displays
JP2011029552A (ja) * 2009-07-29 2011-02-10 Renesas Electronics Corp 半導体装置およびその製造方法
US8691622B2 (en) * 2012-05-25 2014-04-08 Micron Technology, Inc. Memory cells and methods of forming memory cells

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372034B1 (en) * 1981-03-26 1998-07-21 Intel Corp Process for forming contact openings through oxide layers
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4999318A (en) * 1986-11-12 1991-03-12 Hitachi, Ltd. Method for forming metal layer interconnects using stepped via walls
EP0300414B1 (en) * 1987-07-20 1994-10-12 Nippon Telegraph And Telephone Corporation Method of connecting wirings through connection hole
US5320979A (en) * 1987-07-20 1994-06-14 Nippon Telegraph And Telephone Corporation Method of connecting wirings through connection hole
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
DE69023765T2 (de) * 1990-07-31 1996-06-20 Ibm Verfahren zur Herstellung von Bauelementen mit übereinander angeordneten Feldeffekttransistoren mit Wolfram-Gitter und sich daraus ergebende Struktur.
JPH04251926A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置の製造方法
JP3200455B2 (ja) * 1991-01-14 2001-08-20 沖電気工業株式会社 半導体記憶装置の製造方法
JPH04241926A (ja) * 1991-01-17 1992-08-28 Sumitomo Electric Ind Ltd チューブ押出用無調心ヘッド
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
US5203957A (en) * 1991-06-12 1993-04-20 Taiwan Semiconductor Manufacturing Company Contact sidewall tapering with argon sputtering
US5244534A (en) * 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5286675A (en) * 1993-04-14 1994-02-15 Industrial Technology Research Institute Blanket tungsten etchback process using disposable spin-on-glass
US5366929A (en) * 1993-05-28 1994-11-22 Cypress Semiconductor Corp. Method for making reliable selective via fills
JPH0737869A (ja) * 1993-07-20 1995-02-07 Nippon Steel Corp 半導体装置の製造方法
US5320981A (en) * 1993-08-10 1994-06-14 Micron Semiconductor, Inc. High accuracy via formation for semiconductor devices
US5585308A (en) * 1993-12-23 1996-12-17 Sgs-Thomson Microelectronics, Inc. Method for improved pre-metal planarization
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
EP0720227B1 (en) * 1994-12-29 2004-12-01 STMicroelectronics, Inc. Electrical connection structure on an integrated circuit device comprising a plug with an enlarged head
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US5970374A (en) * 1996-10-18 1999-10-19 Chartered Semiconductor Manufacturing Ltd. Method for forming contacts and vias with improved barrier metal step-coverage

Also Published As

Publication number Publication date
US6245671B1 (en) 2001-06-12
DE69623598D1 (de) 2002-10-17
EP0811247A1 (en) 1997-12-10
JP3593133B2 (ja) 2004-11-24
DE69623598T2 (de) 2003-05-28
ATE224101T1 (de) 2002-09-15
EP0811247B1 (en) 2002-09-11
WO1996026542A1 (en) 1996-08-29
US5658829A (en) 1997-08-19
US5933754A (en) 1999-08-03
KR19980702371A (ko) 1998-07-15
KR100399257B1 (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
JPH11500272A (ja) 電気的に導電性を有するコンタクトプラグの形成に関する半導体の製造方法
JP2604631B2 (ja) 半導体装置の製造方法
US5654233A (en) Step coverage enhancement process for sub half micron contact/via
US5534462A (en) Method for forming a plug and semiconductor device having the same
US6908848B2 (en) Method for forming an electrical interconnection providing improved surface morphology of tungsten
US5747379A (en) Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US6039851A (en) Reactive sputter faceting of silicon dioxide to enhance gap fill of spaces between metal lines
JP2622059B2 (ja) 半導体集積回路の製造方法
US5861671A (en) Process for removing seams in tungsten plugs
US5580821A (en) Semiconductor processing method of forming an electrically conductive contact plug
US6136700A (en) Method for enhancing the performance of a contact
US20030003716A1 (en) Method for forming dual damascene line structure
US5977599A (en) Formation of a metal via using a raised metal plug structure
US5658830A (en) Method for fabricating interconnecting lines and contacts using conformal deposition
US5960314A (en) Semiconductor processing method of providing an electrically conductive interconnecting plug between an elevationally conductive node and an elevationally outer electrically conductive node
EP0558304B1 (en) Method of forming submicron contacts
US5573973A (en) Integrated circuit having a diamond thin film trench arrangement as a component thereof and method
US20020076924A1 (en) Method for forming an electrical interconnection providing improved surface morphololgy of tungsten
US5641710A (en) Post tungsten etch back anneal, to improve aluminum step coverage
US5801096A (en) Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US5700726A (en) Multi-layered tungsten depositions for contact hole filling
US5904561A (en) Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit
JPH08195384A (ja) 半導体装置の製造方法
US5893749A (en) Method for forming a hole filling plug for a semiconductor device
US6096651A (en) Key-hole reduction during tungsten plug formation

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110903

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees