JPH0737869A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0737869A JPH0737869A JP20023393A JP20023393A JPH0737869A JP H0737869 A JPH0737869 A JP H0737869A JP 20023393 A JP20023393 A JP 20023393A JP 20023393 A JP20023393 A JP 20023393A JP H0737869 A JPH0737869 A JP H0737869A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- insulating film
- opening
- contact hole
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 コンタクトホールのテーパー部の断面形状を
任意かつ微細に制御することができ、テーパー部の横方
向の拡がり及び基板に対するコンタクト開口の大きさが
過剰にならないようにする。 【構成】 第１の異方性エッチング１６によって、レジ
ストパターン３の開口部とほぼ同一の寸法で、半導体基
板１上の絶縁膜２にその半導体基板１の表面が露出する
まで開孔部１７を形成し、半導体基板１を回転させなが
ら、半導体基板１に対して斜め方向から、第２の異方性
エッチング１８を行うことにより、開孔部１７の表面近
傍にテーパー部１９を形成して、コンタクトホール２０
を形成する。
任意かつ微細に制御することができ、テーパー部の横方
向の拡がり及び基板に対するコンタクト開口の大きさが
過剰にならないようにする。 【構成】 第１の異方性エッチング１６によって、レジ
ストパターン３の開口部とほぼ同一の寸法で、半導体基
板１上の絶縁膜２にその半導体基板１の表面が露出する
まで開孔部１７を形成し、半導体基板１を回転させなが
ら、半導体基板１に対して斜め方向から、第２の異方性
エッチング１８を行うことにより、開孔部１７の表面近
傍にテーパー部１９を形成して、コンタクトホール２０
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にＵＬＳＩ等の集積回路装置におけるコンタ
クトホールの形成方法に関するものである。
に係り、特にＵＬＳＩ等の集積回路装置におけるコンタ
クトホールの形成方法に関するものである。
【０００２】
【従来の技術】従来、この種の半導体装置において、コ
ンタクトホールをテーパー状に形成する技術として、特
開平５−１９７７号に示された方法がある。以下に、こ
の従来の方法について、図４を参照しながら説明する。
ンタクトホールをテーパー状に形成する技術として、特
開平５−１９７７号に示された方法がある。以下に、こ
の従来の方法について、図４を参照しながら説明する。
【０００３】まず、図４（ａ）に示すように、シリコン
基板１上に絶縁膜２を熱酸化法、ＣＶＤ法、スパッタ法
などにより形成した後、絶縁膜２上のレジスト３をフォ
トリソグラフィー法によってパターンニングする。絶縁
膜２としては、一般に二酸化シリコンが用いられる。
基板１上に絶縁膜２を熱酸化法、ＣＶＤ法、スパッタ法
などにより形成した後、絶縁膜２上のレジスト３をフォ
トリソグラフィー法によってパターンニングする。絶縁
膜２としては、一般に二酸化シリコンが用いられる。
【０００４】次に、図４（ｂ）に示すように、ＣＦ4 と
Ｈ2 との混合ガスプラズマ４によって、レジスト３をマ
スクとして絶縁膜２を異方性エッチングし、所定深さの
開孔部５を形成する。この開孔部５のエッチング量によ
って、後のコンタクトホールのテーパー部の拡がりが制
御される。
Ｈ2 との混合ガスプラズマ４によって、レジスト３をマ
スクとして絶縁膜２を異方性エッチングし、所定深さの
開孔部５を形成する。この開孔部５のエッチング量によ
って、後のコンタクトホールのテーパー部の拡がりが制
御される。
【０００５】次に、図４（ｃ）に示すように、緩衝弗化
水素酸を用いて等方性エッチングを行い、さらに所望の
深さまで絶縁膜２をエッチングするとともに、アンダー
カットによってテーパー部６を形成する。
水素酸を用いて等方性エッチングを行い、さらに所望の
深さまで絶縁膜２をエッチングするとともに、アンダー
カットによってテーパー部６を形成する。
【０００６】次に、図４（ｄ）に示すように、再びＣＦ
4 とＨ2 との混合ガスプラズマ４によって、絶縁膜２の
底に達するまで異方性エッチングを行い、開孔部７を形
成してシリコン基板１を露出させる。
4 とＨ2 との混合ガスプラズマ４によって、絶縁膜２の
底に達するまで異方性エッチングを行い、開孔部７を形
成してシリコン基板１を露出させる。
【０００７】最後に、図４（ｅ）に示すように、レジス
ト３を除去すると所望のコンタクトホール８が得られ
る。このコンタクトホール８のテーパー部６により、こ
の後、絶縁膜２上に形成される配線用のアルミニウムな
どの金属薄膜（図示せず）のカバレッジを改善できる。
ト３を除去すると所望のコンタクトホール８が得られ
る。このコンタクトホール８のテーパー部６により、こ
の後、絶縁膜２上に形成される配線用のアルミニウムな
どの金属薄膜（図示せず）のカバレッジを改善できる。
【０００８】図５は、上述したテーパー部を有するコン
タクトホールを実際のデバイス（１６ＭＤＲＡＭ）に適
用した例である。１０は半導体基板、１１はゲート電
極、１２及び１４は絶縁膜、１３及び１５は配線を示し
ており、絶縁膜１２及び１４にテーパー部６と開孔部７
とを有するコンタクトホール８が形成されており、この
テーパー部６によって、絶縁膜１４上の配線１５のカバ
レッジが改善されている。
タクトホールを実際のデバイス（１６ＭＤＲＡＭ）に適
用した例である。１０は半導体基板、１１はゲート電
極、１２及び１４は絶縁膜、１３及び１５は配線を示し
ており、絶縁膜１２及び１４にテーパー部６と開孔部７
とを有するコンタクトホール８が形成されており、この
テーパー部６によって、絶縁膜１４上の配線１５のカバ
レッジが改善されている。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た従来の方法では、コンタクトホール８のテーパー部６
を等方性エッチングにより形成するので、基板面内にお
けるエッチング速度のばらつき等によって、基板面内に
形成されたそれぞれのコンタクトホール８において、テ
ーパー部６の深さと拡がりが異なる危険性がある。
た従来の方法では、コンタクトホール８のテーパー部６
を等方性エッチングにより形成するので、基板面内にお
けるエッチング速度のばらつき等によって、基板面内に
形成されたそれぞれのコンタクトホール８において、テ
ーパー部６の深さと拡がりが異なる危険性がある。
【００１０】特に、図５に示すように実際のデバイスに
おいて、テーパー部６に隣接して配線１３が存在する場
合、テーパー部６の横方向の拡がりが必要以上に大きく
なると、配線１３と配線１５とがショートする恐れがあ
る。このためコンタクトホール８と配線１３との間隔を
余裕をもって設計しなければならず、その結果、半導体
装置の集積度を十分に高めることができないという問題
があった。
おいて、テーパー部６に隣接して配線１３が存在する場
合、テーパー部６の横方向の拡がりが必要以上に大きく
なると、配線１３と配線１５とがショートする恐れがあ
る。このためコンタクトホール８と配線１３との間隔を
余裕をもって設計しなければならず、その結果、半導体
装置の集積度を十分に高めることができないという問題
があった。
【００１１】また、図４で説明したように、等方性エッ
チングによってテーパー部６を形成する従来の方法で
は、テーパー部６の拡がりを制御する開孔部５を基板表
面に直接コンタクトさせることはできず、テーパー部６
の底を基板表面に直接コンタクトさせることもできない
ので、テーパー部６を形成した後にさらに開孔部７を形
成する必要がある。従って、基板に対する開孔部７の開
口（即ちコンタクト面）が必要以上に大きくなる危険性
がある上に、最終的なコンタクトホール８を形成するた
めのエッチング工程として異方性、等方性、異方性の３
工程が必要となり複雑であった。
チングによってテーパー部６を形成する従来の方法で
は、テーパー部６の拡がりを制御する開孔部５を基板表
面に直接コンタクトさせることはできず、テーパー部６
の底を基板表面に直接コンタクトさせることもできない
ので、テーパー部６を形成した後にさらに開孔部７を形
成する必要がある。従って、基板に対する開孔部７の開
口（即ちコンタクト面）が必要以上に大きくなる危険性
がある上に、最終的なコンタクトホール８を形成するた
めのエッチング工程として異方性、等方性、異方性の３
工程が必要となり複雑であった。
【００１２】そこで、本発明の目的は、コンタクトホー
ルのテーパー部の断面形状を任意かつ微細に制御するこ
とができ、テーパー部の横方向の拡がり及び基板に対す
るコンタクト開口の大きさが過剰にならない半導体装置
の製造方法を提供することにある。
ルのテーパー部の断面形状を任意かつ微細に制御するこ
とができ、テーパー部の横方向の拡がり及び基板に対す
るコンタクト開口の大きさが過剰にならない半導体装置
の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体装置の製造方法は、半導体基板
上に形成された絶縁膜上にレジストパターンを形成し、
このレジストパターンをマスクとして、前記半導体基板
表面が露出するまで前記絶縁膜に第１の異方性エッチン
グを施す第一の工程と、この第一の工程の後、前記レジ
ストパターンを前記絶縁膜上から除去し、前記半導体基
板を回転させ且つこの半導体基板に対して斜め方向か
ら、前記第一の工程において前記絶縁膜に形成された開
孔部の表面近傍に第２の異方性エッチングを施す第二の
工程とを有している。
ために、本発明の半導体装置の製造方法は、半導体基板
上に形成された絶縁膜上にレジストパターンを形成し、
このレジストパターンをマスクとして、前記半導体基板
表面が露出するまで前記絶縁膜に第１の異方性エッチン
グを施す第一の工程と、この第一の工程の後、前記レジ
ストパターンを前記絶縁膜上から除去し、前記半導体基
板を回転させ且つこの半導体基板に対して斜め方向か
ら、前記第一の工程において前記絶縁膜に形成された開
孔部の表面近傍に第２の異方性エッチングを施す第二の
工程とを有している。
【００１４】
【作用】本発明においては、半導体基板上の絶縁膜上に
形成されたレジストパターンをマスクとして、半導体基
板表面が露出するまで前記絶縁膜に第１の異方性エッチ
ングを行った後、半導体基板を回転させ且つこの半導体
基板に対して斜め方向から第２の異方性エッチングを行
うことによって、絶縁膜に形成された開孔部の表面近傍
にテーパー部が設けられる。このテーパー部を形成する
ときに、半導体基板の傾斜角度を調整することにより、
テーパー部の断面形状を任意かつ微細に制御できるの
で、従来の等方性エッチングのようにテーパー部の横方
向の拡がりが必要以上に大きくなることはない。
形成されたレジストパターンをマスクとして、半導体基
板表面が露出するまで前記絶縁膜に第１の異方性エッチ
ングを行った後、半導体基板を回転させ且つこの半導体
基板に対して斜め方向から第２の異方性エッチングを行
うことによって、絶縁膜に形成された開孔部の表面近傍
にテーパー部が設けられる。このテーパー部を形成する
ときに、半導体基板の傾斜角度を調整することにより、
テーパー部の断面形状を任意かつ微細に制御できるの
で、従来の等方性エッチングのようにテーパー部の横方
向の拡がりが必要以上に大きくなることはない。
【００１５】また、テーパー部を形成する第２の異方性
エッチングは半導体基板に対して斜め方向から行うた
め、絶縁膜の開孔部の表面近傍のみがエッチングされる
ので、半導体基板表面近傍での開孔部の大きさは変わら
ない。従って、第１の異方性エッチングの時に、レジス
トパターンの開口部とほぼ同一の寸法で、半導体基板表
面が露出するまで絶縁膜に開孔部を形成でき、その結
果、半導体基板に対する開孔部のコンタクト面が必要以
上に大きくなることがない上に、最終的なコンタクトホ
ールを形成するためのエッチング工程を２工程で済ませ
ることができる。
エッチングは半導体基板に対して斜め方向から行うた
め、絶縁膜の開孔部の表面近傍のみがエッチングされる
ので、半導体基板表面近傍での開孔部の大きさは変わら
ない。従って、第１の異方性エッチングの時に、レジス
トパターンの開口部とほぼ同一の寸法で、半導体基板表
面が露出するまで絶縁膜に開孔部を形成でき、その結
果、半導体基板に対する開孔部のコンタクト面が必要以
上に大きくなることがない上に、最終的なコンタクトホ
ールを形成するためのエッチング工程を２工程で済ませ
ることができる。
【００１６】
【実施例】以下、本発明の一実施例を図１〜図３を参照
しながら説明する。なお、図１及び図２の実施例におい
て図４及び図５の従来例と対応する部分には同一の符号
を付した。
しながら説明する。なお、図１及び図２の実施例におい
て図４及び図５の従来例と対応する部分には同一の符号
を付した。
【００１７】図１は、実施例によるテーパー状コンタク
トホールの形成方法を工程順に示す断面図であり、図１
（ａ）に示すように、シリコン基板１上に絶縁膜２を熱
酸化法、ＣＶＤ法、スパッタ法などにより形成した後、
絶縁膜２上のレジスト３をフォトリソグラフィー法によ
ってパターンニングする。絶縁膜２としては、一般に二
酸化シリコンが用いられる。
トホールの形成方法を工程順に示す断面図であり、図１
（ａ）に示すように、シリコン基板１上に絶縁膜２を熱
酸化法、ＣＶＤ法、スパッタ法などにより形成した後、
絶縁膜２上のレジスト３をフォトリソグラフィー法によ
ってパターンニングする。絶縁膜２としては、一般に二
酸化シリコンが用いられる。
【００１８】次に、図１（ｂ）に示すように、例えば、
ＣＦ4 、ＣＨＦ3 、Ａｒの混合ガスをそれぞれ２０ｓｃ
ｃｍ、２０ｓｃｃｍ、２５０ｓｃｃｍ用いて、処理圧力
０．５Ｔｏｒｒ、ＲＦパワー７５０Ｗの条件で、絶縁膜
２の第１の異方性エッチング１６を行い、シリコン基板
１の表面が露出するまで開孔部１７を形成する。
ＣＦ4 、ＣＨＦ3 、Ａｒの混合ガスをそれぞれ２０ｓｃ
ｃｍ、２０ｓｃｃｍ、２５０ｓｃｃｍ用いて、処理圧力
０．５Ｔｏｒｒ、ＲＦパワー７５０Ｗの条件で、絶縁膜
２の第１の異方性エッチング１６を行い、シリコン基板
１の表面が露出するまで開孔部１７を形成する。
【００１９】次に、図１（ｃ）に示すように、レジスト
３を通常のＯ2 ガスを用いたアッシングによって除去す
る。
３を通常のＯ2 ガスを用いたアッシングによって除去す
る。
【００２０】次に、図１（ｄ）に示すように、斜め方向
から絶縁膜２の第２の異方性エッチング１８を行い、開
孔部１７の表面近傍にテーパー部１９を形成し、これに
よって所望のテーパー断面を有するコンタクトホール２
０を形成する。
から絶縁膜２の第２の異方性エッチング１８を行い、開
孔部１７の表面近傍にテーパー部１９を形成し、これに
よって所望のテーパー断面を有するコンタクトホール２
０を形成する。
【００２１】図３は、この第２の異方性エッチング１８
を行う時に使用する電子サイクロトロン共鳴（以下ＥＣ
Ｒと略す）タイプのエッチング装置で、２２は半導体基
板２１を載せるための基板ステージ、２３は基板ステー
ジ２２の傾斜機構、２３′は基板ステージ２２の回転機
構、２４は基板処理室、２５はプラズマ処理室、２６は
磁界をかけるマグネットコイル、２７は導波管、２８は
ガス排気管、２９はガス導入管、３０は冷却水配管であ
る。
を行う時に使用する電子サイクロトロン共鳴（以下ＥＣ
Ｒと略す）タイプのエッチング装置で、２２は半導体基
板２１を載せるための基板ステージ、２３は基板ステー
ジ２２の傾斜機構、２３′は基板ステージ２２の回転機
構、２４は基板処理室、２５はプラズマ処理室、２６は
磁界をかけるマグネットコイル、２７は導波管、２８は
ガス排気管、２９はガス導入管、３０は冷却水配管であ
る。
【００２２】このＥＣＲ形エッチング装置の基板ステー
ジ２２に半導体基板２１をセットし、傾斜機構２３によ
って基板ステージ２２を任意の角度θ（０°＜θ＜９０
°）傾斜させる。ガス導入管２９より例えばＡｒガス３
０ｓｃｃｍをプラズマ処理室２５内に導入し、処理圧力
０．５ｍＴｏｒｒ、マイクロ波パワー７００Ｗの条件
で、回転機構２３′によって基板ステージ２２を回転さ
せながら、半導体基板２１上に形成された絶縁膜（図示
せず）に第２の異方性エッチングを行う。
ジ２２に半導体基板２１をセットし、傾斜機構２３によ
って基板ステージ２２を任意の角度θ（０°＜θ＜９０
°）傾斜させる。ガス導入管２９より例えばＡｒガス３
０ｓｃｃｍをプラズマ処理室２５内に導入し、処理圧力
０．５ｍＴｏｒｒ、マイクロ波パワー７００Ｗの条件
で、回転機構２３′によって基板ステージ２２を回転さ
せながら、半導体基板２１上に形成された絶縁膜（図示
せず）に第２の異方性エッチングを行う。
【００２３】上記の方法によれば、半導体基板の傾斜角
度を調整して第２の異方性エッチング１８を行うことに
よって、テーパー部１９の断面形状を任意かつ微細に制
御できるので、等方性エッチングのようにテーパー部１
９の横方向の拡がりが必要以上に大きくなることはな
い。
度を調整して第２の異方性エッチング１８を行うことに
よって、テーパー部１９の断面形状を任意かつ微細に制
御できるので、等方性エッチングのようにテーパー部１
９の横方向の拡がりが必要以上に大きくなることはな
い。
【００２４】また、第２の異方性エッチング１８によっ
て開孔部１７の表面近傍のみがエッチングされ、開孔部
１７のコンタクト開口の大きさは変わらないので、第１
の異方性エッチング１６の際に基板表面に達する開孔部
１７を高精度に形成することができ、このコンタクト面
が必要以上に大きくなることもない。
て開孔部１７の表面近傍のみがエッチングされ、開孔部
１７のコンタクト開口の大きさは変わらないので、第１
の異方性エッチング１６の際に基板表面に達する開孔部
１７を高精度に形成することができ、このコンタクト面
が必要以上に大きくなることもない。
【００２５】図２は実際の１６ＭＤＲＡＭ相当のデバイ
スに上記コンタクトホールを適用した例であり、１０は
半導体基板、１１はゲート電極、１２及び１４は絶縁
膜、１３及び１５は配線を示しており、絶縁膜１２及び
１４にテーパー部１９と開孔部１７とを有するコンタク
トホール２０が形成されている。
スに上記コンタクトホールを適用した例であり、１０は
半導体基板、１１はゲート電極、１２及び１４は絶縁
膜、１３及び１５は配線を示しており、絶縁膜１２及び
１４にテーパー部１９と開孔部１７とを有するコンタク
トホール２０が形成されている。
【００２６】この構造において、コンタクトホール２０
がテーパー部１９を有することで配線１５のカバレッジ
が改善されているが、特にテーパー部１９の形成時に、
ウエットエッチングと比べ横方向のテーパー形状の任意
かつ微細な制御ができるため、テーパー部１９に隣接し
て配線１３が存在する場合でも、配線１３と配線１５と
のショートが発生する恐れはない。
がテーパー部１９を有することで配線１５のカバレッジ
が改善されているが、特にテーパー部１９の形成時に、
ウエットエッチングと比べ横方向のテーパー形状の任意
かつ微細な制御ができるため、テーパー部１９に隣接し
て配線１３が存在する場合でも、配線１３と配線１５と
のショートが発生する恐れはない。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
コンタクトホールのテーパー部の断面形状を任意かつ微
細に制御することができ、また、テーパー部の横方向の
拡がり及び基板に対するコンタクト開口の大きさが過剰
になることなく、所望の寸法及び形状のコンタクトホー
ルを形成することができる。その結果、配線形成時の断
線又はカバレッジ不良がなくなり、さらに、コンタクト
ホールによる配線とこれに近接する配線との間隔をショ
ートの心配なく必要最小限の寸法で設計できるので、半
導体装置の集積度と信頼性とを共に著しく向上させるこ
とができる。しかも、最終的なコンタクトホールを形成
するまでの工程数を削減することができる。
コンタクトホールのテーパー部の断面形状を任意かつ微
細に制御することができ、また、テーパー部の横方向の
拡がり及び基板に対するコンタクト開口の大きさが過剰
になることなく、所望の寸法及び形状のコンタクトホー
ルを形成することができる。その結果、配線形成時の断
線又はカバレッジ不良がなくなり、さらに、コンタクト
ホールによる配線とこれに近接する配線との間隔をショ
ートの心配なく必要最小限の寸法で設計できるので、半
導体装置の集積度と信頼性とを共に著しく向上させるこ
とができる。しかも、最終的なコンタクトホールを形成
するまでの工程数を削減することができる。
【図１】本発明の実施例によるテーパー状コンタクトホ
ールの形成方法を工程順に示す断面図である。
ールの形成方法を工程順に示す断面図である。
【図２】本発明の実施例によるコンタクトホールを適用
したＤＲＡＭの模式構造を示す断面図である。
したＤＲＡＭの模式構造を示す断面図である。
【図３】本発明の実施例において第２の異方性エッチン
グを行う装置の概略断面図である。
グを行う装置の概略断面図である。
【図４】従来のテーパー状コンタクトホールの形成方法
を工程順に示す断面図である。
を工程順に示す断面図である。
【図５】従来のコンタクトホールを適用したＤＲＡＭの
模式構造を示す断面図である。
模式構造を示す断面図である。
１、１０ シリコン基板 ２、１２、１４ 絶縁膜 ３ レジスト １１ ゲート電極 １３、１５ 配線 １６ 第１の異方性エッチング １７ 開孔部 １８ 第２の異方性エッチング １９ テーパー部 ２０ コンタクトホール ２１ 半導体基板 ２２ 基板ステージ ２３ 傾斜機構 ２３′ 回転機構 ２４ 基板処理室 ２５ プラズマ処理室 ２６ マグネットコイル ２７ 導波管 ２８ ガス排気管 ２９ ガス導入管 ３０ 冷却水配管
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8826−4Ｍ Ｈ０１Ｌ 21/88 Ｆ
Claims (1)
- 【請求項１】 半導体基板上に形成された絶縁膜上にレ
ジストパターンを形成し、このレジストパターンをマス
クとして、前記半導体基板表面が露出するまで前記絶縁
膜に第１の異方性エッチングを施す第一の工程と、 この第一の工程の後、前記レジストパターンを前記絶縁
膜上から除去し、前記半導体基板を回転させ且つこの半
導体基板に対して斜め方向から、前記第一の工程におい
て前記絶縁膜に形成された開孔部の表面近傍に第２の異
方性エッチングを施す第二の工程とを有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20023393A JPH0737869A (ja) | 1993-07-20 | 1993-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20023393A JPH0737869A (ja) | 1993-07-20 | 1993-07-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0737869A true JPH0737869A (ja) | 1995-02-07 |
Family
ID=16421028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20023393A Withdrawn JPH0737869A (ja) | 1993-07-20 | 1993-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0737869A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996026542A1 (en) * | 1995-02-21 | 1996-08-29 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| JP2018521509A (ja) * | 2015-06-25 | 2018-08-02 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | イオンを用いてナノスケール・パターン化された特徴形状を加工する技術 |
-
1993
- 1993-07-20 JP JP20023393A patent/JPH0737869A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996026542A1 (en) * | 1995-02-21 | 1996-08-29 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| US5658829A (en) * | 1995-02-21 | 1997-08-19 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| US5933754A (en) * | 1995-02-21 | 1999-08-03 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| US6245671B1 (en) | 1995-02-21 | 2001-06-12 | Micron Technology, Inc. | Semiconductor processing method of forming an electrically conductive contact plug |
| JP2018521509A (ja) * | 2015-06-25 | 2018-08-02 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | イオンを用いてナノスケール・パターン化された特徴形状を加工する技術 |
| US11043380B2 (en) | 2015-06-25 | 2021-06-22 | Varian Semiconductor Equipment Associates, Inc. | Techniques to engineer nanoscale patterned features using ions |
| TWI756176B (zh) * | 2015-06-25 | 2022-03-01 | 美商瓦里安半導體設備公司 | 將基板圖案化的方法 |
| US11488823B2 (en) | 2015-06-25 | 2022-11-01 | Varian Semiconductor Equipment Associates, Inc. | Techniques to engineer nanoscale patterned features using ions |
| US11908691B2 (en) | 2015-06-25 | 2024-02-20 | Applied Materials, Inc. | Techniques to engineer nanoscale patterned features using ions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4487652A (en) | Slope etch of polyimide | |
| US4502914A (en) | Method of making structures with dimensions in the sub-micrometer range | |
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US6177331B1 (en) | Method for manufacturing semiconductor device | |
| JPH0251232A (ja) | 半導体装置の製造方法 | |
| KR0179792B1 (ko) | 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US6124208A (en) | Method of preventing bowing in a via formation process | |
| EP0369953A1 (en) | Tapering of holes through dielectric layers for forming contacts in integrated devices | |
| JP3063710B2 (ja) | 半導体装置の製造方法 | |
| JP2757838B2 (ja) | 半導体装置の製造方法 | |
| JPH0737869A (ja) | 半導体装置の製造方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JP2998678B2 (ja) | 半導体装置の製造方法 | |
| JPH07130681A (ja) | 半導体装置の配線接続孔の形成方法装置 | |
| JP2715877B2 (ja) | 半導体装置の製造方法 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| KR19990011466A (ko) | 반도체소자의 제조를 위한 건식식각방법 | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| KR20010112878A (ko) | 반도체 장치 제조 방법 | |
| KR19990047250A (ko) | 반도체장치의 절연막 식각방법 | |
| JP3331065B2 (ja) | 半導体デバイスのコンタクトホール形成方法 | |
| KR930008841B1 (ko) | 반도체 제조중 콘택트홀의 형성방법 | |
| JPH0745551A (ja) | コンタクトホールの形成方法 | |
| JPH06318576A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001003 |