JPH114443A

JPH114443A - 情報処理装置

Info

Publication number: JPH114443A
Application number: JP15337297A
Authority: JP
Inventors: Takayuki Morishige; 孝行森重
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-06-11
Filing date: 1997-06-11
Publication date: 1999-01-06

Abstract

(57)【要約】【課題】ＭＰＥＧの符号化処理を行う画像処理装置に
おいて、参照用フレームの記憶領域内での分断化を生じ
ないようにしつつ、参照用フレームのための記憶領域の
容量を削減する。【解決手段】記憶領域１０２〜１０５からなる記憶手
段１０１と、前記記憶領域中の第１のアドレスを指定す
るアドレス発生器１０７と、制御信号３０６に応じて入
力される第１のアドレス３０１に対して所定のオフセッ
ト値を加えた第２のアドレス３０４に変換して出力する
かまたは第１アドレス３０１を出力するアドレス変換器
１１１と、記憶手段１０１内の一記憶領域の第１のアド
レス３０１または第２のアドレス３０４に対して、デー
タをリードまたはライトするアクセス手段１０９とを備
えることにより、制御信号３０６に応じて第１アドレス
と第２アドレス３０４を適宜選択して用いることによ
り、前記一記憶領域内においてライトがリードを追い越
さないことを保証する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は情報処理装置に係
り、特に参照用画像を記憶手段に格納し、ＭＰＥＧビデ
オ符号化を行う画像処理装置に関する。

【０００２】

【従来の技術】動画像を、動画圧縮の国際規格であるＭ
ＰＥＧを用いて圧縮符号化するためには多くのフレーム
メモリを必要とする。このフレームメモリは、動きベク
トル検出の際の、参照用画像を格納する目的や、フレー
ムの順序を並べ変える（リオーダリング）ために画像を
一時格納する等の目的で使用される。以下、ＭＰＥＧで
どのようにこれらのフレームメモリを使用するか、また
なぜ必要なのかを説明する。

【０００３】動画圧縮符号化の国際規格であるＭＰＥＧ
では、動画像を効率よく圧縮するため、空間成分の冗長
度を下げるためにＤＣＴ、時間成分の冗長度を下げるた
めに動き補償を使用している。とくにＭＰＥＧ２は、動
き補償用に時間的に前の画像と、後の画像の計２フレー
ムを使用することが大きな特徴となっている。

【０００４】一方、もし全ての画像に動き補償を用いる
と、エラーの伝搬や特殊再生などの問題があるため、画
像フレームを大まかにＩ、Ｐ、Ｂというコーディングタ
イプに分けて符号化を行なっている。

【０００５】コーディングタイプＩは、全く他の画像を
参照せず、空間成分の冗長度を下げる方法のみを用い、
コーディングタイプＰは時間的に前の画像からの動き補
償のみを行い、コーディングタイプＢは時間的に前の画
像と、後ろの画像の２フレームから双方向の動き補償を
行なう。またコーディングタイプＢの画像が、新たに他
の画像をのデコードするための予測画像として使用され
ることはない。

【０００６】これらのコーディングタイプにおける予測
の様子について図４に示す。図４で、Ｉ０−フレームと
示されているものがコーディングタイプＩに属し、Ｐ３
−フレームがコーディングタイプＰ、Ｂ１−フレーム、
Ｂ２−フレームがコーディングタイプＢに属するもので
ある。図４中の弧状の矢印は、矢印の開始点のフレーム
を用いて、矢印の終点にあるフレームの符号化が行われ
ることを示す。すなわち、Ｐ３はＩ０の内容を用いて符
号化され、Ｂ１、Ｂ２はＩ０とＰ３の内容を用いて符号
化される。実際に符号化後の符号出力は、Ｉ０、Ｐ３、
Ｂ１、Ｂ２の順番でなされる。このことは、Ｉ０−フレ
ームの符号化が完了しても、Ｐ３，Ｂ１，Ｂ２−フレー
ムの符号化が終了するまではＩ０−フレームの画像デー
タをメモリ上から消去してはならないということを意味
する。

【０００７】このため、ＭＰＥＧの符号化処理において
は、あるフレームを符号化するために他のフレームを保
持しておかなければならない。特にＢタイプのフレーム
を符号化するためには、Ｉタイプ、Ｐタイプのフレーム
を参照用として保持しておかなければならない。

【０００８】ここでＩタイプ、Ｐタイプのフレームを、
便宜上「参照用フレーム」と呼ぶことにする。これらの
参照用フレームは、例えばＳＤＲＡＭなどといった記憶
手段中に確保されるが、その必要とする容量は、単純に
考えるとＩタイプ、Ｐタイプの画像それぞれ１フレーム
分ずつ、図４でいうところのＩ０，Ｐ３−フレーム分
の、計２フレームを確保すれば良いと思われる。この考
えに基づいた記憶領域のスケジューリング例を図５に示
す。図５において、横軸は時間であり、縦軸にフレーム
単位の記憶領域と、その領域にどのフレームが格納され
るかを示している。

【０００９】しかしながら、図５では、画像の符号化が
時間的遅延が全くなく行われることを前提としており、
現実にはそのようなことはありえない。ＭＰＥＧ２で
は、画像の入力はフィールド（１フレームは２フィール
ドからなる）単位で行われるが、符号化処理はフィール
ド単位もしくはフレーム単位のどちらかで行われる。符
号化処理がフレーム単位で行われる場合、あるフレーム
中の、第１のフィールド（トップフィールド）が入力さ
れた段階では符号化処理を開始することはできず、第２
のフィールド（ボトムフィールド）が入力されて初め
て、符号化処理を開始することができる。また、画像は
ラスタースキャンされて１ライン毎に入力されるのに対
し、符号化処理は１６ライン単位で行われるため、これ
らをまとめるとすなわち、少なくとも画像入力から符号
化処理開始まで１フィールド＋１６ラインの時間的遅延
が生じることになる。

【００１０】図６は、現実的な記憶領域のスケジューリ
ング例である。横軸は時間である。縦軸には、フィール
ド単位の記憶領域と、その領域にどのフレームの、トッ
プ／ボトムどちらのフィールドが格納されるのかが示し
てある。例えばＰ３（ｔ）と記してあればそればＰタイ
プ（Ｐ）かつ時間的に３番目に画像入力された（３）フ
レームの、トップフィールド（ｔ）を示している。

【００１１】また図６では、フィールド単位の記憶領域
（スロット）が時間的にどのようにデータで満たされる
かも示している。画像データが入力されるときは１フィ
ールドずつ順番にスロットがデータで満たされる。しか
し、符号化が行われてデータがスロット内で不要（破棄
可能／上書き可能となる）となるタイミングは、フレー
ム単位で符号化が行われるばあい、トップ／ボトム量フ
ィールドが、同時に破棄可能となる。その破棄可能とな
るデータ量の時間に対する傾きは、画像入力のときのデ
ータが満たされる量の時間に対する傾きの２分の１とな
る。

【００１２】図６において、例えば６０１の円内を見れ
ば、スロット内においてあるフィールドと別のフィール
ドのデータが競合している。この競合を解消すること
が、課題である。

【００１３】従来、この競合を解消するためには、例え
ば、参照用フレームを格納するフィールド単位のスロッ
トの数を、５個に増やす（すなわち２.５フレーム分の
容量を、参照フレーム用として確保する）ことが考えら
れた。この場合の記憶領域のスケジューリング例を図７
に示す。この方法だと、スロット内での競合は解消さ
れ、スケジューリング自体はうまくいく。

【００１４】

【発明が解決しようとする課題】しかし、従来例に示し
たような技術では多くのメモリを使用する。また、メモ
リの使用量を抑える方法として、スロットをフィールド
単位ではなく、フィールドよりもさらに小さい、例えば
「画像１６ライン」といった単位で管理することも可能
と思われるが、メモリの使用量を抑えようとすると、格
納される参照用画像が、記憶領域内に１６ライン毎に分
断されて格納されてしまい、画像のどの部分がどのスロ
ットに格納されているのかを何らかの方法で管理する必
要が生じ、アドレス計算が複雑になる。

【００１５】従って、本発明の目的は、記憶領域内での
分断化を生じないようにしつつ、参照用フレームのため
の記憶領域の容量を削減する情報処理装置を提供するこ
とにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に本発明の請求項１に係る情報処理装置は、少なくとも
一つの記憶領域からなる記憶手段と、前記記憶領域中の
第１のアドレスを指定するアドレス発生器と、制御信号
に応じて入力される第１のアドレスに対して所定のオフ
セット値を加えた第２のアドレスに変換して出力するか
または前記第１アドレスを出力するアドレス変換器と、
前記記憶手段内の一記憶領域の前記第１のアドレスまた
は第２のアドレスに対して、データをリードまたはライ
トするアクセス手段とを備え、前記第１アドレスおよび
前記第２アドレスを用いることにより、前記一記憶領域
内においてライトがリードを追い越さないことを特徴と
する。

【００１７】また本発明に係る画像処理装置は、画像の
1フィールドを格納するための記憶領域を複数持つ記憶
手段において、その容量を、画像の１フィールドが収ま
る容量に、ある増加容量を付加したものとし、１フィー
ルド分の画像を格納を開始するアドレスを、１つのフィ
ールド記憶領域に対して、記憶領域の先頭に１箇所、記
憶領域の先頭から前記増加容量分だけずらした場所に１
箇所の合計２箇所設け、そのどちらの開始番地から１フ
ィールドの画像データの格納を開始するかを、メモリ使
用の競合を避けるように制御することによって、少ない
メモリ容量で、かつ画像データのメモリ上での分断を引
き起こすことなく、ＭＰＥＧ２のビデオ符号化を実現す
ることのできる画像処理装置を実現するものである。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図３を用いて説明する。

【００１９】図１は、本発明の請求項１に示される情報
（画像）処理装置の一実施の形態のブロック図を示し、
図１において、１０１は記憶手段である。この記憶手段
１０１はアクセス部１０９と、参照画像格納用の記憶領
域１０２〜１０５を含み、その記憶領域は、４個のフィ
ールドを格納するために用意されている。

【００２０】記憶領域１０２、１０３、１０４、１０５
はそれぞれ、少なくとも１フィールド分の画像を格納し
得る容量と、それに加え１６ライン分の画像を格納し得
る容量を持つ。

【００２１】１０２ａ,１０２ｂはそれぞれ、記憶領域
１０２に対してフィールド画像の格納を開始する２種類
のアドレスであり、１０２ｂは１０２ａに対して画像１
６ラインの容量分だけ大きな値となっている。１０３
ａ、１０３ｂ、１０４ａ、１０４ｂ、１０５ａ、１０５
ｂ、のそれぞれについても同様である。

【００２２】１０６はアクセス１０９にＲ／Ｗ制御信号
を出力して記憶領域に対して参照画像データの読み（リ
ード）、または書き（ライト）を行うかを決定する制御
手段である。

【００２３】１０７は、記憶領域１０２〜１０５内部
の、リードまたはライトを行うアドレス３０１を指定す
るアドレス発生器であり、例えば画像格納領域に対して
画像１フィールド分のアドレスを連続して生成する。１
ビット以上のアドレス３０１は、必要とされる記憶容量
を表現するに十分なビット幅を有する。

【００２４】１１１は、アドレス発生器１０７の出力３
０１を入力とするアドレス変換器である。このアドレス
変換器１１１内部のオフセットアドレス指定手段３０２
（図３）には、画像１６ライン分の容量と等しいオフセ
ットアドレスが格納されている。１ビットの制御信号３
０６を０にするか、１にするかによって、画像格納領域
１０２〜１０５の見かけの開始アドレスは、画像格納領
域の先頭１０２ａ〜１０５ａか、アドレス変換器１１１
中のオフセットアドレス指定手段３０２によって指定さ
れたオフセットアドレスの分だけずれたアドレス１０２
ｂ〜１０５ｂか、どちらを選択することが可能となる。

【００２５】１１０は制御信号生成器であり、制御信号
３０６を生成する。具体的にはシーケンサを用いて構成
している。ＭＰＥＧ２の場合、Ｉ，Ｐ，Ｂフレームの入
力順が予め決定されているので、（表１）のようにＩ
０,Ｐ３,Ｐ６,Ｉ９各々２通りの合計８通りのパターン
が入力される場合、ライト動作に於いて、画像格納領域
の先頭アドレスか、オフセットアドレスの分だけずれた
アドレスに書き込むかを交互に選択している。つまり、
制御信号３０６を０、１を交互に発生させている。また
リード動作の場合、画像格納領域にどんなパターンがオ
フセット処理を施されて格納されているかという情報に
基づいて制御信号３０６の値を決定している。

【００２６】１０８はアドレス変換器１１１によって指
定されたアドレスに対して、リードまたはライトを行う
データを伝達するデータバスである。

【００２７】

【表１】

【００２８】図３はアドレス変換器の一実施の形態のブ
ロック図を示し、図３において、３０２はオフセットア
ドレス指定手段であり、オフセットアドレス３０３を出
力する。このオフセットアドレス指定手段３０２は、外
部から設定可能であっても構わないし、常にある定数を
保持するものであっても構わず、その形態は問わない。
ｎビットの加算器４０１（ｎは、アドレス３０１のビッ
ト幅と同じか、それより大きい）は、アドレス３０１と
オフセットアドレス３０３を入力とし、結果としてアド
レス４０２を出力する。ｎビットのセレクタ４０３は、
アドレス３０１とアドレス４０２とを入力とし、そのど
ちらをアドレス３０４に出力するかを、１ビットの制御
信号３０６で決定する。

【００２９】図２を用いて、本実施の形態の画像処理装
置を用いて、ＭＰＥＧの符号化を行う場合にどのように
記憶領域のスケジューリングを行うかを説明する。

【００３０】図２において、横軸は時間である。縦軸に
は、フィールド単位の記憶領域と、その領域にどのフレ
ームの、トップ／ボトムどちらのフィールドが格納され
るのかが示している。例えばＰ３（ｔ）と記してあれば
そればＰタイプ（Ｐ）かつ時間的に３番目に画像入力さ
れた（３）フレームの、トップフィールド（ｔ）を示し
ている。

【００３１】便宜上、フィールド単位の記憶領域をスロ
ットと呼び、４個あるスロットをそれぞれ上から前述の
１０２〜１０５に対応付ける。

【００３２】まずスロット１０２のアドレス１０２ｂか
ら、Ｉ０（ｔ）フィールドを入力する。次にスロット１
０３のアドレス１０３ａから、Ｉ０（ｂ）フィールドを
入力する。Ｐ３フレームについても同様に、スロット１
０４およびスロット１０５に入力する。

【００３３】次にＰ６フレームを入力する場合を考え
る。Ｐ３フレームはまだ使用中であるので、スロット１
０４，１０５は解放されない。ここで、スロット１０２
を注目すると、アドレス１０２ａからＰ６（ｔ）フィー
ルドの入力を行えば、スロット内でのデータの競合は生
じない。スロット１０３の解放はスロット１０２と同時
に行われるので、Ｐ６（ｂ）フィールドを入力する時点
ではスロット１０３は解放されている。ここでＰ６
（ｂ）フィールドは、スロット１０３のアドレス１０３
ｂから入力する。Ｉ９フレームについても、同様に、ス
ロット１０４，１０５に対して入力を行う。このように
同一記憶領域内に於いてライトがリードを追い越すこと
が防止される。

【００３４】これらをまとめると、図２のようになり、
ＭＰＥＧ２の符号化をＭ＝３で行う場合には、記憶領域
のスケジューリングは８個の状態からなるパターンの繰
り返しとなる。

【００３５】上記の様にスケジューリングを行うことに
よって、スロット内でデータが競合することがなくな
り、符号化を行うことができる。

【００３６】以上説明したように、本実施の形態によれ
ば、記憶手段の記憶領域として、画像１フィールド分の
容量に数ライン分例えば１６ライン分の容量を余分に加
え、その記憶領域を複数用意し、データ格納手段を構成
し、その記憶領域の論理的な先頭番地を一定規則に従っ
て変化させることによって、ＭＰＥＧの符号化におい
て、従来Ｂフレームをエンコードするための参照画像用
領域として、２.５フレーム分の容量が必要であったと
ころを、例えば２フレームと６４ライン分容量ですむ。
これはＮＴＳＣ画像の場合、１フレームは４８０ライン
であるので、約２.１３フレーム分に相当し、約０.３７
フレーム分の容量が削減できることになる。

【００３７】また図２を見ればわかるように、各参照用
フレームが格納される記憶領域は、フィールドごとでま
とまっており、分断されることは無いので、これら参照
用フレームから参照領域をリード／ライトする際のアド
レス計算が煩雑になることもない。

【００３８】なお、本実施の形態では、アドレス変換器
１１１内部のオフセットアドレス指定手段に格納されい
ているオフセットアドレスが画像１６ラインの容量分で
あり、また１０２ａと１０２ｂのアドレスの差（１０３
〜１０５についても同様）も画像１６ラインの容量分で
あり、記憶領域１０２〜１０５の容量も画像１フィール
ド分に画像１６ライン分の容量を加えたものとしている
が、これはフィールドスロット内での競合を避けること
が可能な容量でありさえすれば、特に画像１６ライン分
である必要は無く、他の容量であっても本発明の一般性
を欠かない。

【００３９】なお、本実施の形態では、アドレス変換器
１１１中のセレクタの制御信号３０６を制御信号生成器
１１０内にシーケンサを設け、その出力をセレクタの制
御信号とし、自律制御させたが、セレクタの制御信号３
０６を外部から入力させても構わず、制御信号の与え方
によって一般性を欠くことは無い。

【００４０】図２を用いた解説では、ＭＰＥＧ符号化の
例として、Ｍ＝３の場合（参照用フレーム間にＢタイプ
のフレームが２枚存在する）について述べたが、本発明
の画像処理装置の適用範囲はＭ＝３に限定されない。

【００４１】

【発明の効果】以上説明したように、本発明の情報処理
装置によれば、少なくとも一つの記憶領域からなる記憶
手段と、前記記憶領域中の第１のアドレスを指定するア
ドレス発生器と、制御信号に応じて入力される第１のア
ドレスに対して所定のオフセット値を加えた第２のアド
レスに変換して出力するかまたは前記第１アドレスを出
力するアドレス変換器と、前記記憶手段内の一記憶領域
の前記第１のアドレスまたは第２のアドレスに対して、
データをリードまたはライトするアクセス手段とを備え
ることにより、前記制御信号に応じて前記第１アドレス
と前記第２アドレスを適宜選択して用いることにより、
前記一記憶領域内においてライトがリードを追い越さな
いことが保証される。

【図面の簡単な説明】

【図１】本発明の一実施の形態における画像処理装置の
ブロック図

【図２】本実施の形態を用いた記憶領域のスケジューリ
ングの説明図

【図３】本実施の形態におけるアドレス変換器のブロッ
ク図

【図４】ＭＰＥＧにおける、フレームタイプごとの参照
／非参照関係の説明図

【図５】ＭＰＥＧにおける、各フレームタイプごとの理
想的なライフタイムの図

【図６】ＭＰＥＧにおける各フレームタイプごとの現実
的なライフタイムと破綻例の図

【図７】ＭＰＥＧにおける各フレームタイプごとの現実
的なライフタイムと従来例を適用した図

【符号の説明】

１０１記憶手段１０２〜１０５記憶領域（スロット）１０２ａ〜１０５ａ記憶領域の先頭アドレス１０２ｂ〜１０５ｂ先頭からオフセットアドレスだけ
ずれたアドレス１０６制御手段１０７アドレス発生器１０８データバス１０９アクセス部１１０制御信号生成器１１１アドレス変換器

Claims

【特許請求の範囲】

【請求項１】少なくとも一つの記憶領域からなる記憶
手段と、前記記憶領域中の第１のアドレスを指定するアドレス発
生器と、制御信号に応じて入力される第１のアドレスに対して所
定のオフセット値を加えた第２のアドレスに変換して出
力するかまたは前記第１アドレスを出力するアドレス変
換器と、前記記憶手段内の一記憶領域の前記第１のアドレスまた
は第２のアドレスに対して、データをリードまたはライ
トするアクセス手段とを備え、前記第１アドレスおよび前記第２アドレスを用いること
により、前記一記憶領域内においてライトがリードを追
い越さないことを特徴とする情報処理装置。
【請求項２】前記アドレス変換手段は、オフセットアドレス指定手段と、アドレスを入力して、そのアドレスを出力とするか、前
記アドレスに、前記オフセットアドレス指定手段によっ
て指定されるオフセットアドレスを加算、または減算し
たアドレスを出力するかを決定する制御手段を有する請
求項１記載の情報処理装置。
【請求項３】前記データは画像フィールドデータであ
り、前記制御信号は、前記画像フィールドデータの入力
順に基づいて生成される請求項１記載の情報処理装置。
【請求項４】オフセットアドレス指定手段と、アドレ
スを入力して、そのアドレスを出力とするか、前記アド
レスに、前記オフセットアドレス指定手段によって指定
されるオフセットアドレスを加算、または減算したアド
レスを出力するかを決定する制御手段とを備えたことを
特徴とするアドレス変換器。