JPH1141102A - アナログ・ディジタル変換装置 - Google Patents
アナログ・ディジタル変換装置Info
- Publication number
- JPH1141102A JPH1141102A JP19295197A JP19295197A JPH1141102A JP H1141102 A JPH1141102 A JP H1141102A JP 19295197 A JP19295197 A JP 19295197A JP 19295197 A JP19295197 A JP 19295197A JP H1141102 A JPH1141102 A JP H1141102A
- Authority
- JP
- Japan
- Prior art keywords
- output signal
- analog
- delta
- signal
- sigma modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 温度特性などによるアナログ素子定数のばら
つきや変化があっても、常に補正を行い優れたＳ／Ｎ比
を持つアナログ・ディジタル変換装置を提供する。 【解決手段】 オーバーサンプリングされたＡ／Ｄ変調
器１００の出力データＹから得られた、帯域外雑音を除
去するためのＬＰＦ１０８を介したデータＹ′と、ＬＰ
Ｆ１０８の処理時間だけ遅延させた遅延器１０９の出力
データＹＤとの差を取り、差分信号すなわち帯域外の量
子化雑音のレベルが最も小さくなるように、補正値設定
器１１２から最適な補正係数Ｋの値を出力させる。
つきや変化があっても、常に補正を行い優れたＳ／Ｎ比
を持つアナログ・ディジタル変換装置を提供する。 【解決手段】 オーバーサンプリングされたＡ／Ｄ変調
器１００の出力データＹから得られた、帯域外雑音を除
去するためのＬＰＦ１０８を介したデータＹ′と、ＬＰ
Ｆ１０８の処理時間だけ遅延させた遅延器１０９の出力
データＹＤとの差を取り、差分信号すなわち帯域外の量
子化雑音のレベルが最も小さくなるように、補正値設定
器１１２から最適な補正係数Ｋの値を出力させる。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ信号をデ
ィジタル信号に変換するアナログ・ディジタル変換装置
に関するものである。
ィジタル信号に変換するアナログ・ディジタル変換装置
に関するものである。
【０００２】
【従来の技術】従来から、ディジタル信号を処理するデ
ィジタル機器には、入力されたアナログ信号をディジタ
ル信号に変換するアナログ・ディジタル変換装置が広く
使用されている。
ィジタル機器には、入力されたアナログ信号をディジタ
ル信号に変換するアナログ・ディジタル変換装置が広く
使用されている。
【０００３】このアナログ・ディジタル変換装置として
は、複数個の低次ノイズシェーピング型の量子化器を従
属接続して高次のシェーピング特性を得る、多段ノイズ
シェーピング型のアナログ・ディジタル変換装置があ
り、特開平４−５４７２９号公報に記載されたものが知
られている。
は、複数個の低次ノイズシェーピング型の量子化器を従
属接続して高次のシェーピング特性を得る、多段ノイズ
シェーピング型のアナログ・ディジタル変換装置があ
り、特開平４−５４７２９号公報に記載されたものが知
られている。
【０００４】図２は従来のアナログ・ディジタル変換装
置の構成を示すブロック図である。図２において、１０
０はアナログ・ディジタル変調器、１０１はアナログ入
力端子、１０２はディジタル出力端子、１０３は第１の
デルタ・シグマ変調器、１０４は第２のデルタ・シグマ
変調器、１０５は微分器、１０６は乗算器、１０７は加
算器、１０８は低域濾波器（ＬＰＦ）、１１１はレベル
検出器、１１２は補正値設定器、１１３はデシメータ、
２１４はスイッチである。
置の構成を示すブロック図である。図２において、１０
０はアナログ・ディジタル変調器、１０１はアナログ入
力端子、１０２はディジタル出力端子、１０３は第１の
デルタ・シグマ変調器、１０４は第２のデルタ・シグマ
変調器、１０５は微分器、１０６は乗算器、１０７は加
算器、１０８は低域濾波器（ＬＰＦ）、１１１はレベル
検出器、１１２は補正値設定器、１１３はデシメータ、
２１４はスイッチである。
【０００５】通常時には以下のような動作を行う。アナ
ログ入力端子１０１より入力された信号Ｘは、スイッチ
２１４を介してアナログ・ディジタル変調器１００へ入
力される。このアナログ・ディジタル変調器１００にお
いて、入力信号Ｘは、第１のデルタ・シグマ変調器１０
３で量子化され信号Ｙ１となり、第１のデルタ・シグマ
変調器１０３の量子化誤差は第２のデルタ・シグマ変調
器１０４を介して信号Ｙ２となる。この信号Ｙ２を、第
１のデルタ・シグマ変調器１０３のシェーピング次数と
同じ次数の微分器１０５と乗算器１０６を介して、信号
Ｙ１と加算器１０７により加算し、信号Ｙを得る。乗算
器１０６の係数Ｋは、後述するキャリブレーション動作
によって求める。
ログ入力端子１０１より入力された信号Ｘは、スイッチ
２１４を介してアナログ・ディジタル変調器１００へ入
力される。このアナログ・ディジタル変調器１００にお
いて、入力信号Ｘは、第１のデルタ・シグマ変調器１０
３で量子化され信号Ｙ１となり、第１のデルタ・シグマ
変調器１０３の量子化誤差は第２のデルタ・シグマ変調
器１０４を介して信号Ｙ２となる。この信号Ｙ２を、第
１のデルタ・シグマ変調器１０３のシェーピング次数と
同じ次数の微分器１０５と乗算器１０６を介して、信号
Ｙ１と加算器１０７により加算し、信号Ｙを得る。乗算
器１０６の係数Ｋは、後述するキャリブレーション動作
によって求める。
【０００６】信号Ｙには量子化雑音が含まれるため、低
域濾波器１０８によって帯域外の雑音を抑圧し、デシメ
ータ１１３によってデータが間引かれた後、ディジタル
出力端子１０２よりディジタル出力信号として取り出さ
れる。
域濾波器１０８によって帯域外の雑音を抑圧し、デシメ
ータ１１３によってデータが間引かれた後、ディジタル
出力端子１０２よりディジタル出力信号として取り出さ
れる。
【０００７】一方、レベル検出器１１１および補正値設
定器１１２は通常時の動作には関与しない。次に、キャ
リブレーション時の動作について述べる。
定器１１２は通常時の動作には関与しない。次に、キャ
リブレーション時の動作について述べる。
【０００８】この動作時には、スイッチ２１４はアナロ
グ入力端子１０１側ではなく、信号ゼロとしてのグラン
ド側を選択し、信号ゼロがアナログ・ディジタル変調器
１００へ入力される。このアナログ・ディジタル変調器
１００〜デシメータ１１３までは通常時と同様の動作を
行うが、この時の出力Ｙ’すなわち残留雑音がレベル検
出器１１１へ入力されており、レベル検出器１１１によ
って残留雑音のレベルを測定する。
グ入力端子１０１側ではなく、信号ゼロとしてのグラン
ド側を選択し、信号ゼロがアナログ・ディジタル変調器
１００へ入力される。このアナログ・ディジタル変調器
１００〜デシメータ１１３までは通常時と同様の動作を
行うが、この時の出力Ｙ’すなわち残留雑音がレベル検
出器１１１へ入力されており、レベル検出器１１１によ
って残留雑音のレベルを測定する。
【０００９】ここで、補正値設定器１１２の出力すなわ
ち補正係数Ｋを変化させたとき、第２のデルタ・シグマ
変調器１０４による第１のデルタ・シグマ変調器１０３
の量子化誤差の打ち消し度合いが変化するため、レベル
検出器１１１によって測定された残留雑音の大きさが変
化するが、この雑音変化の方向が小さくなるように、補
正値設定器１１２は補正係数Ｋを更新して行き、残留雑
音が最小となるような補正係数Ｋでキャリブレーション
を終了する。
ち補正係数Ｋを変化させたとき、第２のデルタ・シグマ
変調器１０４による第１のデルタ・シグマ変調器１０３
の量子化誤差の打ち消し度合いが変化するため、レベル
検出器１１１によって測定された残留雑音の大きさが変
化するが、この雑音変化の方向が小さくなるように、補
正値設定器１１２は補正係数Ｋを更新して行き、残留雑
音が最小となるような補正係数Ｋでキャリブレーション
を終了する。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな従来のアナログ・ディジタル変換装置では、キャリ
ブレーション動作時にのみ最適な補正係数Ｋを決定する
ので、それ以外の通常動作時においては、アナログ素子
定数が温度特性などによって変化すると、キャリブレー
ション動作時に決定した最適な補正係数値も変化してし
まい、そのため第２のデルタ・シグマ変調器による第１
のデルタ・シグマ変調器の量子化誤差の打ち消しが不十
分なものとなり、出力に含まれる雑音が増加して、Ｓ／
Ｎ比が悪化してしまうという問題点を有していた。
うな従来のアナログ・ディジタル変換装置では、キャリ
ブレーション動作時にのみ最適な補正係数Ｋを決定する
ので、それ以外の通常動作時においては、アナログ素子
定数が温度特性などによって変化すると、キャリブレー
ション動作時に決定した最適な補正係数値も変化してし
まい、そのため第２のデルタ・シグマ変調器による第１
のデルタ・シグマ変調器の量子化誤差の打ち消しが不十
分なものとなり、出力に含まれる雑音が増加して、Ｓ／
Ｎ比が悪化してしまうという問題点を有していた。
【００１１】本発明は、上記従来の問題点を解決するも
ので、アナログ・ディジタル変換動作を行いながら、連
続して補正係数を更新することができるため、温度特性
などによりアナログ素子の定数が変化した場合でも、常
に最高のＳ／Ｎ比を得ることができるアナログ・ディジ
タル変換装置を提供する。
ので、アナログ・ディジタル変換動作を行いながら、連
続して補正係数を更新することができるため、温度特性
などによりアナログ素子の定数が変化した場合でも、常
に最高のＳ／Ｎ比を得ることができるアナログ・ディジ
タル変換装置を提供する。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
めに本発明のアナログ・ディジタル変換装置は、入力さ
れたアナログ信号に基づいて第１のデルタシグマ変調器
により量子化して符号反転した量子化雑音信号を、その
量子化雑音信号を第２のデルタシグマ変調器によりさら
に量子化した量子化信号と微分器および乗算器を介して
加算して、その量子化雑音をキャンセルし、低域濾波器
で高域雑音成分を取り除いてディジタル出力信号とする
際に、低域濾波器に入力される信号をその低域濾波器の
処理時間だけ遅延させた信号と低域濾波器からのディジ
タル出力信号との差分である高域雑音成分のレベルを検
出し、その雑音信号レベルが小さくなるように、補正係
数設定器により乗算器の係数を変化させることにより、
容量Ｃおよび抵抗Ｒの定数ばらつきや定数変化による影
響を連続的に補正して、アナログ素子定数の変化に追随
することを特徴とする。
めに本発明のアナログ・ディジタル変換装置は、入力さ
れたアナログ信号に基づいて第１のデルタシグマ変調器
により量子化して符号反転した量子化雑音信号を、その
量子化雑音信号を第２のデルタシグマ変調器によりさら
に量子化した量子化信号と微分器および乗算器を介して
加算して、その量子化雑音をキャンセルし、低域濾波器
で高域雑音成分を取り除いてディジタル出力信号とする
際に、低域濾波器に入力される信号をその低域濾波器の
処理時間だけ遅延させた信号と低域濾波器からのディジ
タル出力信号との差分である高域雑音成分のレベルを検
出し、その雑音信号レベルが小さくなるように、補正係
数設定器により乗算器の係数を変化させることにより、
容量Ｃおよび抵抗Ｒの定数ばらつきや定数変化による影
響を連続的に補正して、アナログ素子定数の変化に追随
することを特徴とする。
【００１３】以上により、アナログ・ディジタル変換動
作を行いながら、連続して補正係数を更新することがで
きるため、温度特性などによりアナログ素子の定数が変
化した場合でも、常に最高のＳ／Ｎ比を得ることができ
る。
作を行いながら、連続して補正係数を更新することがで
きるため、温度特性などによりアナログ素子の定数が変
化した場合でも、常に最高のＳ／Ｎ比を得ることができ
る。
【００１４】
【発明の実施の形態】本発明の請求項１に記載のアナロ
グ・ディジタル変換装置は、入力されたアナログ信号に
基づく量子化誤差信号を出力する第１のデルタ・シグマ
変調器と、前記第１のデルタ・シグマ変調器からの量子
化誤差信号を入力とする第２のデルタ・シグマ変調器
と、前記第２のデルタ・シグマ変調器の出力信号を入力
とし、前記第１のデルタ・シグマ変調器と同じ次数の微
分特性を持つ微分器と、前記微分器に接続され係数が変
更可能な乗算器と、前記第１のデルタ・シグマ変調器の
出力信号と前記乗算器の出力信号とを加算する加算器
と、前記加算器の出力信号の帯域外雑音を除去する低域
濾波器と、前記低域濾波器の出力信号を間引くデシメー
タと、前記加算器の出力信号を前記低域濾波器の信号処
理に要する時間だけ遅延させる遅延器と、前記遅延器の
出力と低域濾波器の出力との差分を取る減算器と、前記
減算器の出力信号レベルを検出するレベル検出器と、前
記レベル検出器の出力信号の変化に応じて補正値を設定
する補正値設定器とを具備し、前記補正値設定器を、前
記補正値を前記乗算器の係数として設定するように構成
し、前記デシメータの出力信号をディジタル出力信号と
して取り出すようにした構成とする。
グ・ディジタル変換装置は、入力されたアナログ信号に
基づく量子化誤差信号を出力する第１のデルタ・シグマ
変調器と、前記第１のデルタ・シグマ変調器からの量子
化誤差信号を入力とする第２のデルタ・シグマ変調器
と、前記第２のデルタ・シグマ変調器の出力信号を入力
とし、前記第１のデルタ・シグマ変調器と同じ次数の微
分特性を持つ微分器と、前記微分器に接続され係数が変
更可能な乗算器と、前記第１のデルタ・シグマ変調器の
出力信号と前記乗算器の出力信号とを加算する加算器
と、前記加算器の出力信号の帯域外雑音を除去する低域
濾波器と、前記低域濾波器の出力信号を間引くデシメー
タと、前記加算器の出力信号を前記低域濾波器の信号処
理に要する時間だけ遅延させる遅延器と、前記遅延器の
出力と低域濾波器の出力との差分を取る減算器と、前記
減算器の出力信号レベルを検出するレベル検出器と、前
記レベル検出器の出力信号の変化に応じて補正値を設定
する補正値設定器とを具備し、前記補正値設定器を、前
記補正値を前記乗算器の係数として設定するように構成
し、前記デシメータの出力信号をディジタル出力信号と
して取り出すようにした構成とする。
【００１５】この構成によると、入力されたアナログ信
号に基づいて第１のデルタシグマ変調器により量子化し
て符号反転した量子化雑音信号を、その量子化雑音信号
を第２のデルタシグマ変調器によりさらに量子化した量
子化信号と微分器および乗算器を介して加算して、その
量子化雑音をキャンセルし、低域濾波器で高域雑音成分
を取り除いてディジタル出力信号とする際に、低域濾波
器に入力される信号をその低域濾波器の処理時間だけ遅
延させた信号と低域濾波器からのディジタル出力信号と
の差分である高域雑音成分のレベルを検出し、その雑音
信号レベルが小さくなるように、補正係数設定器により
乗算器の係数を変化させることにより、容量Ｃおよび抵
抗Ｒの定数ばらつきや定数変化による影響を連続的に補
正して、アナログ素子定数の変化に追随する。
号に基づいて第１のデルタシグマ変調器により量子化し
て符号反転した量子化雑音信号を、その量子化雑音信号
を第２のデルタシグマ変調器によりさらに量子化した量
子化信号と微分器および乗算器を介して加算して、その
量子化雑音をキャンセルし、低域濾波器で高域雑音成分
を取り除いてディジタル出力信号とする際に、低域濾波
器に入力される信号をその低域濾波器の処理時間だけ遅
延させた信号と低域濾波器からのディジタル出力信号と
の差分である高域雑音成分のレベルを検出し、その雑音
信号レベルが小さくなるように、補正係数設定器により
乗算器の係数を変化させることにより、容量Ｃおよび抵
抗Ｒの定数ばらつきや定数変化による影響を連続的に補
正して、アナログ素子定数の変化に追随する。
【００１６】以下、本発明の実施の形態を示すアナログ
・ディジタル変換装置について、図面を参照しながら具
体的に説明する。図１は本実施の形態のアナログ・ディ
ジタル変換装置の構成を示すブロック図である。図１に
おいて、１００はアナログ・ディジタル変調器、１０１
はアナログ入力端子、１０２はディジタル出力端子、１
０３は第１のデルタ・シグマ変調器、１０４は第２のデ
ルタ・シグマ変調器、１０５は微分器、１０６は乗算
器、１０７は加算器、１０８は低域濾波器（ＬＰＦ）、
１０９は遅延器、１１０は減算器、１１１はレベル検出
器、１１２は補正値設定器、１１３はデシメータであ
る。
・ディジタル変換装置について、図面を参照しながら具
体的に説明する。図１は本実施の形態のアナログ・ディ
ジタル変換装置の構成を示すブロック図である。図１に
おいて、１００はアナログ・ディジタル変調器、１０１
はアナログ入力端子、１０２はディジタル出力端子、１
０３は第１のデルタ・シグマ変調器、１０４は第２のデ
ルタ・シグマ変調器、１０５は微分器、１０６は乗算
器、１０７は加算器、１０８は低域濾波器（ＬＰＦ）、
１０９は遅延器、１１０は減算器、１１１はレベル検出
器、１１２は補正値設定器、１１３はデシメータであ
る。
【００１７】アナログ・ディジタル変調器１００〜加算
器１０７、およびレベル検出器１１１〜デシメータ１１
３は、図２に示す従来のアナログ・ディジタル変換装置
の同一符号を付加したものと同じ作用をするものであ
り、ここでは、アナログ・ディジタル変調動作およびそ
の動作を含めたアナログ・ディジタル変換動作の従来と
同一部分についての詳細な説明は省略する。
器１０７、およびレベル検出器１１１〜デシメータ１１
３は、図２に示す従来のアナログ・ディジタル変換装置
の同一符号を付加したものと同じ作用をするものであ
り、ここでは、アナログ・ディジタル変調動作およびそ
の動作を含めたアナログ・ディジタル変換動作の従来と
同一部分についての詳細な説明は省略する。
【００１８】次に、補正係数Ｋの更新動作について述べ
る。加算器１０７から出力されるデータＹは、低域濾波
器１０８を介してその高域雑音成分を除去されデータ
Ｙ′とされるとともに、低域濾波器１０８の処理時間分
だけ信号を遅延させる遅延器１０９を介して減算器１１
０の一方の入力端子にデータＹＤとして接続される。低
域濾波器１０８の出力信号であるデータＹ′は、デシメ
ータ１１３を介してディジタル出力端子１０２よりアナ
ログ・ディジタル変換装置の出力信号として取り出され
るとともに、減算器１１０の他方の入力端子に接続され
る。遅延器１０９の出力信号であるデータＹＤは、加算
器１０７からの信号であるデータＹを遅延させただけで
あるので、高域雑音成分を含んでおり、一方、低域濾波
器１０８の出力であるデータＹ′は高域雑音成分を除去
した信号であるので、遅延器１０９の出力信号と低域濾
波器１０８の出力信号との差分をとる減算器１１０の出
力信号Ｏは高域雑音成分だけとなる。この高域雑音成分
は、主に第１のデルタ・シグマ変調器１０３のシェーピ
ング雑音特性と微分器１０５の微分特性とのズレにより
打ち消せなかったシェーピング雑音であるため、補正係
数Ｋの値によってそのレベルが変化する。
る。加算器１０７から出力されるデータＹは、低域濾波
器１０８を介してその高域雑音成分を除去されデータ
Ｙ′とされるとともに、低域濾波器１０８の処理時間分
だけ信号を遅延させる遅延器１０９を介して減算器１１
０の一方の入力端子にデータＹＤとして接続される。低
域濾波器１０８の出力信号であるデータＹ′は、デシメ
ータ１１３を介してディジタル出力端子１０２よりアナ
ログ・ディジタル変換装置の出力信号として取り出され
るとともに、減算器１１０の他方の入力端子に接続され
る。遅延器１０９の出力信号であるデータＹＤは、加算
器１０７からの信号であるデータＹを遅延させただけで
あるので、高域雑音成分を含んでおり、一方、低域濾波
器１０８の出力であるデータＹ′は高域雑音成分を除去
した信号であるので、遅延器１０９の出力信号と低域濾
波器１０８の出力信号との差分をとる減算器１１０の出
力信号Ｏは高域雑音成分だけとなる。この高域雑音成分
は、主に第１のデルタ・シグマ変調器１０３のシェーピ
ング雑音特性と微分器１０５の微分特性とのズレにより
打ち消せなかったシェーピング雑音であるため、補正係
数Ｋの値によってそのレベルが変化する。
【００１９】レベル検出器１１１は、減算器１１０の出
力信号Ｏすなわち高域雑音成分のレベルを検出し、補正
値設定器１１２へ検出信号を送出する。ここで、補正値
設定器１１２において最初に設定した補正係数Ｋの値を
Ｋ（０）、そのときのレベル検出器１１１の出力をＮ
（０）とし、また、補正係数Ｋの値をＫ（１）、例えば
Ｋ（１）＞Ｋ（０）に変えたときのレベル検出器１１１
の出力をＮ（１）としたとき、 [１] Ｎ（１）≧Ｎ（０）の場合すなわち雑音成分が増
加した場合は、次の更新補正係数Ｋ（２）を、Ｋ（０）
＜Ｋ（２）＜Ｋ（１）となるように、例えば、式１とす
る。
力信号Ｏすなわち高域雑音成分のレベルを検出し、補正
値設定器１１２へ検出信号を送出する。ここで、補正値
設定器１１２において最初に設定した補正係数Ｋの値を
Ｋ（０）、そのときのレベル検出器１１１の出力をＮ
（０）とし、また、補正係数Ｋの値をＫ（１）、例えば
Ｋ（１）＞Ｋ（０）に変えたときのレベル検出器１１１
の出力をＮ（１）としたとき、 [１] Ｎ（１）≧Ｎ（０）の場合すなわち雑音成分が増
加した場合は、次の更新補正係数Ｋ（２）を、Ｋ（０）
＜Ｋ（２）＜Ｋ（１）となるように、例えば、式１とす
る。
【００２０】
【数１】
【００２１】[２] Ｎ（１）＜Ｎ（０）の場合すなわち
雑音成分が減少した場合は、次の更新補正係数Ｋ（２）
を、Ｋ（２）＞Ｋ（１）となるように、例えば、式２と
する。
雑音成分が減少した場合は、次の更新補正係数Ｋ（２）
を、Ｋ（２）＞Ｋ（１）となるように、例えば、式２と
する。
【００２２】
【数２】
【００２３】以上の動作を、補正係数Ｋを設定可能な精
度になるまで繰り返す。最高精度まで設定した後は、そ
の精度で補正係数Ｋを大小に振らせて、雑音成分が最も
小さく保たれるように動作させる。
度になるまで繰り返す。最高精度まで設定した後は、そ
の精度で補正係数Ｋを大小に振らせて、雑音成分が最も
小さく保たれるように動作させる。
【００２４】温度特性などによるアナログ素子の定数変
化は非常に遅いため、最高精度で補正係数Ｋを更新して
も十分追随するが、リセットなどがかかり補正係数Ｋが
初期化（Ｋ＝Ｋ（０））された場合は、最初から上記の
動作を行う。
化は非常に遅いため、最高精度で補正係数Ｋを更新して
も十分追随するが、リセットなどがかかり補正係数Ｋが
初期化（Ｋ＝Ｋ（０））された場合は、最初から上記の
動作を行う。
【００２５】以上の動作により、アナログ・ディジタル
変換動作を行いながら、連続して補正係数を更新するこ
とができるため、温度特性などによりアナログ素子の定
数が変化した場合でも、常に最高のＳ／Ｎ比を得ること
ができる。
変換動作を行いながら、連続して補正係数を更新するこ
とができるため、温度特性などによりアナログ素子の定
数が変化した場合でも、常に最高のＳ／Ｎ比を得ること
ができる。
【００２６】
【発明の効果】以上のように本発明によれば、入力され
たアナログ信号に基づいて第１のデルタシグマ変調器に
より量子化して符号反転した量子化雑音信号を、その量
子化雑音信号を第２のデルタシグマ変調器によりさらに
量子化した量子化信号と微分器および乗算器を介して加
算して、その量子化雑音をキャンセルし、低域濾波器で
高域雑音成分を取り除いてディジタル出力信号とする際
に、低域濾波器に入力される信号をその低域濾波器の処
理時間だけ遅延させた信号と低域濾波器からのディジタ
ル出力信号との差分である高域雑音成分のレベルを検出
し、その雑音信号レベルが小さくなるように、補正係数
設定器により乗算器の係数を変化させることにより、容
量Ｃおよび抵抗Ｒの定数ばらつきや定数変化による影響
を連続的に補正して、アナログ素子定数の変化に追随す
ることができる。
たアナログ信号に基づいて第１のデルタシグマ変調器に
より量子化して符号反転した量子化雑音信号を、その量
子化雑音信号を第２のデルタシグマ変調器によりさらに
量子化した量子化信号と微分器および乗算器を介して加
算して、その量子化雑音をキャンセルし、低域濾波器で
高域雑音成分を取り除いてディジタル出力信号とする際
に、低域濾波器に入力される信号をその低域濾波器の処
理時間だけ遅延させた信号と低域濾波器からのディジタ
ル出力信号との差分である高域雑音成分のレベルを検出
し、その雑音信号レベルが小さくなるように、補正係数
設定器により乗算器の係数を変化させることにより、容
量Ｃおよび抵抗Ｒの定数ばらつきや定数変化による影響
を連続的に補正して、アナログ素子定数の変化に追随す
ることができる。
【００２７】そのため、アナログ・ディジタル変換動作
を行いながら、連続して補正係数を更新することができ
るため、温度特性などによりアナログ素子の定数が変化
した場合でも、常に最高のＳ／Ｎ比を得ることができ
る。
を行いながら、連続して補正係数を更新することができ
るため、温度特性などによりアナログ素子の定数が変化
した場合でも、常に最高のＳ／Ｎ比を得ることができ
る。
【図１】本発明の実施の形態のアナログ・ディジタル変
換装置のブロック図
換装置のブロック図
【図２】従来のアナログ・ディジタル変換装置のブロッ
ク図
ク図
１００ アナログ・ディジタル変調器 １０１ アナログ入力端子 １０２ ディジタル出力端子 １０３ 第１のデルタ・シグマ変調器 １０４ 第２のデルタ・シグマ変調器 １０５ 微分器 １０６ 乗算器 １０７ 加算器 １０８ 低域濾波器 １０９ 遅延器 １１０ 減算器 １１１ レベル検出器 １１２ 補正値設定器 １１３ デシメータ
Claims (1)
- 【請求項１】 入力されたアナログ信号に基づく量子化
誤差信号を出力する第１のデルタ・シグマ変調器と、前
記第１のデルタ・シグマ変調器からの量子化誤差信号を
入力とする第２のデルタ・シグマ変調器と、前記第２の
デルタ・シグマ変調器の出力信号を入力とし、前記第１
のデルタ・シグマ変調器と同じ次数の微分特性を持つ微
分器と、前記微分器に接続され係数が変更可能な乗算器
と、前記第１のデルタ・シグマ変調器の出力信号と前記
乗算器の出力信号とを加算する加算器と、前記加算器の
出力信号の帯域外雑音を除去する低域濾波器と、前記低
域濾波器の出力信号を間引くデシメータと、前記加算器
の出力信号を前記低域濾波器の信号処理に要する時間だ
け遅延させる遅延器と、前記遅延器の出力と低域濾波器
の出力との差分を取る減算器と、前記減算器の出力信号
レベルを検出するレベル検出器と、前記レベル検出器の
出力信号の変化に応じて補正値を設定する補正値設定器
とを具備し、前記補正値設定器を、前記補正値を前記乗
算器の係数として設定するように構成し、前記デシメー
タの出力信号をディジタル出力信号として取り出すよう
にしたことを特徴とするアナログ・ディジタル変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19295197A JPH1141102A (ja) | 1997-07-18 | 1997-07-18 | アナログ・ディジタル変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19295197A JPH1141102A (ja) | 1997-07-18 | 1997-07-18 | アナログ・ディジタル変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1141102A true JPH1141102A (ja) | 1999-02-12 |
Family
ID=16299741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19295197A Pending JPH1141102A (ja) | 1997-07-18 | 1997-07-18 | アナログ・ディジタル変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1141102A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368620A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ |
| JP2013201542A (ja) * | 2012-03-23 | 2013-10-03 | Asahi Kasei Electronics Co Ltd | ディジタル・デルタ・シグマ変調器 |
-
1997
- 1997-07-18 JP JP19295197A patent/JPH1141102A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368620A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ |
| JP4530119B2 (ja) * | 2001-06-08 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | ディジタルδςモジュレータおよびそれを用いたｄ／ａコンバータ |
| JP2013201542A (ja) * | 2012-03-23 | 2013-10-03 | Asahi Kasei Electronics Co Ltd | ディジタル・デルタ・シグマ変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8970411B2 (en) | Pipelined continuous-time sigma delta modulator | |
| US9413382B2 (en) | Method for calibrating a pipelined continuous-time sigma delta modulator | |
| JP2704060B2 (ja) | 過サンプリング変換器 | |
| JP2994497B2 (ja) | Ｄ／ａコンバータのｄｃオフセットキャリブレーション方法とｄ／ａコンバータのｄｃオフセットキャリブレーションシステム | |
| US6922161B2 (en) | Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR) | |
| US7944378B1 (en) | Circuits and methods for calibrating analog and digital circuits | |
| EP0484114A2 (en) | Plural-order sigma-delta analog-to-digital converters using both single-bit and multiple-bit quantizers | |
| JPH05259910A (ja) | Ｄ−ａコンバータ装置及びその較正方法 | |
| JPH0797749B2 (ja) | アナログ・デイジタル変換器のデルタ・シグマ変調回路 | |
| JP3407871B2 (ja) | アナログデジタル混在δς変調器 | |
| JPH10215180A (ja) | 中心周波数が同調可能なフィードフォーワード帯域デルタ−シグマ変換器 | |
| KR20050086704A (ko) | 펄스 폭 변조된 잡음 형성기 | |
| US7865337B2 (en) | Method and apparatus for reading out an analog sensor output signal | |
| US4843390A (en) | Oversampled A/D converter having digital error correction | |
| CN109889203B (zh) | 半导体器件及其操作方法 | |
| JPH08321781A (ja) | オーバサンプリング変調器 | |
| JP3247859B2 (ja) | オーディオ用デルタシグマ変調器 | |
| JPH07193506A (ja) | ３つのシグマ−デルタ変調器をカスケード接続する方法、およびシグマ−デルタ変調器システム | |
| JP2744006B2 (ja) | 非線形ａ／ｄ変換回路及び非線形ａ／ｄ変換方法 | |
| JPH1141102A (ja) | アナログ・ディジタル変換装置 | |
| US7425911B2 (en) | Signal-to-noise ratio when using fewer bits than the number of output bits of an analog to digital converter | |
| US6680680B1 (en) | Process and device for converting an analog signal into a digital signal with automatic gain control | |
| JPH09307447A (ja) | 高次δς変調器とδς変調型コンバータ | |
| JPH04302223A (ja) | 回路装置 | |
| EP1324498A1 (en) | A method for self-calibrating a phase integration error in a modulator |