JPH1140087A - 電子管 - Google Patents
電子管Info
- Publication number
- JPH1140087A JPH1140087A JP9198867A JP19886797A JPH1140087A JP H1140087 A JPH1140087 A JP H1140087A JP 9198867 A JP9198867 A JP 9198867A JP 19886797 A JP19886797 A JP 19886797A JP H1140087 A JPH1140087 A JP H1140087A
- Authority
- JP
- Japan
- Prior art keywords
- electron tube
- ccd
- film
- charge transfer
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/10—Screens on or from which an image or pattern is formed, picked up, converted or stored
- H01J29/36—Photoelectric screens; Charge-storage screens
- H01J29/39—Charge-storage screens
- H01J29/44—Charge-storage screens exhibiting internal electric effects caused by particle radiation, e.g. bombardment-induced conductivity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/26—Image pick-up tubes having an input of visible light and electric output
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
Landscapes
- Image-Pickup Tubes, Image-Amplification Tubes, And Storage Tubes (AREA)
Abstract
(57)【要約】
【課題】 計測精度の高い電子管を提供する。
【解決手段】 電子管１０は、側管１２、光電面１８を
有する入力面板１４、ステム１６、ＣＣＤ素子２０から
主に構成され、電子管１０の内部は真空状態となってい
る。ＣＣＤ素子２０は、裏面Ｂが光電面１８側に対向す
るように、ステム１６上に固定されている。ＣＣＤ素子
２０は、一導電性半導体から成る半導体基板６４上に、
埋め込み層６６、バリア領域６８、ＳｉＯ2層７０、蓄
積電極層７２、転送電極層７４、バリア電極層７６がそ
れぞれ所定の位置に形成されており、これらの上には、
表面Ａの全面にＰＳＧ膜７８が形成されており、ＣＣＤ
素子２０の表面を平坦化している。さらに、その上部に
は、ＳｉＮを主成分とするＳｉＮ膜１０６が表面Ａ全面
に形成されている。
有する入力面板１４、ステム１６、ＣＣＤ素子２０から
主に構成され、電子管１０の内部は真空状態となってい
る。ＣＣＤ素子２０は、裏面Ｂが光電面１８側に対向す
るように、ステム１６上に固定されている。ＣＣＤ素子
２０は、一導電性半導体から成る半導体基板６４上に、
埋め込み層６６、バリア領域６８、ＳｉＯ2層７０、蓄
積電極層７２、転送電極層７４、バリア電極層７６がそ
れぞれ所定の位置に形成されており、これらの上には、
表面Ａの全面にＰＳＧ膜７８が形成されており、ＣＣＤ
素子２０の表面を平坦化している。さらに、その上部に
は、ＳｉＮを主成分とするＳｉＮ膜１０６が表面Ａ全面
に形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、微弱な光を定量的
に計測する高感度な電子管に関するものである。
に計測する高感度な電子管に関するものである。
【０００２】
【従来の技術】従来から、微弱な光を計測する光検出器
として、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅ
ｖｉｃｅ）素子をアノードに用いた電子管が知られてい
る。特に、特公平７−９５４３４号公報などに開示され
ているような、光の入射によって光電面が放出した電子
を、デバイス生成面の裏面から入射させて信号を検出す
る電子管は、高感度で画質が良いことから広く利用され
ている。
として、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅ
ｖｉｃｅ）素子をアノードに用いた電子管が知られてい
る。特に、特公平７−９５４３４号公報などに開示され
ているような、光の入射によって光電面が放出した電子
を、デバイス生成面の裏面から入射させて信号を検出す
る電子管は、高感度で画質が良いことから広く利用され
ている。
【０００３】裏面照射型ＣＣＤ素子を用いた電子管は、
通常、２つの開口部を有する側管と、入射した光に対応
して電子を放出する光電面を持った入力面板と、ＣＣＤ
素子を配置したステムから構成されている。入力面板と
ステムは、側管の２つの開口部を塞ぐようにそれぞれ接
着されており、側管、入力面板、ステムで囲まれた電子
管の内部は真空となっている。また、ステム上に配置さ
れたＣＣＤ素子は、その裏面が入力面板に対向するよう
に固定されている。
通常、２つの開口部を有する側管と、入射した光に対応
して電子を放出する光電面を持った入力面板と、ＣＣＤ
素子を配置したステムから構成されている。入力面板と
ステムは、側管の２つの開口部を塞ぐようにそれぞれ接
着されており、側管、入力面板、ステムで囲まれた電子
管の内部は真空となっている。また、ステム上に配置さ
れたＣＣＤ素子は、その裏面が入力面板に対向するよう
に固定されている。
【０００４】裏面照射型ＣＣＤ素子の表面には、半導体
基板上に、主にＳｉＯ2層、蓄積電極層、転送電極層が
形成されており、光電面からＣＣＤ素子の裏面に入射し
た電荷を蓄積、転送することが可能となっている。
基板上に、主にＳｉＯ2層、蓄積電極層、転送電極層が
形成されており、光電面からＣＣＤ素子の裏面に入射し
た電荷を蓄積、転送することが可能となっている。
【０００５】また、電子管には、Ｎａ、Ｋ、Ｃｓなどの
アルカリ金属が導入され、光電面を形成している。
アルカリ金属が導入され、光電面を形成している。
【０００６】
【発明が解決しようとする課題】上記従来技術に示した
ように、光電面を有する電子管は、その製造プロセスに
おいて、管内にＮａ、Ｋ、Ｃｓなどのアルカリ金属を導
入することにより、光電面を形成している。
ように、光電面を有する電子管は、その製造プロセスに
おいて、管内にＮａ、Ｋ、Ｃｓなどのアルカリ金属を導
入することにより、光電面を形成している。
【０００７】しかし、これらのアルカリ金属が、半導体
素子であるＣＣＤ素子の基板上の電荷転送部内に混入
し、ゲートＳｉＯ2膜に到達すると、その部分の固定電
荷、界面準位を増加させ、ＣＣＤ素子の特性を著しく劣
化させるという問題点がある。
素子であるＣＣＤ素子の基板上の電荷転送部内に混入
し、ゲートＳｉＯ2膜に到達すると、その部分の固定電
荷、界面準位を増加させ、ＣＣＤ素子の特性を著しく劣
化させるという問題点がある。
【０００８】上記問題点を解決するために、本願発明者
らは、以下のような方法を検討した。まず、陽極接合に
よりＣＣＤ素子の表面にガラスを接合し、ＣＣＤ素子を
アルカリ金属から保護することを試みた。しかし、ＣＣ
Ｄ素子を形成するシリコンの熱膨張係数とガラスの熱膨
張係数との差が大きく、後工程の高温プロセスにおい
て、ＣＣＤ素子に強いストレスが生じ、その結果、ＣＣ
Ｄ素子がダメージを受けてしまった。
らは、以下のような方法を検討した。まず、陽極接合に
よりＣＣＤ素子の表面にガラスを接合し、ＣＣＤ素子を
アルカリ金属から保護することを試みた。しかし、ＣＣ
Ｄ素子を形成するシリコンの熱膨張係数とガラスの熱膨
張係数との差が大きく、後工程の高温プロセスにおい
て、ＣＣＤ素子に強いストレスが生じ、その結果、ＣＣ
Ｄ素子がダメージを受けてしまった。
【０００９】また、ＣＣＤ素子表面を樹脂で覆い、ＣＣ
Ｄ素子をアルカリ金属から保護することを試みた。しか
し、後工程の高温プロセスに樹脂が耐えられず、また、
樹脂からのガス放出が電子管内部の真空状態に悪影響を
及ぼしてしまった。
Ｄ素子をアルカリ金属から保護することを試みた。しか
し、後工程の高温プロセスに樹脂が耐えられず、また、
樹脂からのガス放出が電子管内部の真空状態に悪影響を
及ぼしてしまった。
【００１０】従って、本発明は上記問題点を解決し、内
部に導入されたアルカリ金属によってＣＣＤ素子の特性
が劣化することのない、高感度な電子管を提供すること
を目的とする。
部に導入されたアルカリ金属によってＣＣＤ素子の特性
が劣化することのない、高感度な電子管を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に本発明の電子管は、アルカリ金属を含む光電面を有す
る陰極と、裏面側を光電面に対向して設置されるととも
に、表面側に電荷転送部が形成されている裏面照射型半
導体素子を有する陽極とを真空容器内に封入した電子管
において、その裏面照射型半導体素子は、裏面照射型半
導体素子の表面側から電荷転送部を覆うように形成され
た平坦化膜と、平坦化膜上に形成されると共に、電荷転
送部と電気的に接続された導電配線と、平坦化膜および
導電配線を覆うように形成されたシリコン窒化物を主成
分とする薄膜とを備えたことを特徴としている。
に本発明の電子管は、アルカリ金属を含む光電面を有す
る陰極と、裏面側を光電面に対向して設置されるととも
に、表面側に電荷転送部が形成されている裏面照射型半
導体素子を有する陽極とを真空容器内に封入した電子管
において、その裏面照射型半導体素子は、裏面照射型半
導体素子の表面側から電荷転送部を覆うように形成され
た平坦化膜と、平坦化膜上に形成されると共に、電荷転
送部と電気的に接続された導電配線と、平坦化膜および
導電配線を覆うように形成されたシリコン窒化物を主成
分とする薄膜とを備えたことを特徴としている。
【００１２】裏面照射型半導体素子の表面側は、デバイ
スを生成した結果、通常凹凸形状を有しており、ストレ
スの高い状態になっている。半導体素子の表面側、特に
電荷転送部などのデバイス生成部上に平坦化膜を形成す
ることにより表面側が平坦化され、半導体素子を過度の
ストレスから保護することができる。さらに、半導体素
子の表面側を平坦化することにより、導電配線、シリコ
ン窒化物を主成分とする薄膜の形成を容易にすることが
でき、また、導電配線、シリコン窒化物を主成分とする
薄膜と半導体素子の表面との間に平坦化膜を介在させる
ことで、導電配線、シリコン窒化物を主成分とする薄膜
と半導体素子表面を形成するＳｉＯ2層との熱膨張係数
の差によるストレスを緩和することが可能となる。
スを生成した結果、通常凹凸形状を有しており、ストレ
スの高い状態になっている。半導体素子の表面側、特に
電荷転送部などのデバイス生成部上に平坦化膜を形成す
ることにより表面側が平坦化され、半導体素子を過度の
ストレスから保護することができる。さらに、半導体素
子の表面側を平坦化することにより、導電配線、シリコ
ン窒化物を主成分とする薄膜の形成を容易にすることが
でき、また、導電配線、シリコン窒化物を主成分とする
薄膜と半導体素子の表面との間に平坦化膜を介在させる
ことで、導電配線、シリコン窒化物を主成分とする薄膜
と半導体素子表面を形成するＳｉＯ2層との熱膨張係数
の差によるストレスを緩和することが可能となる。
【００１３】また、上記平坦化膜および導電配線を覆う
ように形成したシリコン窒化物を主成分とする薄膜は、
光電面の活性のために用いられるアルカリ金属が半導体
素子内部に侵入することを妨げ、半導体素子の特性の劣
化を防止している。
ように形成したシリコン窒化物を主成分とする薄膜は、
光電面の活性のために用いられるアルカリ金属が半導体
素子内部に侵入することを妨げ、半導体素子の特性の劣
化を防止している。
【００１４】さらに、通常の電子管は管内が真空であ
り、かつ、光電面に負の高電圧をかけて作動させること
により、管内に存する絶縁物は非常に帯電しやすくな
る。よって、ＣＣＤ素子の表面に存在する、絶縁性の非
常に高いＳｉＯ2層や、管内の絶縁物は非常に強く帯電
することになる。ここで、裏面照射型ＣＣＤ素子を用い
た電子管は、数十個の電子の電荷程度の微弱な信号を検
出するものであるため、ＣＣＤ素子の表面や、その周囲
の絶縁物の帯電は、大きなノイズ源となり、計測精度が
著しく低下するといった問題点がある。
り、かつ、光電面に負の高電圧をかけて作動させること
により、管内に存する絶縁物は非常に帯電しやすくな
る。よって、ＣＣＤ素子の表面に存在する、絶縁性の非
常に高いＳｉＯ2層や、管内の絶縁物は非常に強く帯電
することになる。ここで、裏面照射型ＣＣＤ素子を用い
た電子管は、数十個の電子の電荷程度の微弱な信号を検
出するものであるため、ＣＣＤ素子の表面や、その周囲
の絶縁物の帯電は、大きなノイズ源となり、計測精度が
著しく低下するといった問題点がある。
【００１５】しかし、本発明の電子管のように、半導体
素子の最表面に、ＳｉＯ2と比較して電気伝導率が高い
シリコン窒化物を主成分とする薄膜を形成することによ
り、半導体素子表面や、その周囲の帯電を緩和すること
が可能となる。
素子の最表面に、ＳｉＯ2と比較して電気伝導率が高い
シリコン窒化物を主成分とする薄膜を形成することによ
り、半導体素子表面や、その周囲の帯電を緩和すること
が可能となる。
【００１６】また、本発明の電子管は、電荷転送部の端
子部の上部に位置する平坦化膜には、貫通穴が設けられ
ており、導電配線は貫通穴を介して端子部と電気的に接
続されていることを特徴としても良い。
子部の上部に位置する平坦化膜には、貫通穴が設けられ
ており、導電配線は貫通穴を介して端子部と電気的に接
続されていることを特徴としても良い。
【００１７】上記構成にすることにより、電荷転送部に
おける信号を、容易に導電配線に引き出すことが可能と
なる。
おける信号を、容易に導電配線に引き出すことが可能と
なる。
【００１８】また、本発明の電子管は、導電配線の端子
部の上部に位置する前記薄膜には、貫通穴が設けられて
おり、その貫通穴にはボンディングパッド用の電極が形
成されていることを特徴としても良い。
部の上部に位置する前記薄膜には、貫通穴が設けられて
おり、その貫通穴にはボンディングパッド用の電極が形
成されていることを特徴としても良い。
【００１９】上記構成にすることにより、外部と導電配
線との信号の授受を容易に行うことができる。
線との信号の授受を容易に行うことができる。
【００２０】
【発明の実施の形態】本発明の実施形態に係る電子管を
図面を用いて説明する。図２は、本発明の実施形態に係
る電子管の断面図である。電子管１０は、円筒状の側管
１２の２つの開口部に、略円盤形状の入力面板１４と、
同じく略円盤形状のステム１６がそれぞれ接合され、密
封された構造になっており、その内部に真空領域を形成
している。また、入力面板１４の真空領域側の表面には
光電面１８が形成されているとともに、ステム１６の真
空領域側には半導体素子であるＣＣＤ素子２０が固定さ
れており、電子管として作用するようになっている。
図面を用いて説明する。図２は、本発明の実施形態に係
る電子管の断面図である。電子管１０は、円筒状の側管
１２の２つの開口部に、略円盤形状の入力面板１４と、
同じく略円盤形状のステム１６がそれぞれ接合され、密
封された構造になっており、その内部に真空領域を形成
している。また、入力面板１４の真空領域側の表面には
光電面１８が形成されているとともに、ステム１６の真
空領域側には半導体素子であるＣＣＤ素子２０が固定さ
れており、電子管として作用するようになっている。
【００２１】側管１２は、外径４３ｍｍ程度の大きさの
円筒形状を有するセラミックス製の側管上部２２と側管
下部２４との間に、これらと同程度の外径を有する円環
形状で金属製のフランジ２６を挟み、これらをろう付け
で一体化した構造になっている。また、側管上部２２側
の開口部（以下第１の開口部１２ａ）には円環状の上部
電極２８が設けられ、側管下部２４側の開口部（以下第
２の開口部１２ｂ）には円環状の下部電極３０が設けら
れており、光電面１８への印加電圧を供給できるように
なっている。ここで、上部電極２８は、側管１２と入力
面板１４との接着剤、および真空領域の形成のためのシ
ール材として機能するＩｎ材３２を注入することができ
るように、樋形状になっている。さらに、フランジ２６
と下部電極３０との間には、管内の残存ガスを吸着する
ためのゲッター３４が電気的に接続されている。
円筒形状を有するセラミックス製の側管上部２２と側管
下部２４との間に、これらと同程度の外径を有する円環
形状で金属製のフランジ２６を挟み、これらをろう付け
で一体化した構造になっている。また、側管上部２２側
の開口部（以下第１の開口部１２ａ）には円環状の上部
電極２８が設けられ、側管下部２４側の開口部（以下第
２の開口部１２ｂ）には円環状の下部電極３０が設けら
れており、光電面１８への印加電圧を供給できるように
なっている。ここで、上部電極２８は、側管１２と入力
面板１４との接着剤、および真空領域の形成のためのシ
ール材として機能するＩｎ材３２を注入することができ
るように、樋形状になっている。さらに、フランジ２６
と下部電極３０との間には、管内の残存ガスを吸着する
ためのゲッター３４が電気的に接続されている。
【００２２】入力面板１４は、図２に示すように、略円
盤形状を有するコバールガラス製の面板３６を主材とし
て形成されている。面板３６の一方の主表面の中央部に
は凸部が形成されており、その凸部の表面にはアルカリ
金属で形成された光電面１８が形成されている。また、
光電面１８の縁辺部から面板３６の縁辺部に向かって、
Ｃｒからなる金属薄膜３８が形成されている。入力面板
１４は、上記凸部が側管１２の内側になるように側管１
２の第１の開口部１２ａに固定され、面板３６の縁辺部
と側管１２の上部電極２８は、樋形状を有する上部電極
２８に注入されたＩｎ材３２によって接着、シールされ
ている。また、面板３６の表面に形成された金属薄膜３
８によって、光電面１８と上部電極２８が電気的に接続
され、光電面１８に高電圧を印加することができるよう
になっている。
盤形状を有するコバールガラス製の面板３６を主材とし
て形成されている。面板３６の一方の主表面の中央部に
は凸部が形成されており、その凸部の表面にはアルカリ
金属で形成された光電面１８が形成されている。また、
光電面１８の縁辺部から面板３６の縁辺部に向かって、
Ｃｒからなる金属薄膜３８が形成されている。入力面板
１４は、上記凸部が側管１２の内側になるように側管１
２の第１の開口部１２ａに固定され、面板３６の縁辺部
と側管１２の上部電極２８は、樋形状を有する上部電極
２８に注入されたＩｎ材３２によって接着、シールされ
ている。また、面板３６の表面に形成された金属薄膜３
８によって、光電面１８と上部電極２８が電気的に接続
され、光電面１８に高電圧を印加することができるよう
になっている。
【００２３】ステム１６は、図２に示すように、４枚の
円盤状のセラミック板４０ａ〜４０ｄを重ねて肉厚化し
たベース板４０を基体としており、ベース板４０の周囲
には、側管１２との電気的接続を確保すると共に、側管
１２と接合されて真空領域を形成するための円環状の金
属フランジ４２がろう付けによって固定されている。最
上層のセラミック板４０ａの上部には、ＣＣＤ素子２０
を固定するために、シリコンからなる支持基板４４が接
着剤４３によって接合されており、最下層のセラミック
板４０ｄには、ＣＣＤ素子２０から出力された信号を電
子管１０の外部に出力するためのステムピン４６が複数
本設置されている。ベース板４０の内部には、ＣＣＤ素
子２０から出力される出力信号をステムピン４６に導く
ために、内部配線（図示せず）が施されており、この内
部配線は、各セラミック板間における電気的接続が適切
になされるように、徐々にピッチが変更されてステムピ
ン４６に接続されている。ステム１６は、支持基板４４
が側管１２の内側に配置されるように側管１２の第２の
開口部１２ｂに固定され、金属フランジ４２と側管１２
の下部電極３０とを溶接することにより接合、シールさ
れている。
円盤状のセラミック板４０ａ〜４０ｄを重ねて肉厚化し
たベース板４０を基体としており、ベース板４０の周囲
には、側管１２との電気的接続を確保すると共に、側管
１２と接合されて真空領域を形成するための円環状の金
属フランジ４２がろう付けによって固定されている。最
上層のセラミック板４０ａの上部には、ＣＣＤ素子２０
を固定するために、シリコンからなる支持基板４４が接
着剤４３によって接合されており、最下層のセラミック
板４０ｄには、ＣＣＤ素子２０から出力された信号を電
子管１０の外部に出力するためのステムピン４６が複数
本設置されている。ベース板４０の内部には、ＣＣＤ素
子２０から出力される出力信号をステムピン４６に導く
ために、内部配線（図示せず）が施されており、この内
部配線は、各セラミック板間における電気的接続が適切
になされるように、徐々にピッチが変更されてステムピ
ン４６に接続されている。ステム１６は、支持基板４４
が側管１２の内側に配置されるように側管１２の第２の
開口部１２ｂに固定され、金属フランジ４２と側管１２
の下部電極３０とを溶接することにより接合、シールさ
れている。
【００２４】ＣＣＤ素子２０は、シリコン基板上に蓄積
電極層、転送電極層などのデバイスを生成した半導体素
子（図１参照）であって、図２に示すように、デバイス
生成面（以下表面Ａという）が支持基板４４と、その裏
面（以下裏面Ｂと言う）が光電面１８とそれぞれ対向す
るように支持基板４４上に固定されている。また、電子
の入射する中央部２０ａは、裏面Ｂ側から基板の一部が
削り取られており、周辺部２０ｂより薄板化されてい
る。
電極層、転送電極層などのデバイスを生成した半導体素
子（図１参照）であって、図２に示すように、デバイス
生成面（以下表面Ａという）が支持基板４４と、その裏
面（以下裏面Ｂと言う）が光電面１８とそれぞれ対向す
るように支持基板４４上に固定されている。また、電子
の入射する中央部２０ａは、裏面Ｂ側から基板の一部が
削り取られており、周辺部２０ｂより薄板化されてい
る。
【００２５】ＣＣＤ素子２０と支持基板４４との接合部
の断面は、図３に示すようになっている。ＣＣＤ素子２
０の表面Ａの周辺部２０ｂには、Ａｕを主成分とした複
数のバンプ４７が、アルミニウム製のボンディングパッ
ド４８を介してが設けられており、また、支持基板４４
の上部表面には、上記のバンプ４７が接合する位置に対
応してＡｕ蒸着されたボンディングパッド４９が形成さ
れている。上記ボンディングパッド４８、４９およびバ
ンプ４７によってＣＣＤ素子２０と支持基板４４とが機
械的かつ電気的に接続されている。
の断面は、図３に示すようになっている。ＣＣＤ素子２
０の表面Ａの周辺部２０ｂには、Ａｕを主成分とした複
数のバンプ４７が、アルミニウム製のボンディングパッ
ド４８を介してが設けられており、また、支持基板４４
の上部表面には、上記のバンプ４７が接合する位置に対
応してＡｕ蒸着されたボンディングパッド４９が形成さ
れている。上記ボンディングパッド４８、４９およびバ
ンプ４７によってＣＣＤ素子２０と支持基板４４とが機
械的かつ電気的に接続されている。
【００２６】ここで、支持基板４４はＣＣＤ素子２０の
基板と同様にシリコンから形成されているため、製造プ
ロセスにおいてベーキングによる熱応力が発生しない構
造になっている。しかし、バンプ４７の接着強度は温度
上昇とともに低下するので、バンプ４７による接合部の
周辺に絶縁性樹脂５０を注入し、ＣＣＤ素子２０と支持
基板４４との接続を強固なものとしている。
基板と同様にシリコンから形成されているため、製造プ
ロセスにおいてベーキングによる熱応力が発生しない構
造になっている。しかし、バンプ４７の接着強度は温度
上昇とともに低下するので、バンプ４７による接合部の
周辺に絶縁性樹脂５０を注入し、ＣＣＤ素子２０と支持
基板４４との接続を強固なものとしている。
【００２７】また、支持基板４４上の、バンプ４７によ
る接合部の内側には、溝５２が形成されている。これ
は、接合部に絶縁性樹脂５０を注入したときに、過剰な
絶縁性樹脂５０が溝５２に流れ込むかもしくは表面張力
によって溝５２の端部で止まり、絶縁性樹脂５０がＣＣ
Ｄ素子２０の中央部２０ａの表面に付着しないようにす
るためのものである。
る接合部の内側には、溝５２が形成されている。これ
は、接合部に絶縁性樹脂５０を注入したときに、過剰な
絶縁性樹脂５０が溝５２に流れ込むかもしくは表面張力
によって溝５２の端部で止まり、絶縁性樹脂５０がＣＣ
Ｄ素子２０の中央部２０ａの表面に付着しないようにす
るためのものである。
【００２８】ＣＣＤ素子２０と支持基板４４との接合部
を上面から見ると、図４に示すようになっている。バン
プ４７による接合部からステムピン４６までの電気的な
接続は、支持基板４４上に形成されたアルミ配線５３、
支持基板４４とベース板４０とを接続するワイヤ５４、
および、ベース板４０内に施された内部配線によってな
されている。ここで、ワイヤ５４の上部は、高電圧が印
加されている光電面１８とＣＣＤ素子２０間の耐圧を向
上させるために、抵抗溶接によってステム１６に取り付
けられた遮蔽電極５６によって覆われている。
を上面から見ると、図４に示すようになっている。バン
プ４７による接合部からステムピン４６までの電気的な
接続は、支持基板４４上に形成されたアルミ配線５３、
支持基板４４とベース板４０とを接続するワイヤ５４、
および、ベース板４０内に施された内部配線によってな
されている。ここで、ワイヤ５４の上部は、高電圧が印
加されている光電面１８とＣＣＤ素子２０間の耐圧を向
上させるために、抵抗溶接によってステム１６に取り付
けられた遮蔽電極５６によって覆われている。
【００２９】ＣＣＤ素子２０は、図５に示すように、中
央部２０ａが周辺部２０ｂと比較して極めて薄い形状と
なっている。裏面Ｂの中央部には、電子入射部５９が形
成されており、表面Ａには電子入射部５９に入射した電
荷を読み出して外部回路に転送する水平電荷転送部６
０、および、垂直電荷転送部６２が形成されている。
央部２０ａが周辺部２０ｂと比較して極めて薄い形状と
なっている。裏面Ｂの中央部には、電子入射部５９が形
成されており、表面Ａには電子入射部５９に入射した電
荷を読み出して外部回路に転送する水平電荷転送部６
０、および、垂直電荷転送部６２が形成されている。
【００３０】ここで、ＣＣＤ素子２０を図５中のＸで切
断した断面を図１に示す。ＣＣＤ素子２０は、Ｐ型ある
いはＮ型のシリコンから成り、表面側に不純物濃度の異
なるエピタキシャル層６３を持った半導体基板６４上に
形成されている。半導体基板６４は、周辺部に比較して
その中央部が薄板化されている。半導体基板６４上に
は、半導体基板６４と逆導電型の埋め込み層６６が形成
されており、埋め込み層６６の内部の所定の位置には、
不純物を導入して埋め込み層６６と不純物濃度の異なる
バリア領域６８が形成されている。埋め込み層６６上に
は、ＳｉＯ2層７０を介して、蓄積電極層７２、転送電
極層７４、バリア電極層７６がそれぞれ所定の重なりを
持って形成されている。
断した断面を図１に示す。ＣＣＤ素子２０は、Ｐ型ある
いはＮ型のシリコンから成り、表面側に不純物濃度の異
なるエピタキシャル層６３を持った半導体基板６４上に
形成されている。半導体基板６４は、周辺部に比較して
その中央部が薄板化されている。半導体基板６４上に
は、半導体基板６４と逆導電型の埋め込み層６６が形成
されており、埋め込み層６６の内部の所定の位置には、
不純物を導入して埋め込み層６６と不純物濃度の異なる
バリア領域６８が形成されている。埋め込み層６６上に
は、ＳｉＯ2層７０を介して、蓄積電極層７２、転送電
極層７４、バリア電極層７６がそれぞれ所定の重なりを
持って形成されている。
【００３１】表面Ａに形成されたデバイス上には、表面
Ａの全面を覆うように、ホスホシリケイトガラス（以下
ＰＳＧ）からなるＰＳＧ膜７８が形成されており、ＣＣ
Ｄ素子２０の表面を平坦化している。
Ａの全面を覆うように、ホスホシリケイトガラス（以下
ＰＳＧ）からなるＰＳＧ膜７８が形成されており、ＣＣ
Ｄ素子２０の表面を平坦化している。
【００３２】ここで、垂直電荷転送部６２、水平電荷転
送部６０の電極８０、ＦＥＴ部８２などの端子部の上部
に位置するＰＳＧ膜７８には、コンタクトホール８４が
形成されており、これらの端子部は、コンタクトホール
８４を介してＰＳＧ膜７８上に形成された導電性アルミ
配線８６と電気的に接続されている。図６は、水平電荷
転送部における、アルミ配線８６とコンタクトホール８
４の様子を模式的に表した図である。アルミ配線８６
は、コンタクトホール８４を覆うように形成され、電荷
転送部の端子部とアルミ配線８６との間の電気的接続を
確立している。ここでいう端子部は、コンタクトホール
８４を通っているアルミ配線８６が、水平電荷転送部６
０、垂直電荷転送部６２の一部を結んでいるところであ
る。
送部６０の電極８０、ＦＥＴ部８２などの端子部の上部
に位置するＰＳＧ膜７８には、コンタクトホール８４が
形成されており、これらの端子部は、コンタクトホール
８４を介してＰＳＧ膜７８上に形成された導電性アルミ
配線８６と電気的に接続されている。図６は、水平電荷
転送部における、アルミ配線８６とコンタクトホール８
４の様子を模式的に表した図である。アルミ配線８６
は、コンタクトホール８４を覆うように形成され、電荷
転送部の端子部とアルミ配線８６との間の電気的接続を
確立している。ここでいう端子部は、コンタクトホール
８４を通っているアルミ配線８６が、水平電荷転送部６
０、垂直電荷転送部６２の一部を結んでいるところであ
る。
【００３３】ＰＳＧ膜７８上に形成されたアルミ配線８
６は、水平電荷転送部６０、垂直電荷転送部６２、基板
接続部９６、リセットゲート端子部９８、リセットドレ
イン端子部１００、アウトプットドレイン端子部１０
２、アウトプットソース端子部１０４等を電気的に接続
している。また、支持基板４４との接続端子部は、支持
基板４４と電気的に接続するために、図７に示すよう
に、アルミ配線８６と比較して面積が大きいボンディン
グパッド４８が形成されており、ボンディングパッド４
８上には、Ａｕよりなる凸状のバンプ４７が形成されて
いる。
６は、水平電荷転送部６０、垂直電荷転送部６２、基板
接続部９６、リセットゲート端子部９８、リセットドレ
イン端子部１００、アウトプットドレイン端子部１０
２、アウトプットソース端子部１０４等を電気的に接続
している。また、支持基板４４との接続端子部は、支持
基板４４と電気的に接続するために、図７に示すよう
に、アルミ配線８６と比較して面積が大きいボンディン
グパッド４８が形成されており、ボンディングパッド４
８上には、Ａｕよりなる凸状のバンプ４７が形成されて
いる。
【００３４】さらに、ＰＳＧ膜７８、およびアルミ配線
８６の上部には、ＳｉＮを主成分とするＳｉＮ膜１０６
が表面Ａの全面に形成されている。ここで、上記各端子
部の上部に位置するＳｉＮ膜１０６は、ＣＣＤ素子２０
と支持基板４４との電気的接続を確保するために一部除
去され、ボンディングパッド４８が露出して電極を形成
している。
８６の上部には、ＳｉＮを主成分とするＳｉＮ膜１０６
が表面Ａの全面に形成されている。ここで、上記各端子
部の上部に位置するＳｉＮ膜１０６は、ＣＣＤ素子２０
と支持基板４４との電気的接続を確保するために一部除
去され、ボンディングパッド４８が露出して電極を形成
している。
【００３５】次に、本実施形態に係る電子管１０の製造
方法について説明する。電子管１０を製造するには、ま
ず、ＣＣＤ素子２０を製造する。図８〜１３は、ＣＣＤ
素子２０の製造工程図である。なお、製造工程図は模式
化したものであり、実際の寸法とは異なる。
方法について説明する。電子管１０を製造するには、ま
ず、ＣＣＤ素子２０を製造する。図８〜１３は、ＣＣＤ
素子２０の製造工程図である。なお、製造工程図は模式
化したものであり、実際の寸法とは異なる。
【００３６】第１の工程では、図８に示すように、Ｐ型
あるいはＮ型の一導電性半導体であるシリコンから成
り、表面側に不純物濃度の異なるエピタキシャル層６３
を持った半導体基板６４上に、半導体基板６４と逆導電
型の埋め込み層６６を形成し、その表面にＳｉＯ2層７
０を形成する。また、ＳｉＯ2層７０の上部に、ポリシ
リコンより成る蓄積電極層７２を形成し、その表面に、
再度ＳｉＯ2層７０を形成する。
あるいはＮ型の一導電性半導体であるシリコンから成
り、表面側に不純物濃度の異なるエピタキシャル層６３
を持った半導体基板６４上に、半導体基板６４と逆導電
型の埋め込み層６６を形成し、その表面にＳｉＯ2層７
０を形成する。また、ＳｉＯ2層７０の上部に、ポリシ
リコンより成る蓄積電極層７２を形成し、その表面に、
再度ＳｉＯ2層７０を形成する。
【００３７】第２の工程では、図９に示すように、埋め
込み層６６内の、蓄積電極層７２の一方の側に隣接した
部分に、ホトレジストを用いたイオン注入法により不純
物を導入し、埋め込み層６６と不純物濃度の異なるバリ
ア領域６８を形成する。バリア領域６８の形成後は、ホ
トレジストを除去し、その表面にＳｉＯ2層７０を形成
する。
込み層６６内の、蓄積電極層７２の一方の側に隣接した
部分に、ホトレジストを用いたイオン注入法により不純
物を導入し、埋め込み層６６と不純物濃度の異なるバリ
ア領域６８を形成する。バリア領域６８の形成後は、ホ
トレジストを除去し、その表面にＳｉＯ2層７０を形成
する。
【００３８】第３の工程では、図１０に示すように、バ
リア領域６８を覆い、一方の側で蓄積電極層７２に重な
り、他方の側では蓄積電極層７２と隙間を持つように、
転送電極層７４を形成し、その表面に、再度ＳｉＯ2層
７０を形成する。また、蓄積電極層７２と転送電極層７
４の隙間部分の埋め込み層６６内に、イオン注入法によ
り不純物を導入し、埋め込み層６６と不純物濃度の異な
るバリア領域６８を形成する。
リア領域６８を覆い、一方の側で蓄積電極層７２に重な
り、他方の側では蓄積電極層７２と隙間を持つように、
転送電極層７４を形成し、その表面に、再度ＳｉＯ2層
７０を形成する。また、蓄積電極層７２と転送電極層７
４の隙間部分の埋め込み層６６内に、イオン注入法によ
り不純物を導入し、埋め込み層６６と不純物濃度の異な
るバリア領域６８を形成する。
【００３９】第４の工程では、図１１に示すように、第
３の工程で形成したバリア領域６８を覆い、隣接する蓄
積電極層７２と転送電極層７４のそれぞれと重なりを生
じるように、ポリシリコンから成るバリア電極層７６を
形成し、その表面にＳｉＯ2層７０を形成する。
３の工程で形成したバリア領域６８を覆い、隣接する蓄
積電極層７２と転送電極層７４のそれぞれと重なりを生
じるように、ポリシリコンから成るバリア電極層７６を
形成し、その表面にＳｉＯ2層７０を形成する。
【００４０】第５の工程では、図１２に示すように、Ｃ
ＣＤ素子２０の表面を平坦化するために、ＣＣＤ素子２
０の表面全体に、ＰＳＧ膜７８を形成する。その後、Ｐ
ＳＧをリフローすることにより凹凸をならしてＰＳＧ膜
７８を平坦化する。また、ＰＳＧ膜７８上に、アルミ配
線８６を配置し、水平電荷転送部６０、垂直電荷転送部
６２の読み出し部８０、ＦＥＴ部８２等の端子部上部の
ＰＳＧ膜７８には、コンタクトホール８４を形成するこ
とにより、蓄積電極層７２、転送電極層７４、バリア電
極層７６などとアルミ配線８６とを電気的に接続する。
また、外部回路と接続する各端子部にボンディングパッ
ド４８を形成する。
ＣＤ素子２０の表面を平坦化するために、ＣＣＤ素子２
０の表面全体に、ＰＳＧ膜７８を形成する。その後、Ｐ
ＳＧをリフローすることにより凹凸をならしてＰＳＧ膜
７８を平坦化する。また、ＰＳＧ膜７８上に、アルミ配
線８６を配置し、水平電荷転送部６０、垂直電荷転送部
６２の読み出し部８０、ＦＥＴ部８２等の端子部上部の
ＰＳＧ膜７８には、コンタクトホール８４を形成するこ
とにより、蓄積電極層７２、転送電極層７４、バリア電
極層７６などとアルミ配線８６とを電気的に接続する。
また、外部回路と接続する各端子部にボンディングパッ
ド４８を形成する。
【００４１】第６の工程では、図１３に示すように、Ｃ
ＣＤ素子２０の表面全体、つまり、ＰＳＧ膜７８上に、
ＣＶＤ法などにより、ＳｉＮ膜１０６を形成する。その
後、端子部等必要箇所のＳｉＮを除去し、ボンディング
パッド４８を露出させ、電極を形成する。
ＣＤ素子２０の表面全体、つまり、ＰＳＧ膜７８上に、
ＣＶＤ法などにより、ＳｉＮ膜１０６を形成する。その
後、端子部等必要箇所のＳｉＮを除去し、ボンディング
パッド４８を露出させ、電極を形成する。
【００４２】第７の工程（図示せず）では、ＣＣＤ素子
２０の裏面Ｂの周辺部２０ｂをＳｉＮでマスクし、化学
エッチングすることにより、中央部２０ａ、すなわち電
子入射部５９を２０μｍ程度に薄板化する。化学エッチ
ングには、ＫＯＨ溶液や、フッ酸：硝酸：酢酸の混合溶
液が利用できる。その後、裏面Ｂの電子入射部５９に、
イオン注入法により不純物をドープすることで、アキュ
ムレーション層を形成し、裏面Ｂの界面付近で生じた信
号電荷が、ＣＣＤ素子２０のポテンシャル井戸に流れや
すい構造にしている。
２０の裏面Ｂの周辺部２０ｂをＳｉＮでマスクし、化学
エッチングすることにより、中央部２０ａ、すなわち電
子入射部５９を２０μｍ程度に薄板化する。化学エッチ
ングには、ＫＯＨ溶液や、フッ酸：硝酸：酢酸の混合溶
液が利用できる。その後、裏面Ｂの電子入射部５９に、
イオン注入法により不純物をドープすることで、アキュ
ムレーション層を形成し、裏面Ｂの界面付近で生じた信
号電荷が、ＣＣＤ素子２０のポテンシャル井戸に流れや
すい構造にしている。
【００４３】上記工程により製造したＣＣＤ素子２０と
支持基板４４を接合するには、ＣＣＤ素子２０の表面周
辺部２０ｂに形成されたボンディングパッド４８上のバ
ンプ４７と支持基板４４上に形成されたボンディングパ
ッド４９を３００℃程度の熱により熱圧着する。この
際、支持基板４４上にはあらかじめ、ボンディングパッ
ド４９からワイヤ５４の接続部までの電気的接続を確保
するアルミ配線５３と、溝５２を形成しておく。溝５２
は、ＫＯＨ溶液などでエッチングすることにより形成で
きる。
支持基板４４を接合するには、ＣＣＤ素子２０の表面周
辺部２０ｂに形成されたボンディングパッド４８上のバ
ンプ４７と支持基板４４上に形成されたボンディングパ
ッド４９を３００℃程度の熱により熱圧着する。この
際、支持基板４４上にはあらかじめ、ボンディングパッ
ド４９からワイヤ５４の接続部までの電気的接続を確保
するアルミ配線５３と、溝５２を形成しておく。溝５２
は、ＫＯＨ溶液などでエッチングすることにより形成で
きる。
【００４４】その後、接合部に絶縁性樹脂５０を流し込
み、硬化させる。このときに、溝５２が形成されている
対向する２つの辺から絶縁性樹脂５０を充填すると、毛
細管現象によりＣＣＤ素子２０と支持基板４４との間に
絶縁性樹脂５０を良好に充填することが可能となる。ま
た、溝５２が形成されていることにより、空気だまりを
作らないようにすることができ、逃げ場のない空気の膨
張による、ＣＣＤ素子２０の損傷を防止することができ
る。また、過剰な絶縁性樹脂５０は溝５２に流れ込むか
もしくは表面張力によって溝５２の端部で止まり、ＣＣ
Ｄ素子２０の表面中央部２０ａに付着することがない。
よって、絶縁性樹脂５０の硬化時に、ＣＣＤ素子２０の
中央部２０ａが変形することを防止できる。
み、硬化させる。このときに、溝５２が形成されている
対向する２つの辺から絶縁性樹脂５０を充填すると、毛
細管現象によりＣＣＤ素子２０と支持基板４４との間に
絶縁性樹脂５０を良好に充填することが可能となる。ま
た、溝５２が形成されていることにより、空気だまりを
作らないようにすることができ、逃げ場のない空気の膨
張による、ＣＣＤ素子２０の損傷を防止することができ
る。また、過剰な絶縁性樹脂５０は溝５２に流れ込むか
もしくは表面張力によって溝５２の端部で止まり、ＣＣ
Ｄ素子２０の表面中央部２０ａに付着することがない。
よって、絶縁性樹脂５０の硬化時に、ＣＣＤ素子２０の
中央部２０ａが変形することを防止できる。
【００４５】ＣＣＤ素子２０と支持基板４４を機械的に
固定した後、支持基板４４とベース板４０とを接着剤４
３を用いて接合し、ワイヤ５４により、支持基板４４上
のアルミ配線５３とベース板４０とを電気的に接続す
る。その後に、遮蔽電極５６をベース板４０に抵抗溶接
する。
固定した後、支持基板４４とベース板４０とを接着剤４
３を用いて接合し、ワイヤ５４により、支持基板４４上
のアルミ配線５３とベース板４０とを電気的に接続す
る。その後に、遮蔽電極５６をベース板４０に抵抗溶接
する。
【００４６】続いて、真空側にＣｒを薄く蒸着させた入
力面板１４、および、フランジ等を介して接続された側
管１２とステム１６をトランスファー装置内に導入し、
装置内を真空として３００℃程度の温度でベーキングす
る。
力面板１４、および、フランジ等を介して接続された側
管１２とステム１６をトランスファー装置内に導入し、
装置内を真空として３００℃程度の温度でベーキングす
る。
【００４７】ベーキング後に、Ｋ、Ｃｓ、Ｎａを入力面
板１４に作用させ、光電面１８を形成する。光電面１８
は、あらかじめ入力面板１４にボンディングしたＧａＡ
ｓもしくはＧａＡｓＰなどといったIII-V族の半導体結
晶を、ＣｓおよびＯ2を導入することにより活性化させ
たものであっても良い。
板１４に作用させ、光電面１８を形成する。光電面１８
は、あらかじめ入力面板１４にボンディングしたＧａＡ
ｓもしくはＧａＡｓＰなどといったIII-V族の半導体結
晶を、ＣｓおよびＯ2を導入することにより活性化させ
たものであっても良い。
【００４８】ここで、ＣＣＤ素子２０の表面に形成され
たＳｉＮ膜１０６は３００℃程度の熱にさらされても真
空中でガス放出しないことから、電子管１０を極めて安
定に製造することができる。
たＳｉＮ膜１０６は３００℃程度の熱にさらされても真
空中でガス放出しないことから、電子管１０を極めて安
定に製造することができる。
【００４９】さらに、入力面板１４をＩｎ材３２を用い
て側管１２に接続、密封して、電子管１０が完成する。
このとき光電面１８とＣＣＤ素子２０との間隔は２ｍｍ
程度となっている。また、電子管１０の完成後に、フラ
ンジ２６に電圧を印加し、適宜ゲッター３４をを活性化
することにより、管内の残存ガスを吸着することができ
る。
て側管１２に接続、密封して、電子管１０が完成する。
このとき光電面１８とＣＣＤ素子２０との間隔は２ｍｍ
程度となっている。また、電子管１０の完成後に、フラ
ンジ２６に電圧を印加し、適宜ゲッター３４をを活性化
することにより、管内の残存ガスを吸着することができ
る。
【００５０】続いて、本実施形態に係る電子管の作用お
よび効果について説明する。電子管１０の光電面１８に
は、−８ｋＶの高電圧が印加されており、ＣＣＤ素子２
０の電子入射部５９は接地されている。従って、光電面
１８に入射した光強度に応じて、光電面１８から電子管
１０内の真空領域に放出された電子は、電界によって加
速され、ＣＣＤ素子２０の電子入射部５９に打ち込まれ
る。加速された電子は、シリコンからなる半導体基板６
４内でエネルギーを失う際に、多数の電子−正孔対を生
成し、印加電圧が−８ｋＶである場合は、約２０００倍
のゲインが得られる。その倍増された電子を読み出すこ
とで、撮像画像が得られることになる。
よび効果について説明する。電子管１０の光電面１８に
は、−８ｋＶの高電圧が印加されており、ＣＣＤ素子２
０の電子入射部５９は接地されている。従って、光電面
１８に入射した光強度に応じて、光電面１８から電子管
１０内の真空領域に放出された電子は、電界によって加
速され、ＣＣＤ素子２０の電子入射部５９に打ち込まれ
る。加速された電子は、シリコンからなる半導体基板６
４内でエネルギーを失う際に、多数の電子−正孔対を生
成し、印加電圧が−８ｋＶである場合は、約２０００倍
のゲインが得られる。その倍増された電子を読み出すこ
とで、撮像画像が得られることになる。
【００５１】ここで、通常の電子管では、光電面形成の
際に、管内にＮａ、Ｋ、Ｃｓなどのアルカリ金属が導入
されており、ＣＣＤ素子２０もこれらのアルカリ金属に
さらされている。その結果、アルカリ金属が、半導体素
子であるＣＣＤ素子２０の基板上の電荷転送部内に混入
し、ゲートＳｉＯ2膜に到達すると、その部分の固定電
荷、界面準位を増加させ、ＣＣＤ素子２０の特性は著し
く劣化してしまう。しかし、本実施形態の電子管１０
は、ＣＣＤ素子２０の最表面全面に、ＳｉＮ膜１０６を
形成したことにより、管内に導入されたアルカリ金属が
素子内に侵入することがなくなる。その結果、アルカリ
金属が、ＳｉＯ2膜７０に到達し、ＣＣＤ素子２０の特
性を劣化させることがなく、高感度な電子管が実現す
る。
際に、管内にＮａ、Ｋ、Ｃｓなどのアルカリ金属が導入
されており、ＣＣＤ素子２０もこれらのアルカリ金属に
さらされている。その結果、アルカリ金属が、半導体素
子であるＣＣＤ素子２０の基板上の電荷転送部内に混入
し、ゲートＳｉＯ2膜に到達すると、その部分の固定電
荷、界面準位を増加させ、ＣＣＤ素子２０の特性は著し
く劣化してしまう。しかし、本実施形態の電子管１０
は、ＣＣＤ素子２０の最表面全面に、ＳｉＮ膜１０６を
形成したことにより、管内に導入されたアルカリ金属が
素子内に侵入することがなくなる。その結果、アルカリ
金属が、ＳｉＯ2膜７０に到達し、ＣＣＤ素子２０の特
性を劣化させることがなく、高感度な電子管が実現す
る。
【００５２】また、ＳｉＮ膜１０６を形成するＳｉＮ
は、ＳｉＯ2と比較して電気伝導率が高いことが知られ
ている。従って、浮遊電子等の影響により、ＣＣＤ素子
２０の表面、あるいは、電子管１０の内部の絶縁物であ
る、側管１２やステム１６が帯電することを防止する作
用がある。その結果、ＣＣＤ素子２０の表面および周辺
部の帯電による、電荷転送部や読み出し部などへの影響
を緩和することが可能となり、高感度な電子管が実現す
る。
は、ＳｉＯ2と比較して電気伝導率が高いことが知られ
ている。従って、浮遊電子等の影響により、ＣＣＤ素子
２０の表面、あるいは、電子管１０の内部の絶縁物であ
る、側管１２やステム１６が帯電することを防止する作
用がある。その結果、ＣＣＤ素子２０の表面および周辺
部の帯電による、電荷転送部や読み出し部などへの影響
を緩和することが可能となり、高感度な電子管が実現す
る。
【００５３】本実施形態に係る電子管１０は、上記に示
すように高い感度が得られるので、画像の信号量がＣＣ
Ｄ素子２０のノイズ成分と比較して十分大きくなり、Ｓ
／Ｎ比が大きく、シングルフォトンの撮像も可能とな
る。また、従来のＭＣＰを内蔵した電子管などと比較し
ても、開口率が向上し、蛍光面のむらが減少し、ファイ
バカップリングされたＦＯＰにおいて変換損失がない、
といった利点がある。
すように高い感度が得られるので、画像の信号量がＣＣ
Ｄ素子２０のノイズ成分と比較して十分大きくなり、Ｓ
／Ｎ比が大きく、シングルフォトンの撮像も可能とな
る。また、従来のＭＣＰを内蔵した電子管などと比較し
ても、開口率が向上し、蛍光面のむらが減少し、ファイ
バカップリングされたＦＯＰにおいて変換損失がない、
といった利点がある。
【００５４】さらに、ＳｉＮ膜１０６を形成することに
よって、ＣＣＤ素子２０の製造プロセスにおいても、ア
ルカリや酸によるＣＣＤ素子２０へのダメージも軽減す
ることが可能であり、また、アルカリエッチャント使用
時の、ＣＣＤ素子２０内へのアルカリ金属の侵入を防ぐ
効果もある。
よって、ＣＣＤ素子２０の製造プロセスにおいても、ア
ルカリや酸によるＣＣＤ素子２０へのダメージも軽減す
ることが可能であり、また、アルカリエッチャント使用
時の、ＣＣＤ素子２０内へのアルカリ金属の侵入を防ぐ
効果もある。
【００５５】また、ＳｉＮ膜１０６の下部に形成された
ＰＳＧ膜７８は、ＣＣＤ素子２０の表面を平坦化するこ
とにより、ＳｉＮ膜１０６の形成を容易なものとし、か
つ、ＳｉＮ膜１０６を剥離しにくくさせる効果がある。
また、温度変化による接合面のストレスを緩和する効果
も有している。
ＰＳＧ膜７８は、ＣＣＤ素子２０の表面を平坦化するこ
とにより、ＳｉＮ膜１０６の形成を容易なものとし、か
つ、ＳｉＮ膜１０６を剥離しにくくさせる効果がある。
また、温度変化による接合面のストレスを緩和する効果
も有している。
【００５６】上記実施形態において、ＣＣＤ素子２０の
最表面には、ＳｉＮ膜１０６を形成していたが、これは
ＳｉＯＮから形成される膜であっても良い。ここで、Ｓ
ｉＯＮとは、アルカリ金属を透過させず、かつ、ＳｉＯ
2と比較して電気伝導率を高く保つことができるという
条件の下に、ＳｉＮに所定の割合で酸素を結合させたも
のである。また、ＳｉＯＮ膜内で、酸素の割合が一様で
なく、空間的に徐々に変化しているものであっても良
い。
最表面には、ＳｉＮ膜１０６を形成していたが、これは
ＳｉＯＮから形成される膜であっても良い。ここで、Ｓ
ｉＯＮとは、アルカリ金属を透過させず、かつ、ＳｉＯ
2と比較して電気伝導率を高く保つことができるという
条件の下に、ＳｉＮに所定の割合で酸素を結合させたも
のである。また、ＳｉＯＮ膜内で、酸素の割合が一様で
なく、空間的に徐々に変化しているものであっても良
い。
【００５７】また、上記実施形態において、ＳｉＮ膜１
０６の下部には、ＰＳＧ膜７８を形成していたが、これ
は、ボロホスホライトシリケイトガラス（ＢＰＳＧ）、
スピンオンガラス（ＳＯＧ）、ポリイミド膜などであっ
ても良い。
０６の下部には、ＰＳＧ膜７８を形成していたが、これ
は、ボロホスホライトシリケイトガラス（ＢＰＳＧ）、
スピンオンガラス（ＳＯＧ）、ポリイミド膜などであっ
ても良い。
【００５８】さらに、上記実施形態においては、導電配
線としてアルミ配線８６を用いていたが、この導電配線
はＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、その他高融点の金属
などで形成された配線であっても良い。
線としてアルミ配線８６を用いていたが、この導電配線
はＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、その他高融点の金属
などで形成された配線であっても良い。
【００５９】
【発明の効果】本発明の電子管は、アノードである、半
導体素子の最表面にシリコン窒化物もしくはシリコン窒
酸化物からなる膜を形成することにより、電子管内部に
導入されたアルカリ金属が半導体素子内部に侵入するこ
とを防止でき、高い感度が得られるようになる。
導体素子の最表面にシリコン窒化物もしくはシリコン窒
酸化物からなる膜を形成することにより、電子管内部に
導入されたアルカリ金属が半導体素子内部に侵入するこ
とを防止でき、高い感度が得られるようになる。
【００６０】また、半導体素子の最表面に、ＳｉＯ2よ
りも電気伝導率の高いシリコン窒酸化物からなる膜を形
成することにより、ＣＣＤ素子の表面や、その周囲の絶
縁物の帯電を防止することが可能となる。その結果、半
導体素子が受ける、帯電電荷の影響を緩和でき、高い感
度が得られるようになる。
りも電気伝導率の高いシリコン窒酸化物からなる膜を形
成することにより、ＣＣＤ素子の表面や、その周囲の絶
縁物の帯電を防止することが可能となる。その結果、半
導体素子が受ける、帯電電荷の影響を緩和でき、高い感
度が得られるようになる。
【００６１】さらに、シリコン窒化物もしくはシリコン
窒酸化物からなる膜の下部に設けられた平坦化膜は、シ
リコン窒化物もしくはシリコン窒酸化物からなる膜が剥
離するのを妨げ、同時に、接合面のストレスを緩和する
効果を有している。
窒酸化物からなる膜の下部に設けられた平坦化膜は、シ
リコン窒化物もしくはシリコン窒酸化物からなる膜が剥
離するのを妨げ、同時に、接合面のストレスを緩和する
効果を有している。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電子管に用いるＣＣＤ
素子の断面図である。
素子の断面図である。
【図２】本発明の実施形態に係る電子管の断面図であ
る。
る。
【図３】本発明の実施形態に係る電子管の、ＣＣＤ素子
接合部の断面図である。
接合部の断面図である。
【図４】本発明の実施形態に係る電子管の、ＣＣＤ素子
接合部の平面図である。
接合部の平面図である。
【図５】本発明の実施形態に係る電子管に用いるＣＣＤ
素子の平面図および側面図である。
素子の平面図および側面図である。
【図６】本発明の実施形態に係る電子管に用いるＣＣＤ
素子の拡大図である。
素子の拡大図である。
【図７】本発明の実施形態に係る電子管に用いるボンデ
ィングパッドの斜視図である。
ィングパッドの斜視図である。
【図８】本発明の実施形態に係る電子管に用いるＣＣＤ
素子の製造工程図である。
素子の製造工程図である。
【図９】本発明の実施形態に係る電子管に用いるＣＣＤ
素子の製造工程図である。
素子の製造工程図である。
【図１０】本発明の実施形態に係る電子管に用いるＣＣ
Ｄ素子の製造工程図である。
Ｄ素子の製造工程図である。
【図１１】本発明の実施形態に係る電子管に用いるＣＣ
Ｄ素子の製造工程図である。
Ｄ素子の製造工程図である。
【図１２】本発明の実施形態に係る電子管に用いるＣＣ
Ｄ素子の製造工程図である。
Ｄ素子の製造工程図である。
【図１３】本発明の実施形態に係る電子管に用いるＣＣ
Ｄ素子の製造工程図である。
Ｄ素子の製造工程図である。
１０…電子管、１２…側管、１２ａ…第１の開口部、１
２ｂ…第２の開口部、１４…入力面板、１６…ステム、
１８…光電面、２０…ＣＣＤ素子、２０ａ…中央部、２
０ｂ…周辺部、２２…側管上部、２４…側管下部、２６
…フランジ、２８…上部電極、３０…下部電極、３２…
Ｉｎ材、３４…ゲッター、３６…面板、３８…金属薄
膜、４０…ベース板、４０ａ、４０ｂ、４０ｃ、４０ｄ
…セラミック板、４２…金属フランジ、４３…接着剤、
４４…支持基板、４６…ステムピン、４７…バンプ、４
８、４９…ボンディングパッド、５０…絶縁性樹脂、５
２…溝、５３…アルミ配線、５４…ワイヤ、５６…遮蔽
電極、５８…電荷転送部、５９…電子入射部、６０…水
平電荷転送部、６２…垂直電荷転送部、６３…エピタキ
シャル層、６４…半導体基板、６６…埋め込み層、６８
…バリア領域、７０…ＳｉＯ2層、７２…蓄積電極層、
７４…転送電極層、７６…バリア電極層、７８…ＰＳＧ
膜、８０…電極、８２…ＦＥＴ部、８４…コンタクトホ
ール、８６…アルミ配線、９６…基板接続部、９８…リ
セットゲート端子部、１００…リセットドレイン端子
部、１０２…アウトプットドレイン端子部、１０４…ア
ウトプットソース端子部、１０６…ＳｉＮ膜
２ｂ…第２の開口部、１４…入力面板、１６…ステム、
１８…光電面、２０…ＣＣＤ素子、２０ａ…中央部、２
０ｂ…周辺部、２２…側管上部、２４…側管下部、２６
…フランジ、２８…上部電極、３０…下部電極、３２…
Ｉｎ材、３４…ゲッター、３６…面板、３８…金属薄
膜、４０…ベース板、４０ａ、４０ｂ、４０ｃ、４０ｄ
…セラミック板、４２…金属フランジ、４３…接着剤、
４４…支持基板、４６…ステムピン、４７…バンプ、４
８、４９…ボンディングパッド、５０…絶縁性樹脂、５
２…溝、５３…アルミ配線、５４…ワイヤ、５６…遮蔽
電極、５８…電荷転送部、５９…電子入射部、６０…水
平電荷転送部、６２…垂直電荷転送部、６３…エピタキ
シャル層、６４…半導体基板、６６…埋め込み層、６８
…バリア領域、７０…ＳｉＯ2層、７２…蓄積電極層、
７４…転送電極層、７６…バリア電極層、７８…ＰＳＧ
膜、８０…電極、８２…ＦＥＴ部、８４…コンタクトホ
ール、８６…アルミ配線、９６…基板接続部、９８…リ
セットゲート端子部、１００…リセットドレイン端子
部、１０２…アウトプットドレイン端子部、１０４…ア
ウトプットソース端子部、１０６…ＳｉＮ膜
Claims (3)
- 【請求項１】 アルカリ金属を含む光電面を有する陰極
と、 裏面側を前記光電面に対向して設置されるとともに、表
面側に電荷転送部が形成されている裏面照射型半導体素
子を有する陽極と、 を真空容器内に封入した電子管において、 前記裏面照射型半導体素子は、 その表面側から前記電荷転送部を覆うように形成された
平坦化膜と、 前記平坦化膜上に形成されると共に、前記電荷転送部と
電気的に接続された導電配線と、 前記平坦化膜および前記導電配線を覆うように形成され
たシリコン窒化物を主成分とする薄膜と、を備えたこと
を特徴とする電子管。 - 【請求項２】 前記電荷転送部の端子部の上部に位置す
る前記平坦化膜には、貫通穴が設けられており、 前記導電配線は、前記貫通穴を介して前記端子部と電気
的に接続されていることを特徴とする請求項１に記載の
電子管。 - 【請求項３】 前記導電配線の端子部の上部に位置する
前記薄膜には、貫通穴が設けられており、 該貫通穴には、ボンディングパッド用の電極が形成され
ていることを特徴とする請求項１または２に記載の電子
管。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19886797A JP4098852B2 (ja) | 1997-07-24 | 1997-07-24 | 電子管 |
| US09/868,883 US6583558B1 (en) | 1997-07-24 | 1999-01-21 | Electron tube |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19886797A JP4098852B2 (ja) | 1997-07-24 | 1997-07-24 | 電子管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140087A true JPH1140087A (ja) | 1999-02-12 |
| JP4098852B2 JP4098852B2 (ja) | 2008-06-11 |
Family
ID=16398252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19886797A Expired - Fee Related JP4098852B2 (ja) | 1997-07-24 | 1997-07-24 | 電子管 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6583558B1 (ja) |
| JP (1) | JP4098852B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000044027A1 (fr) * | 1999-01-21 | 2000-07-27 | Hamamatsu Photonics K. K. | Tube electronique |
| US6583558B1 (en) | 1997-07-24 | 2003-06-24 | Hamamatsu Photonics K. K. | Electron tube |
| JP2004508663A (ja) * | 2000-08-31 | 2004-03-18 | インテバック・インコーポレイテッド | 非単調な孔配列を有する複数の中間平面板から成る真空管ハウジング |
| JP2007537598A (ja) * | 2004-05-14 | 2007-12-20 | インテバック・インコーポレイテッド | 超高真空管のための半導体取り付け |
| JP2008547158A (ja) * | 2005-06-14 | 2008-12-25 | フォトニス ネザーランズ ベーフェー | 電子打ち込み型イメージセンサアレイ装置及びその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE367598T1 (de) * | 2003-08-01 | 2007-08-15 | Agfa Gevaert Healthcare Gmbh | Vorrichtung zum auslesen von in einer speicherschicht gespeicherten information |
| US7199345B1 (en) | 2004-03-26 | 2007-04-03 | Itt Manufacturing Enterprises Inc. | Low profile wire bond for an electron sensing device in an image intensifier tube |
| JP4593238B2 (ja) * | 2004-10-29 | 2010-12-08 | 浜松ホトニクス株式会社 | 光電子増倍管及び放射線検出装置 |
| US7956521B2 (en) * | 2008-07-10 | 2011-06-07 | Itt Manufacturing Enterprises, Inc. | Electrical connection of a substrate within a vacuum device via electrically conductive epoxy/paste |
| JP5243984B2 (ja) * | 2009-01-30 | 2013-07-24 | 浜松ホトニクス株式会社 | 電子増倍機能内蔵型の固体撮像素子 |
| JP5917883B2 (ja) | 2011-11-02 | 2016-05-18 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP5941659B2 (ja) | 2011-11-02 | 2016-06-29 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US11251152B2 (en) * | 2020-03-12 | 2022-02-15 | Diodes Incorporated | Thinned semiconductor chip with edge support |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4682021A (en) * | 1986-01-29 | 1987-07-21 | Rca Corporation | Header assembly for an intensified charge coupled image sensor |
| JPH0666922B2 (ja) | 1986-07-25 | 1994-08-24 | 日本放送協会 | 撮像デバイス |
| JPH07169928A (ja) | 1993-12-15 | 1995-07-04 | Nikon Corp | 固体撮像装置の製造方法 |
| US6124179A (en) * | 1996-09-05 | 2000-09-26 | Adamic, Jr.; Fred W. | Inverted dielectric isolation process |
| JP4098852B2 (ja) | 1997-07-24 | 2008-06-11 | 浜松ホトニクス株式会社 | 電子管 |
-
1997
- 1997-07-24 JP JP19886797A patent/JP4098852B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-21 US US09/868,883 patent/US6583558B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583558B1 (en) | 1997-07-24 | 2003-06-24 | Hamamatsu Photonics K. K. | Electron tube |
| WO2000044027A1 (fr) * | 1999-01-21 | 2000-07-27 | Hamamatsu Photonics K. K. | Tube electronique |
| JP2004508663A (ja) * | 2000-08-31 | 2004-03-18 | インテバック・インコーポレイテッド | 非単調な孔配列を有する複数の中間平面板から成る真空管ハウジング |
| JP2007537598A (ja) * | 2004-05-14 | 2007-12-20 | インテバック・インコーポレイテッド | 超高真空管のための半導体取り付け |
| JP2008547158A (ja) * | 2005-06-14 | 2008-12-25 | フォトニス ネザーランズ ベーフェー | 電子打ち込み型イメージセンサアレイ装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6583558B1 (en) | 2003-06-24 |
| JP4098852B2 (ja) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429724B1 (en) | Low profile wire bond for an electron sensing device in an image intensifier tube | |
| JP4443865B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP4098852B2 (ja) | 電子管 | |
| EP1154457B1 (en) | Electron tube | |
| US4044374A (en) | Semiconductor device header suitable for vacuum tube applications | |
| JPH06350068A (ja) | 半導体エネルギー線検出器の製造方法 | |
| JP3361378B2 (ja) | 半導体デバイスの製造方法 | |
| US7767487B2 (en) | Formation of contacts on semiconductor substrates | |
| WO2000044027A1 (fr) | Tube electronique | |
| JP3317740B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| US10068800B2 (en) | Manufacturing method for solid-state imaging device and solid-state imaging device | |
| JP4031557B2 (ja) | 電子管 | |
| JP3310051B2 (ja) | 裏面照射型半導体素子およびその製造方法 | |
| TWI569433B (zh) | Manufacturing method of solid-state imaging device and solid-state imaging device | |
| JP3315465B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| JP3315466B2 (ja) | 半導体エネルギー線検出器及びその製造方法 | |
| JPH0745806A (ja) | 固体撮像装置およびその製造方法 | |
| CN111370435B (zh) | 一种图像传感器及其制造方法 | |
| CN220569663U (zh) | 芯片封装结构 | |
| JP2548280B2 (ja) | 放射線検出器及びその製造方法 | |
| JPH02168668A (ja) | 固体撮像装置 | |
| JP2000074735A (ja) | 配列型赤外線検知装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080314 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |