JPH1139150A - マイクロコントローラ - Google Patents
マイクロコントローラInfo
- Publication number
- JPH1139150A JPH1139150A JP19821697A JP19821697A JPH1139150A JP H1139150 A JPH1139150 A JP H1139150A JP 19821697 A JP19821697 A JP 19821697A JP 19821697 A JP19821697 A JP 19821697A JP H1139150 A JPH1139150 A JP H1139150A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- flash memory
- mode
- erase
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【課題】 簡単な工夫でフラッシュメモリ消去サイクル
中のＣＰＵアクセス対策を図る。 【解決手段】 フラッシュメモリの消去又は書き込みモ
ードへの移行を検出するモード検出手段と、前記モード
への移行時、前記フラッシュメモリに格納された制御プ
ログラムの実行手段であるＣＰＵのプログラムカウンタ
の値を変化させない特定の命令コードを発生して該ＣＰ
Ｕに出力するコード発生手段とを備える。フラッシュメ
モリが消去又は書き込みモードに移行中、ＣＰＵに対し
てプログラムカウンタの値を変化させない特定の命令コ
ード（ＨＯＬＤ命令等）が出力され続け、ＣＰＵの内部
状態が保持され、ハングアップを招かない。
中のＣＰＵアクセス対策を図る。 【解決手段】 フラッシュメモリの消去又は書き込みモ
ードへの移行を検出するモード検出手段と、前記モード
への移行時、前記フラッシュメモリに格納された制御プ
ログラムの実行手段であるＣＰＵのプログラムカウンタ
の値を変化させない特定の命令コードを発生して該ＣＰ
Ｕに出力するコード発生手段とを備える。フラッシュメ
モリが消去又は書き込みモードに移行中、ＣＰＵに対し
てプログラムカウンタの値を変化させない特定の命令コ
ード（ＨＯＬＤ命令等）が出力され続け、ＣＰＵの内部
状態が保持され、ハングアップを招かない。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコントロ
ーラ、特にフラッシュメモリを搭載したマイクロコント
ローラに関する。フラッシュメモリは、長期にわたるデ
ータ保持や適宜のデータ消去及び書き換えが可能であ
り、例えば、マイクロコントローラの制御プログラム格
納用デバイスに用いると、ブート処理を簡素化してシス
テム起動を早めたり、プログラムのバージョンアップや
入れ替え容易性を高めたりすることができる。しかし、
消去サイクルが相当に長く（ＳＲＡＭのナノオーダに対
して“秒”オーダ）、特にマイクロコントローラの制御
プログラム格納用デバイスに用いた場合には、消去サイ
クル中のＣＰＵ（Central Processing Unit）のアクセ
ス対策を欠かせない。消去サイクル中のフラッシュメモ
リは外部アクセスを受け付けないため、ＣＰＵに制御コ
ードを渡すことができず、正常な動作を期待できない
（ＣＰＵがハングアップする）からである。
ーラ、特にフラッシュメモリを搭載したマイクロコント
ローラに関する。フラッシュメモリは、長期にわたるデ
ータ保持や適宜のデータ消去及び書き換えが可能であ
り、例えば、マイクロコントローラの制御プログラム格
納用デバイスに用いると、ブート処理を簡素化してシス
テム起動を早めたり、プログラムのバージョンアップや
入れ替え容易性を高めたりすることができる。しかし、
消去サイクルが相当に長く（ＳＲＡＭのナノオーダに対
して“秒”オーダ）、特にマイクロコントローラの制御
プログラム格納用デバイスに用いた場合には、消去サイ
クル中のＣＰＵ（Central Processing Unit）のアクセ
ス対策を欠かせない。消去サイクル中のフラッシュメモ
リは外部アクセスを受け付けないため、ＣＰＵに制御コ
ードを渡すことができず、正常な動作を期待できない
（ＣＰＵがハングアップする）からである。
【０００２】
【従来の技術】図２は、フラッシュメモリを搭載した従
来のマイクロコントローラの要部構成図である。フラッ
シュメモリ１にはＣＰＵ２の動作に必要な制御プログラ
ムが格納されており、ＣＰＵ２は、バス３及び制御部４
を介してフラッシュメモリ１をアクセスし、必要な制御
コードをフェッチして所要の処理を実行するが、フラッ
シュメモリ１の消去サイクル中は、メインメモリ５をア
クセスするようになっている。すなわち、フラッシュメ
モリ１からメインメモリ５に制御コードをコピーしてお
けば、消去サイクル中でもＣＰＵに必要な制御コードを
渡すことができ、ハングアップを招かない。
来のマイクロコントローラの要部構成図である。フラッ
シュメモリ１にはＣＰＵ２の動作に必要な制御プログラ
ムが格納されており、ＣＰＵ２は、バス３及び制御部４
を介してフラッシュメモリ１をアクセスし、必要な制御
コードをフェッチして所要の処理を実行するが、フラッ
シュメモリ１の消去サイクル中は、メインメモリ５をア
クセスするようになっている。すなわち、フラッシュメ
モリ１からメインメモリ５に制御コードをコピーしてお
けば、消去サイクル中でもＣＰＵに必要な制御コードを
渡すことができ、ハングアップを招かない。
【０００３】
【発明が解決しようとする課題】しかしながら、かかる
従来のマイクロコントローラにあっては、メインメモリ
の容量を圧迫するうえ、制御コードのコピー処理やＣＰ
Ｕのアクセス先変更処理を行う必要があり、それだけプ
ログラムサイズが増えるという問題点があった。そこ
で、本発明は、簡単な工夫でフラッシュメモリ消去サイ
クル中のＣＰＵアクセス対策を図ることを目的とする。
従来のマイクロコントローラにあっては、メインメモリ
の容量を圧迫するうえ、制御コードのコピー処理やＣＰ
Ｕのアクセス先変更処理を行う必要があり、それだけプ
ログラムサイズが増えるという問題点があった。そこ
で、本発明は、簡単な工夫でフラッシュメモリ消去サイ
クル中のＣＰＵアクセス対策を図ることを目的とする。
【０００４】
【課題を解決するための手段】請求項１に係る発明は、
フラッシュメモリの消去又は書き込みモードへの移行を
検出するモード検出手段と、前記モードへの移行時、前
記フラッシュメモリに格納された制御プログラムの実行
手段であるＣＰＵのプログラムカウンタの値を変化させ
ない特定の命令コードを発生して該ＣＰＵに出力するコ
ード発生手段と、を備えたことを特徴とする。
フラッシュメモリの消去又は書き込みモードへの移行を
検出するモード検出手段と、前記モードへの移行時、前
記フラッシュメモリに格納された制御プログラムの実行
手段であるＣＰＵのプログラムカウンタの値を変化させ
ない特定の命令コードを発生して該ＣＰＵに出力するコ
ード発生手段と、を備えたことを特徴とする。
【０００５】請求項１に係る発明では、フラッシュメモ
リが消去又は書き込みモードに移行中、ＣＰＵに対し
て、プログラムカウンタの値を変化させない特定の命令
コード（例えばＨＯＬＤ命令等）が出力され続ける。し
たがって、ＣＰＵの内部状態が保持され、ハングアップ
を招かない。
リが消去又は書き込みモードに移行中、ＣＰＵに対し
て、プログラムカウンタの値を変化させない特定の命令
コード（例えばＨＯＬＤ命令等）が出力され続ける。し
たがって、ＣＰＵの内部状態が保持され、ハングアップ
を招かない。
【０００６】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は本発明に係るマイクロコントロ
ーラの一実施例を示す図である。図１において、１０は
ＣＰＵ、１１はバス、１２は制御部（フラッシュメモリ
インタフェースとも言う）、１３はフラッシュメモリで
ある。
づいて説明する。図１は本発明に係るマイクロコントロ
ーラの一実施例を示す図である。図１において、１０は
ＣＰＵ、１１はバス、１２は制御部（フラッシュメモリ
インタフェースとも言う）、１３はフラッシュメモリで
ある。
【０００７】ここで、フラッシュメモリ１３は、「プロ
グラムベリファイ」、「プログラム」、「イレース」及
び「イレースベリファイ」という四つのシーケンスから
なる“消去モード”を有する。すなわち消去モードで
は、プログラムベリファイでプログラム状態（“０”書
き込み状態）の記憶セルを調べ、非プログラム状態の記
憶セルに“０”を書き込んですべての記憶セルをプログ
ラム状態にした後、イレースですべての記憶セルに
“１”を書き込み（データ消去）、最後にイレースベリ
ファイを実行して正しく消去されたか否かを確認すると
いう一連の動作を実行する。新たなデータを書き込む場
合は、この消去モードに続けて書き込みモードを実行す
る。これらの動作を総称して“自動プログラム”と言う
こともある。
グラムベリファイ」、「プログラム」、「イレース」及
び「イレースベリファイ」という四つのシーケンスから
なる“消去モード”を有する。すなわち消去モードで
は、プログラムベリファイでプログラム状態（“０”書
き込み状態）の記憶セルを調べ、非プログラム状態の記
憶セルに“０”を書き込んですべての記憶セルをプログ
ラム状態にした後、イレースですべての記憶セルに
“１”を書き込み（データ消去）、最後にイレースベリ
ファイを実行して正しく消去されたか否かを確認すると
いう一連の動作を実行する。新たなデータを書き込む場
合は、この消去モードに続けて書き込みモードを実行す
る。これらの動作を総称して“自動プログラム”と言う
こともある。
【０００８】一般に、フラッシュメモリの自動プログラ
ムの実行／非実行は、特定の信号をモニタすることによ
って検知できる。図示の“Ｒｅａｄｙ／Ｂｕｓｙ信号”
はその信号である。この信号がアクティブの場合は自動
プログラム実行中、インアクティブの場合は自動プログ
ラム非実行である。本実施例のポイントは、フラッシュ
メモリ１３の動作全般を制御する制御部１２の内部に、
Ｒｅａｄｙ／Ｂｕｓｙ信号のアクティブ（すなわちフラ
ッシュメモリの自動プログラムの実行）を検出するため
の第１の機能１２ａと、同信号のアクティブを検出する
と“特定の命令コード”を発生してバス１１に出力する
ための第２の機能１２ｂとを備えた点にある。
ムの実行／非実行は、特定の信号をモニタすることによ
って検知できる。図示の“Ｒｅａｄｙ／Ｂｕｓｙ信号”
はその信号である。この信号がアクティブの場合は自動
プログラム実行中、インアクティブの場合は自動プログ
ラム非実行である。本実施例のポイントは、フラッシュ
メモリ１３の動作全般を制御する制御部１２の内部に、
Ｒｅａｄｙ／Ｂｕｓｙ信号のアクティブ（すなわちフラ
ッシュメモリの自動プログラムの実行）を検出するため
の第１の機能１２ａと、同信号のアクティブを検出する
と“特定の命令コード”を発生してバス１１に出力する
ための第２の機能１２ｂとを備えた点にある。
【０００９】ここで、特定の命令コードとは、要する
に、ＣＰＵ１０のプログラムカウンタの値を変化させな
い命令コードであり、ＣＰＵ１０のアーキテクチャによ
っても異なるが、典型的には、ＨＯＬＤ命令などのコー
ドである。したがって、第１の機能１２ａは、請求項１
に記載された“モード検出手段”に相当し、第２の機能
１２ｂは、請求項１に記載された“コード発生手段”に
相当する。
に、ＣＰＵ１０のプログラムカウンタの値を変化させな
い命令コードであり、ＣＰＵ１０のアーキテクチャによ
っても異なるが、典型的には、ＨＯＬＤ命令などのコー
ドである。したがって、第１の機能１２ａは、請求項１
に記載された“モード検出手段”に相当し、第２の機能
１２ｂは、請求項１に記載された“コード発生手段”に
相当する。
【００１０】このような構成において、Ｒｅａｄｙ／Ｂ
ｕｓｙ信号がインアクティブの場合、すなわちフラッシ
ュメモリ１３が自動プログラムを実行していない場合
は、フラッシュメモリ１３のアクセスが許容されるた
め、例えば、図中の破線（イ）で示すように、フラッシ
ュメモリ１３から制御データが読み出され、バス１１を
介してＣＰＵ１０に渡される。
ｕｓｙ信号がインアクティブの場合、すなわちフラッシ
ュメモリ１３が自動プログラムを実行していない場合
は、フラッシュメモリ１３のアクセスが許容されるた
め、例えば、図中の破線（イ）で示すように、フラッシ
ュメモリ１３から制御データが読み出され、バス１１を
介してＣＰＵ１０に渡される。
【００１１】一方、Ｒｅａｄｙ／Ｂｕｓｙ信号がアクテ
ィブの場合、すなわちフラッシュメモリ１３が自動プロ
グラムを実行中の場合は、フラッシュメモリ１３のアク
セスが禁止されるため、フラッシュメモリ１３からの制
御データの読み出しが不可能になるが、本実施例では、
特定の命令コードがバス１１上に出力（破線（ロ）参
照）されるため、ＣＰＵ１０はこの特定の命令コードを
実行することになる。
ィブの場合、すなわちフラッシュメモリ１３が自動プロ
グラムを実行中の場合は、フラッシュメモリ１３のアク
セスが禁止されるため、フラッシュメモリ１３からの制
御データの読み出しが不可能になるが、本実施例では、
特定の命令コードがバス１１上に出力（破線（ロ）参
照）されるため、ＣＰＵ１０はこの特定の命令コードを
実行することになる。
【００１２】したがって、本実施例によれば、Ｒｅａｄ
ｙ／Ｂｕｓｙ信号のアクティブを検知し、このアクティ
ブに応答して特定の命令コードを出力するという簡単な
工夫だけで、フラッシュメモリ１３の自動プログラムの
実行中は、ＣＰＵ１０の内部状態をそのまま保持してハ
ングアップを確実に回避できるという、システム動作の
安定上、格別な効果が得られる。
ｙ／Ｂｕｓｙ信号のアクティブを検知し、このアクティ
ブに応答して特定の命令コードを出力するという簡単な
工夫だけで、フラッシュメモリ１３の自動プログラムの
実行中は、ＣＰＵ１０の内部状態をそのまま保持してハ
ングアップを確実に回避できるという、システム動作の
安定上、格別な効果が得られる。
【００１３】なお、本実施例では、第１の機能１２ａと
第２の機能１２ｂを制御部１２の内部に設けているがこ
れに限らない。別回路にしてもよいし、ＣＰＵ１０の内
部に設けてもよい。
第２の機能１２ｂを制御部１２の内部に設けているがこ
れに限らない。別回路にしてもよいし、ＣＰＵ１０の内
部に設けてもよい。
【００１４】
【発明の効果】本発明によれば、簡単な工夫でフラッシ
ュメモリ消去サイクル中のＣＰＵアクセス対策を図るこ
とができ、メインメモリの容量圧迫やプログラムサイズ
の増加を招かない有益な技術を実現できる。
ュメモリ消去サイクル中のＣＰＵアクセス対策を図るこ
とができ、メインメモリの容量圧迫やプログラムサイズ
の増加を招かない有益な技術を実現できる。
【図１】一実施例の概略構成図である。
【図２】従来例の概略構成図である。
１０：ＣＰＵ １２ａ：第１の機能（モード検出手段） １２ｂ：第２の機能（コード発生手段） １３：フラッシュメモリ
Claims (1)
- 【請求項１】フラッシュメモリの消去又は書き込みモー
ドへの移行を検出するモード検出手段と、 前記モードへの移行時、前記フラッシュメモリに格納さ
れた制御プログラムの実行手段であるＣＰＵのプログラ
ムカウンタの値を変化させない特定の命令コードを発生
して該ＣＰＵに出力するコード発生手段と、を備えたこ
とを特徴とするマイクロコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19821697A JPH1139150A (ja) | 1997-07-24 | 1997-07-24 | マイクロコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19821697A JPH1139150A (ja) | 1997-07-24 | 1997-07-24 | マイクロコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1139150A true JPH1139150A (ja) | 1999-02-12 |
Family
ID=16387436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19821697A Withdrawn JPH1139150A (ja) | 1997-07-24 | 1997-07-24 | マイクロコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1139150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8245220B2 (en) | 1999-09-06 | 2012-08-14 | Fujitsu Limited | Method and apparatus for updating software in radio terminal device |
-
1997
- 1997-07-24 JP JP19821697A patent/JPH1139150A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8245220B2 (en) | 1999-09-06 | 2012-08-14 | Fujitsu Limited | Method and apparatus for updating software in radio terminal device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6201739B1 (en) | Nonvolatile writeable memory with preemption pin | |
| US5592641A (en) | Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status | |
| JP4317604B2 (ja) | フラッシュメモリにおける書込み／消去機能を拡張するためのデータプロセシングシステム、不揮発性メモリ、および方法 | |
| KR100444537B1 (ko) | 데이타처리장치 | |
| KR100492714B1 (ko) | 마이크로 컴퓨터 | |
| JP2009517741A (ja) | マイクロコントローラによるフラッシュメモリデジタルコントローラシステム | |
| US20030093612A1 (en) | Microcomputer | |
| US5940861A (en) | Method and apparatus for preempting operations in a nonvolatile memory in order to read code from the nonvolatile memory | |
| JP3875139B2 (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| US6189070B1 (en) | Apparatus and method for suspending operation to read code in a nonvolatile writable semiconductor memory | |
| US5307470A (en) | Microcomputer having EEPROM provided with detector for detecting data write request issued before data write operation responsive to preceding data write request is completed | |
| US7096351B2 (en) | Single-chip microcomputer and boot region switching method thereof | |
| KR970066888A (ko) | 불 휘발성 메모리를 사용한 마이크로컴퓨터 | |
| JP3152535B2 (ja) | データ処理装置 | |
| TW567412B (en) | Method and apparatus to provide real-time access to flash memory features | |
| JPH1139150A (ja) | マイクロコントローラ | |
| JP2002288999A (ja) | 半導体メモリ | |
| JPH09146767A (ja) | プログラム書き換え方法 | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
| JPH11272472A (ja) | マイクロコンピュータ | |
| JP2000276461A (ja) | マイクロコンピュータ | |
| JP3028567B2 (ja) | Ｅｅｐｒｏｍ内蔵マイクロコンピュータ | |
| JPH0337897A (ja) | マイクロコンピュータ | |
| JP2005302134A (ja) | 不揮発性半導体記憶装置 | |
| JPH0496122A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041005 |