JPH1138429A - 液晶表示素子 - Google Patents
液晶表示素子Info
- Publication number
- JPH1138429A JPH1138429A JP19569897A JP19569897A JPH1138429A JP H1138429 A JPH1138429 A JP H1138429A JP 19569897 A JP19569897 A JP 19569897A JP 19569897 A JP19569897 A JP 19569897A JP H1138429 A JPH1138429 A JP H1138429A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- liquid crystal
- driving chip
- electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】駆動チップの出力パッドから点灯電極までの配
線に断線不良が発生するのを防止すると共に、上記配線
の配線抵抗値を全ての配線で均一とする。 【解決手段】液晶を介在して互いに対向配置される上下
の透明基板８，９の少なくとも一方の基板（下側透明基
板９）の周辺面に駆動チップ１を直接搭載し、点灯電極
６との間を接続する内部配線群５の端子電極４と駆動チ
ップ１の出力パッド２をチップ周り配線群３により接続
し、駆動チップ１の出力パッド２から端子電極４へのチ
ップ周りの配線群のうち、配線長が長い外側のｎ本の電
極の抵抗値を配線長が短い残りの電極の抵抗値より大と
すると共に、端子電極４から点灯電極群６と接続するた
めの内部配線群５のうち、上記外側のｎ本の電極に接続
する配線の抵抗値を内側の電極群に接続する配線の抵抗
値より小さくし、駆動チップ１の出力パッド２から点灯
電極６に至る引回し配線全体の配線抵抗値を均一とし
た。
線に断線不良が発生するのを防止すると共に、上記配線
の配線抵抗値を全ての配線で均一とする。 【解決手段】液晶を介在して互いに対向配置される上下
の透明基板８，９の少なくとも一方の基板（下側透明基
板９）の周辺面に駆動チップ１を直接搭載し、点灯電極
６との間を接続する内部配線群５の端子電極４と駆動チ
ップ１の出力パッド２をチップ周り配線群３により接続
し、駆動チップ１の出力パッド２から端子電極４へのチ
ップ周りの配線群のうち、配線長が長い外側のｎ本の電
極の抵抗値を配線長が短い残りの電極の抵抗値より大と
すると共に、端子電極４から点灯電極群６と接続するた
めの内部配線群５のうち、上記外側のｎ本の電極に接続
する配線の抵抗値を内側の電極群に接続する配線の抵抗
値より小さくし、駆動チップ１の出力パッド２から点灯
電極６に至る引回し配線全体の配線抵抗値を均一とし
た。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示素子に係
り、特に液晶表示素子を構成する上下二枚の透明基板の
一方の周辺面に駆動チップを直接搭載すると共に、駆動
チップの出力パッドと表示領域に形成された多数の点灯
部電極群とを接続するための引回し配線群の抵抗値を均
一として表示むらを低減させた液晶表示素子に関する。
り、特に液晶表示素子を構成する上下二枚の透明基板の
一方の周辺面に駆動チップを直接搭載すると共に、駆動
チップの出力パッドと表示領域に形成された多数の点灯
部電極群とを接続するための引回し配線群の抵抗値を均
一として表示むらを低減させた液晶表示素子に関する。
【０００２】
【従来の技術】近年、画像再生装置や各種情報端末機の
モニターとしての表示デバイスに、液晶表示素子（ＬＣ
Ｄ）を用いたものが多用されている。
モニターとしての表示デバイスに、液晶表示素子（ＬＣ
Ｄ）を用いたものが多用されている。
【０００３】液晶表示素子としては、ＳＴＮ型として知
られる単純マトリクス型と、ＴＦＴ等の非線型素子を用
いたアクティブ・マトリクス型とが一般的である。
られる単純マトリクス型と、ＴＦＴ等の非線型素子を用
いたアクティブ・マトリクス型とが一般的である。
【０００４】以下、ＳＴＮ型液晶表示素子（ＳＴＮ−Ｌ
ＣＤ）を例として説明する。
ＣＤ）を例として説明する。
【０００５】従来の液晶表示素子のツイステッドネマチ
ック（ＴＮ）タイプと言われるものは、ＩＴＯからなる
透明電極を形成した２枚の電極基板間に正の誘電率異方
性を有するネマチック液晶による９０度ねじれた螺旋構
造を有し、かつ両電極基板の外側には偏光板をその偏光
軸（あるいは吸収軸）が電極基板に隣接する液晶分子に
対し直交あるいは平行になるように配置するものであっ
た（特公昭５１−１３６６６号公報）。
ック（ＴＮ）タイプと言われるものは、ＩＴＯからなる
透明電極を形成した２枚の電極基板間に正の誘電率異方
性を有するネマチック液晶による９０度ねじれた螺旋構
造を有し、かつ両電極基板の外側には偏光板をその偏光
軸（あるいは吸収軸）が電極基板に隣接する液晶分子に
対し直交あるいは平行になるように配置するものであっ
た（特公昭５１−１３６６６号公報）。
【０００６】このような捩じれ角（α）が９０度の液晶
表示素子では、液晶層に印加される電圧対液晶層の透過
率の変化の急峻性（γ），視角特性の点で問題があり、
時分割数（走査電極の数に相当）は６４が実用的限界で
あった。しかし、近年の液晶表示素子に対する画質改善
と表示情報量増大要求に対処するため、液晶分子の捩じ
れ角αを１８０度より大に、かつ複屈折効果を利用する
ことにより時分割駆動特性を改善して時分割数を増大さ
せることがアプライド フィジクス レター４５，No.1
0,1021 1984(Applied Physics Letter,T.J.Scheffer,J.
Nehring:"A new,highly multiplexable liquidcrystal
display") に論じられ、スーパーツイステッド複屈折効
果型(SBE) 液晶表示装置が提案されている。
表示素子では、液晶層に印加される電圧対液晶層の透過
率の変化の急峻性（γ），視角特性の点で問題があり、
時分割数（走査電極の数に相当）は６４が実用的限界で
あった。しかし、近年の液晶表示素子に対する画質改善
と表示情報量増大要求に対処するため、液晶分子の捩じ
れ角αを１８０度より大に、かつ複屈折効果を利用する
ことにより時分割駆動特性を改善して時分割数を増大さ
せることがアプライド フィジクス レター４５，No.1
0,1021 1984(Applied Physics Letter,T.J.Scheffer,J.
Nehring:"A new,highly multiplexable liquidcrystal
display") に論じられ、スーパーツイステッド複屈折効
果型(SBE) 液晶表示装置が提案されている。
【０００７】この種の液晶表示素子においては、液晶層
（以下、単に液晶という）を介在して互いに対向配置さ
れる一対の透明基板（以下、単に基板ともいう）と、上
記一対の透明基板の少なくとも一方の上記液晶と当接す
る面の表示領域に形成した多数の点灯電極群と、この点
灯電極群を複数のブロック毎にその表示領域から上記点
灯電極群の配置密度よりも高密度に配置されて上記基板
の周辺に配線群を介して引き出された端子電極群と結合
される。
（以下、単に液晶という）を介在して互いに対向配置さ
れる一対の透明基板（以下、単に基板ともいう）と、上
記一対の透明基板の少なくとも一方の上記液晶と当接す
る面の表示領域に形成した多数の点灯電極群と、この点
灯電極群を複数のブロック毎にその表示領域から上記点
灯電極群の配置密度よりも高密度に配置されて上記基板
の周辺に配線群を介して引き出された端子電極群と結合
される。
【０００８】上記の形式の１つとして、上記一対の透明
基板の一方の周辺面に直接駆動チップを搭載した、所謂
チップ・オン・グラス（ＣＯＧ）方式が提案されてい
る。
基板の一方の周辺面に直接駆動チップを搭載した、所謂
チップ・オン・グラス（ＣＯＧ）方式が提案されてい
る。
【０００９】図５はチップ・オン・グラス方式を採用し
た液晶表示素子の基本構成を説明する模式図であって、
上側透明基板９と下側透明基板８の間に液晶が挟持さ
れ、下側基板８は上側透明基板９からはみ出した周辺面
を有し、この周辺面に駆動チップ１が直接搭載されてい
る。
た液晶表示素子の基本構成を説明する模式図であって、
上側透明基板９と下側透明基板８の間に液晶が挟持さ
れ、下側基板８は上側透明基板９からはみ出した周辺面
を有し、この周辺面に駆動チップ１が直接搭載されてい
る。
【００１０】上側透明基板９または下側透明基板８の内
面に形成された点灯電極６（６Ａ，６Ｂ）は上側透明基
板９の端縁７に臨んで形成された接続端子（端子電極）
４に内部配線５で接続されると共に、この接続端子４を
介して外部配線３で駆動チップ１の出力パッドに接続さ
れる。なお、この接続端子４は点灯電極６等の検査用端
子としても使用される。
面に形成された点灯電極６（６Ａ，６Ｂ）は上側透明基
板９の端縁７に臨んで形成された接続端子（端子電極）
４に内部配線５で接続されると共に、この接続端子４を
介して外部配線３で駆動チップ１の出力パッドに接続さ
れる。なお、この接続端子４は点灯電極６等の検査用端
子としても使用される。
【００１１】この図に示した液晶表示素子は、その点灯
電極６を一本置き（６Ａと６Ｂ）に上下の駆動チップに
接続して駆動する形式としたものである。
電極６を一本置き（６Ａと６Ｂ）に上下の駆動チップに
接続して駆動する形式としたものである。
【００１２】
【発明が解決しようとする課題】この種の液晶表示素子
では、駆動チップの出力パッドと点灯電極をＩＴＯで配
線すると、駆動チップ周りの出力パッドの外側の配線と
中心部の配線とでは配線長さが大きく異なるため、全て
の配線抵抗値が一定となるようにするためには中心部の
配線幅を狭くすることが必要となる。
では、駆動チップの出力パッドと点灯電極をＩＴＯで配
線すると、駆動チップ周りの出力パッドの外側の配線と
中心部の配線とでは配線長さが大きく異なるため、全て
の配線抵抗値が一定となるようにするためには中心部の
配線幅を狭くすることが必要となる。
【００１３】すなわち、長い配線は配線抵抗値を小さく
するために配線幅を大きくし、これに対応させて短い配
線は配線抵抗値を大きくするために配線幅を小さくす
る。そのため、配線幅の小さい中央部の配線に断線不良
が発生するという問題がある。また、一定以上の配線抵
抗で断線不良の発生を回避するために配線幅を大きくす
ると、外側の配線幅が駆動チップの出力パッドのピッチ
より大きくなり、配線が不可能となる。
するために配線幅を大きくし、これに対応させて短い配
線は配線抵抗値を大きくするために配線幅を小さくす
る。そのため、配線幅の小さい中央部の配線に断線不良
が発生するという問題がある。また、一定以上の配線抵
抗で断線不良の発生を回避するために配線幅を大きくす
ると、外側の配線幅が駆動チップの出力パッドのピッチ
より大きくなり、配線が不可能となる。
【００１４】本発明の目的は、駆動チップの出力パッド
から点灯電極までの配線に断線不良が発生するのを防止
すると共に、上記引回し配線群の配線抵抗値を全ての配
線で均一とした液晶表示素子を提供することにある。
から点灯電極までの配線に断線不良が発生するのを防止
すると共に、上記引回し配線群の配線抵抗値を全ての配
線で均一とした液晶表示素子を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、駆動チップ周りの配線群のうち、配線
長が長い駆動チップ外側の配線群と短い中央部の配線群
との抵抗値を少なくとも２段階に変えることによって抵
抗値の小さい（線幅が狭い）中央部の配線群の電極幅を
断線不良が発生しない一定値以上とし、外側の配線群と
中央部の配線群との抵抗値の違いを、点灯電極とその端
子電極とを接続する配線群の抵抗値を変えることによっ
て調整し、配線群全体の引き回し抵抗値を一定の範囲に
設定した。すなわち、本発明は、液晶を介在して互いに
対向配置される上下一対の透明基板と、前記一対の透明
基板の少なくとも一方の透明基板の周辺面に駆動チップ
を直接搭載し、点灯電極との間を接続する内部配線群の
端子電極と前記駆動チップの出力パッドとをチップ周り
配線群により接続した液晶表示素子において、前記駆動
チップの出力パッドから端子電極へのチップ周りの配線
群のうち、配線長が長い外側のｎ本の配線の抵抗値を配
線長が短い残りの配線の抵抗値より大とすると共に、前
記端子電極から前記点灯電極群と接続するための内部配
線群のうち、前記外側のｎ本の端子電極に接続する配線
の抵抗値を、前記内側の電極群に接続する配線電極群の
抵抗値より小さくし、前記駆動チップの出力パッドから
前記液晶表示素子の内部に形成した点灯電極に至る引回
し配線電極全体の配線抵抗値を均一としたことを特徴と
する。
め、本発明では、駆動チップ周りの配線群のうち、配線
長が長い駆動チップ外側の配線群と短い中央部の配線群
との抵抗値を少なくとも２段階に変えることによって抵
抗値の小さい（線幅が狭い）中央部の配線群の電極幅を
断線不良が発生しない一定値以上とし、外側の配線群と
中央部の配線群との抵抗値の違いを、点灯電極とその端
子電極とを接続する配線群の抵抗値を変えることによっ
て調整し、配線群全体の引き回し抵抗値を一定の範囲に
設定した。すなわち、本発明は、液晶を介在して互いに
対向配置される上下一対の透明基板と、前記一対の透明
基板の少なくとも一方の透明基板の周辺面に駆動チップ
を直接搭載し、点灯電極との間を接続する内部配線群の
端子電極と前記駆動チップの出力パッドとをチップ周り
配線群により接続した液晶表示素子において、前記駆動
チップの出力パッドから端子電極へのチップ周りの配線
群のうち、配線長が長い外側のｎ本の配線の抵抗値を配
線長が短い残りの配線の抵抗値より大とすると共に、前
記端子電極から前記点灯電極群と接続するための内部配
線群のうち、前記外側のｎ本の端子電極に接続する配線
の抵抗値を、前記内側の電極群に接続する配線電極群の
抵抗値より小さくし、前記駆動チップの出力パッドから
前記液晶表示素子の内部に形成した点灯電極に至る引回
し配線電極全体の配線抵抗値を均一としたことを特徴と
する。
【００１６】また、上記配線の抵抗値の大小を当該配線
の長さと線幅により設定したことを特徴とする。
の長さと線幅により設定したことを特徴とする。
【００１７】上記本発明の構成により、配線幅の小さい
中央部の配線の断線不良が回避され、駆動チップ周りの
配線抵抗値の差が内部配線の抵抗値で補正され、駆動チ
ップの出力端子から点灯電極に至る配線の抵抗値が全体
として均一になり、抵抗値の相違による表示むらの発生
が防止される。
中央部の配線の断線不良が回避され、駆動チップ周りの
配線抵抗値の差が内部配線の抵抗値で補正され、駆動チ
ップの出力端子から点灯電極に至る配線の抵抗値が全体
として均一になり、抵抗値の相違による表示むらの発生
が防止される。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につ
き、図面を参照して詳細に説明する。
き、図面を参照して詳細に説明する。
【００１９】図１は本発明による液晶表示素子の１実施
例を説明する駆動チップから点灯電極までの配線引回し
の模式図であって、１は駆動チップ、２は出力パッド
（２ａ〜２ｎは外側ｎ個の出力パッド、・・２ｉ〜２ｉ
＋３・・・は残りの出力パッド）、３はチップ周り配線
（３ａ〜３ｎは外側ｎ本のチップ周り配線、・・３ｉ＋
１〜３ｉ＋３・・・は残りのチップ周り配線）、４は端
子電極（４ａ〜４ｎは外側ｎ個の端子電極、・・４ｉ＋
１〜４ｉ＋３・・・は残りの端子電極）、５は液晶表示
素子内部に形成された内部配線（５ａ〜５ｎは外側ｎ個
の内部配線、・・５ｉ＋１〜５ｉ＋３・・・は残りの内
部配線）、６は液晶表示素子内部に形成された点灯電極
（６ａ〜６ｎは外側ｎ個の点灯電極、・・６ｉ＋１〜６
ｉ＋３・・・は残りの点灯電極）、７は上側透明基板の
端縁である。
例を説明する駆動チップから点灯電極までの配線引回し
の模式図であって、１は駆動チップ、２は出力パッド
（２ａ〜２ｎは外側ｎ個の出力パッド、・・２ｉ〜２ｉ
＋３・・・は残りの出力パッド）、３はチップ周り配線
（３ａ〜３ｎは外側ｎ本のチップ周り配線、・・３ｉ＋
１〜３ｉ＋３・・・は残りのチップ周り配線）、４は端
子電極（４ａ〜４ｎは外側ｎ個の端子電極、・・４ｉ＋
１〜４ｉ＋３・・・は残りの端子電極）、５は液晶表示
素子内部に形成された内部配線（５ａ〜５ｎは外側ｎ個
の内部配線、・・５ｉ＋１〜５ｉ＋３・・・は残りの内
部配線）、６は液晶表示素子内部に形成された点灯電極
（６ａ〜６ｎは外側ｎ個の点灯電極、・・６ｉ＋１〜６
ｉ＋３・・・は残りの点灯電極）、７は上側透明基板の
端縁である。
【００２０】この液晶表示素子は上下二枚の透明基板の
間に液晶を挟持し、上側透明基板の端縁７からはみ出し
た下側の透明基板周縁に駆動チップ１を直接搭載した、
所謂チップ・オン・グラス（もしくは、フリップチッ
プ）方式の液晶表示素子であり、駆動チップ１の外周に
形成された出力パッド２と点灯電極６から引き出された
端子電極４の間を一群のチップ周り配線４で接続したも
のである。また、点灯電極６と端子電極５とは内部配線
５で接続されている。
間に液晶を挟持し、上側透明基板の端縁７からはみ出し
た下側の透明基板周縁に駆動チップ１を直接搭載した、
所謂チップ・オン・グラス（もしくは、フリップチッ
プ）方式の液晶表示素子であり、駆動チップ１の外周に
形成された出力パッド２と点灯電極６から引き出された
端子電極４の間を一群のチップ周り配線４で接続したも
のである。また、点灯電極６と端子電極５とは内部配線
５で接続されている。
【００２１】なお、同図の構成は、駆動チップ１の中央
線Ｃ−Ｃ’に関して対象であるので、以下の説明は中央
線Ｃ−Ｃ’に関して図の左側についてのみ説明する。
線Ｃ−Ｃ’に関して対象であるので、以下の説明は中央
線Ｃ−Ｃ’に関して図の左側についてのみ説明する。
【００２２】本実施例では、駆動チップ１の出力パッド
のうち外側ｎ個の出力パッド２ａ〜２ｎと外側ｎ個の端
子電極４ａ〜４ｎを接続する外側のチップ周り配線３ａ
〜３ｎと、残りの出力パッド・・２ｉ〜２ｉ＋３・・・
と残りの端子電極・・４ｉ＋１〜４ｉ＋３・・・を接続
する残りのチップ周り配線・・３ｉ＋１〜３ｉ＋３・・
・とに分けて、それぞれの配線群の配線抵抗値を異なら
せる。
のうち外側ｎ個の出力パッド２ａ〜２ｎと外側ｎ個の端
子電極４ａ〜４ｎを接続する外側のチップ周り配線３ａ
〜３ｎと、残りの出力パッド・・２ｉ〜２ｉ＋３・・・
と残りの端子電極・・４ｉ＋１〜４ｉ＋３・・・を接続
する残りのチップ周り配線・・３ｉ＋１〜３ｉ＋３・・
・とに分けて、それぞれの配線群の配線抵抗値を異なら
せる。
【００２３】一方、上記配線群の抵抗値の相違を外側ｎ
個の点灯電極６ａ〜６ｎと外側ｎ個の端子電極４ａ〜４
ｎを接続する外側ｎ個の内部配線５ａ〜５ｎの抵抗値と
残りの点灯電極・・６ｉ＋１〜６ｉ＋３・・・と残りの
端子電極・・４ｉ＋１〜４ｉ＋３・・・を接続する残り
の内部配線・・５ｉ＋１〜５ｉ＋３・・・の抵抗値を、
上記チップ周りの配線群の抵抗値の相違を補正する値に
設定する。
個の点灯電極６ａ〜６ｎと外側ｎ個の端子電極４ａ〜４
ｎを接続する外側ｎ個の内部配線５ａ〜５ｎの抵抗値と
残りの点灯電極・・６ｉ＋１〜６ｉ＋３・・・と残りの
端子電極・・４ｉ＋１〜４ｉ＋３・・・を接続する残り
の内部配線・・５ｉ＋１〜５ｉ＋３・・・の抵抗値を、
上記チップ周りの配線群の抵抗値の相違を補正する値に
設定する。
【００２４】これにより、駆動チップ１の出力パッド２
（２ａ〜２ｎ、・・２ｉ〜２ｉ＋３・・・）と点灯電極
６（６ａ〜６ｎ、・・６ｉ＋１〜６ｉ＋３・・・・）を
接続する全体の配線抵抗値をほぼ一定値とすることがで
きる。
（２ａ〜２ｎ、・・２ｉ〜２ｉ＋３・・・）と点灯電極
６（６ａ〜６ｎ、・・６ｉ＋１〜６ｉ＋３・・・・）を
接続する全体の配線抵抗値をほぼ一定値とすることがで
きる。
【００２５】このように、配線の引回しを、駆動チップ
１の出力パッド２から点灯電極の接続端子４までの１段
階と接続端子４から点灯電極６までの２段階とに分け、
それぞれの段階の配線長に応じた抵抗値を相補的に設定
することで、引き回し配線全体の配線抵抗値を均一とす
ることができる。
１の出力パッド２から点灯電極の接続端子４までの１段
階と接続端子４から点灯電極６までの２段階とに分け、
それぞれの段階の配線長に応じた抵抗値を相補的に設定
することで、引き回し配線全体の配線抵抗値を均一とす
ることができる。
【００２６】次の、本実施例の詳細構成について説明す
る。
る。
【００２７】図１中に示したように、外側のチップ周り
配線３の長さをＬ（Ｌ1 ＋Ｌ2 ）、チップ周り配線３の
駆動チップ１の出力パッド２からの引出し角度をθ、長
さＬ1 の部分の当該出力パッド２からの高さをａ、当該
出力パッド２から端子電極４までの距離をｈとし、出力
パッドのピッチを１００μｍ、最大配線幅を８２μｍ、
最小配線幅を３０μｍ、θを約６８°（ｓｉｎθ＝０．
９２）としたとき、上記ａ、ｈ、Ｌ、Ｌ1 、Ｌ2 の値と
各配線の配線幅および抵抗値は図２に示したようにな
る。
配線３の長さをＬ（Ｌ1 ＋Ｌ2 ）、チップ周り配線３の
駆動チップ１の出力パッド２からの引出し角度をθ、長
さＬ1 の部分の当該出力パッド２からの高さをａ、当該
出力パッド２から端子電極４までの距離をｈとし、出力
パッドのピッチを１００μｍ、最大配線幅を８２μｍ、
最小配線幅を３０μｍ、θを約６８°（ｓｉｎθ＝０．
９２）としたとき、上記ａ、ｈ、Ｌ、Ｌ1 、Ｌ2 の値と
各配線の配線幅および抵抗値は図２に示したようにな
る。
【００２８】すなわち、図２は図１に示した駆動チップ
の端子ごとのチップ周り配線の配線長（単位μｍ）と配
線幅（単位μｍ）および配線抵抗値（単位Ω／□）の各
パラメータの実測値の説明図であって、端子番号（Ｎ
ｏ）が１〜１４では配線長が約５．５倍の差があり、配
線可能な配線幅を振り分けると配線抵抗値は約３７から
約１８と大きくばらついているのが分かる。
の端子ごとのチップ周り配線の配線長（単位μｍ）と配
線幅（単位μｍ）および配線抵抗値（単位Ω／□）の各
パラメータの実測値の説明図であって、端子番号（Ｎ
ｏ）が１〜１４では配線長が約５．５倍の差があり、配
線可能な配線幅を振り分けると配線抵抗値は約３７から
約１８と大きくばらついているのが分かる。
【００２９】チップ周り配線を端子番号１〜８までと９
以降に分けて考えると、端子番号１〜８は配線幅５０〜
１２０μｍ、端子番号９以降は３２〜１００μｍにする
ことで各々の配線抵抗を３０．５および１７．５とする
ことができる。
以降に分けて考えると、端子番号１〜８は配線幅５０〜
１２０μｍ、端子番号９以降は３２〜１００μｍにする
ことで各々の配線抵抗を３０．５および１７．５とする
ことができる。
【００３０】図３は本実施例による引回し配線のパラメ
ータ設定例の説明図であって、Ｗ1は出力パッド側（長
さＬ1 部分）の配線幅、Ｗ2 は端子電極側（長さＬ2 部
分）の配線幅、Ｒ1 は出力パッド側の抵抗値、Ｒ2 は端
子電極側の抵抗値である。
ータ設定例の説明図であって、Ｗ1は出力パッド側（長
さＬ1 部分）の配線幅、Ｗ2 は端子電極側（長さＬ2 部
分）の配線幅、Ｒ1 は出力パッド側の抵抗値、Ｒ2 は端
子電極側の抵抗値である。
【００３１】これに対し、点灯電極６と端子電極４を接
続する内部配線５について、配線抵抗は５１．５で配線
可能であるので、端子番号１〜８に接続する内部配線の
５の抵抗値を５１．５とし、端子番号９以降は配線幅を
小さくして配線抵抗値が６４．５となるように配線す
る。
続する内部配線５について、配線抵抗は５１．５で配線
可能であるので、端子番号１〜８に接続する内部配線の
５の抵抗値を５１．５とし、端子番号９以降は配線幅を
小さくして配線抵抗値が６４．５となるように配線す
る。
【００３２】この結果、配線抵抗値は、外側の端子番号
１〜８については３０．５＋５１．５＝８２．０、外側
の端子番号９以降は１７．５＋６４．５＝８２．０とな
り、全ての配線抵抗が均一となる。
１〜８については３０．５＋５１．５＝８２．０、外側
の端子番号９以降は１７．５＋６４．５＝８２．０とな
り、全ての配線抵抗が均一となる。
【００３３】なお、上記の端子番号は図１に中心線Ｃ−
Ｃ’について対称である。
Ｃ’について対称である。
【００３４】このように、本実施例によれば、駆動チッ
プ周りの配線幅を所定値以上とすることで断線不良が防
止される。
プ周りの配線幅を所定値以上とすることで断線不良が防
止される。
【００３５】図４は本発明の液晶表示素子の要部構成を
模式的に説明する部分斜視図であって、図１と同一符号
は同一部分に対応する。
模式的に説明する部分斜視図であって、図１と同一符号
は同一部分に対応する。
【００３６】駆動チップ１は下側透明基板８の周辺に形
成された配線パターンに直接搭載され、前記実施例で説
明した配線引回し形式で点灯電極と接続される。なお、
駆動チップに入力側配線は図示を省略した。
成された配線パターンに直接搭載され、前記実施例で説
明した配線引回し形式で点灯電極と接続される。なお、
駆動チップに入力側配線は図示を省略した。
【００３７】上記した実施例では、駆動チップと点灯電
極間の引回し配線の抵抗値を２段階としたが、これに限
るものではなく、配線群をさらに多段階に分けてその抵
抗値を変えてもよい。また上記実施例は、所謂ＳＴＮ−
ＬＣＤ型液晶表示素子に本発明を適用したものとした
が、本発明はこれに限るものではなく、アクティブ・マ
トリクス型の液晶表示素子にも同様に適用できる。
極間の引回し配線の抵抗値を２段階としたが、これに限
るものではなく、配線群をさらに多段階に分けてその抵
抗値を変えてもよい。また上記実施例は、所謂ＳＴＮ−
ＬＣＤ型液晶表示素子に本発明を適用したものとした
が、本発明はこれに限るものではなく、アクティブ・マ
トリクス型の液晶表示素子にも同様に適用できる。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
駆動チップ周りの配線幅を所定値以上とすることで断線
不良が防止されると共に、駆動チップの引回し配線の抵
抗値を均一にすることで配線抵抗のばらつきによる表示
むらの発生が回避される。また、駆動チップは複数の製
品に同一のものを使用し、駆動チップ周りの配線の共通
パターン化が可能となり、低コストで高画質の液晶表示
素子を提供できる。
駆動チップ周りの配線幅を所定値以上とすることで断線
不良が防止されると共に、駆動チップの引回し配線の抵
抗値を均一にすることで配線抵抗のばらつきによる表示
むらの発生が回避される。また、駆動チップは複数の製
品に同一のものを使用し、駆動チップ周りの配線の共通
パターン化が可能となり、低コストで高画質の液晶表示
素子を提供できる。
【図１】本発明による液晶表示素子の１実施例を説明す
る駆動チップから点灯電極までの配線引回しの模式図で
ある。
る駆動チップから点灯電極までの配線引回しの模式図で
ある。
【図２】図１に示した駆動チップの端子ごとのチップ周
り配線の配線長と配線幅および配線抵抗値の各パラメー
タの実測値の説明図である。
り配線の配線長と配線幅および配線抵抗値の各パラメー
タの実測値の説明図である。
【図３】本発明の実施例による引回し配線のパラメータ
設定例の説明図である。
設定例の説明図である。
【図４】本発明の液晶表示素子の要部構成を模式的に説
明する部分斜視図である。
明する部分斜視図である。
【図５】チップ・オン・グラス方式を採用した液晶表示
素子の基本構成を説明する模式図である。
素子の基本構成を説明する模式図である。
１ 駆動チップ ２ 出力パッド（２ａ〜２ｎは外側ｎ個の出力パッド、
・・２ｉ〜２ｉ＋３・・・は残りの出力パッド） ３ チップ周り配線（３ａ〜３ｎは外側ｎ本のチップ周
り配線、・・３ｉ＋１〜３ｉ＋３・・・は残りのチップ
周り配線） ４ 端子電極（４ａ〜４ｎは外側ｎ個の端子電極、・・
４ｉ＋１〜４ｉ＋３・・・は残りの端子電極） ５ 液晶表示素子内部に形成された内部配線（５ａ〜５
ｎは外側ｎ個の内部配線、・・５ｉ＋１〜５ｉ＋３・・
・は残りの内部配線） ６ 液晶表示素子内部に形成された点灯電極（６ａ〜６
ｎは外側ｎ個の点灯電極、・・６ｉ＋１〜６ｉ＋３・・
・は残りの点灯電極） ７ 上透明基板の端縁 ８ 下側透明基板 ９ 上側透明基板 １０ 偏光板。
・・２ｉ〜２ｉ＋３・・・は残りの出力パッド） ３ チップ周り配線（３ａ〜３ｎは外側ｎ本のチップ周
り配線、・・３ｉ＋１〜３ｉ＋３・・・は残りのチップ
周り配線） ４ 端子電極（４ａ〜４ｎは外側ｎ個の端子電極、・・
４ｉ＋１〜４ｉ＋３・・・は残りの端子電極） ５ 液晶表示素子内部に形成された内部配線（５ａ〜５
ｎは外側ｎ個の内部配線、・・５ｉ＋１〜５ｉ＋３・・
・は残りの内部配線） ６ 液晶表示素子内部に形成された点灯電極（６ａ〜６
ｎは外側ｎ個の点灯電極、・・６ｉ＋１〜６ｉ＋３・・
・は残りの点灯電極） ７ 上透明基板の端縁 ８ 下側透明基板 ９ 上側透明基板 １０ 偏光板。
Claims (2)
- 【請求項１】液晶を介在して互いに対向配置される一対
の基板と、前記一対の基板の少なくとも一方の基板の周
辺面に駆動チップを直接搭載し、点灯電極との間を接続
する内部配線群の端子電極と前記駆動チップの出力パッ
ドをチップ周り配線群により接続した液晶表示素子にお
いて、 前記駆動チップの出力パッドから端子電極へのチップ周
りの配線群のうち、配線長が長い外側のｎ本の配線の抵
抗値を配線長が短い残りの配線の抵抗値より大とすると
共に、前記端子電極を前記点灯電極と接続するための内
部配線群のうち、前記外側のｎ本の点灯電極に接続する
配線の抵抗値を、前記内側の点灯電極に接続する配線の
抵抗値より小さくし、前記駆動チップの出力パッドから
前記液晶表示素子の内部に形成した点灯電極に至る引回
し配線群全体の配線抵抗値を均一としたことを特徴とす
る液晶表示素子。 - 【請求項２】前記抵抗値の大小は当該配線の長さと配線
幅により設定したことを特徴とする請求項１に記載の液
晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19569897A JPH1138429A (ja) | 1997-07-22 | 1997-07-22 | 液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19569897A JPH1138429A (ja) | 1997-07-22 | 1997-07-22 | 液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1138429A true JPH1138429A (ja) | 1999-02-12 |
Family
ID=16345512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19569897A Pending JPH1138429A (ja) | 1997-07-22 | 1997-07-22 | 液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1138429A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005181530A (ja) * | 2003-12-17 | 2005-07-07 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電気光学装置の製造方法及び電子機器 |
| US7466387B2 (en) | 2002-08-07 | 2008-12-16 | Samsung Electronics Co., Ltd. | Integrated circuit and display device including integrated circuit |
-
1997
- 1997-07-22 JP JP19569897A patent/JPH1138429A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7466387B2 (en) | 2002-08-07 | 2008-12-16 | Samsung Electronics Co., Ltd. | Integrated circuit and display device including integrated circuit |
| US7868988B2 (en) | 2002-08-07 | 2011-01-11 | Samsung Electronics Co., Ltd. | Integrated circuit and display device including integrated circuit |
| JP2005181530A (ja) * | 2003-12-17 | 2005-07-07 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電気光学装置の製造方法及び電子機器 |
| JP4608881B2 (ja) * | 2003-12-17 | 2011-01-12 | セイコーエプソン株式会社 | 電気光学措置用基板、電気光学装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064460A (en) | LCD with parallel field having counter electrode(s) at least equal to 1/2 width of video signal line | |
| KR100299390B1 (ko) | 좁은액자에적합한액정표시장치 | |
| JP6082375B2 (ja) | 液晶表示装置 | |
| EP1008896B1 (en) | Liquid crystal display device | |
| JP3879463B2 (ja) | 液晶表示パネル，液晶表示装置、及び液晶テレビ | |
| KR100356877B1 (ko) | 스토리지 용량이 제어되는 액정 표시 소자 | |
| US20010015783A1 (en) | Lateral electric field liquid crystal display device suitable for improvement of aperture ratio | |
| KR20020026369A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| JP3683294B2 (ja) | 液晶表示装置 | |
| JP3940272B2 (ja) | 液晶表示装置 | |
| JP4106193B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4812839B2 (ja) | Ｔｆｔ基板およびそれを備える液晶表示パネルならびに液晶表示装置、ｔｆｔ基板の製造方法 | |
| JP2001264809A (ja) | 液晶表示装置 | |
| JPH1138429A (ja) | 液晶表示素子 | |
| JP2502529B2 (ja) | 液晶表示装置 | |
| JPH04204817A (ja) | フラットパネルディスプレイ | |
| JPH1152420A (ja) | 液晶表示装置 | |
| JP2006146266A (ja) | 液晶表示装置 | |
| JP2858499B2 (ja) | 液晶素子の駆動方法 | |
| JP3005342U (ja) | 液晶表示素子 | |
| JP4008513B2 (ja) | 液晶表示装置 | |
| JPH117039A (ja) | 液晶表示素子 | |
| JP3802044B2 (ja) | 液晶表示装置 | |
| JP2001324726A (ja) | 液晶表示素子 | |
| JPH1124104A (ja) | 液晶表示装置 |