JPH11345775A - 電界効果型トランジスタ用エピタキシャルウェハおよびその製造方法 - Google Patents
電界効果型トランジスタ用エピタキシャルウェハおよびその製造方法Info
- Publication number
- JPH11345775A JPH11345775A JP15401598A JP15401598A JPH11345775A JP H11345775 A JPH11345775 A JP H11345775A JP 15401598 A JP15401598 A JP 15401598A JP 15401598 A JP15401598 A JP 15401598A JP H11345775 A JPH11345775 A JP H11345775A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial
- insulating
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】成長基板とエピタキシャル層との界面に導電層
が存在し、これを通じてソースとドレイン電極間にリー
ク電流が流れ、トランジスタの電気特性を悪化させる。 【解決手段】半絶縁性ＧａＡｓ基板１上にバッファ層
２、能動層３、オーミックコンタクト層４を順次積層さ
せた電界効果型トランジスタ用エピタキシャルウェハに
おいて、前記基板１と前記バッファ層２との間に絶縁性
エピタキシャル層５を介在させる。その絶縁性は、絶縁
性エピタキシャル層５の成長の際に水分を添加して、キ
ャリア濃度を下げることにより達成する。
が存在し、これを通じてソースとドレイン電極間にリー
ク電流が流れ、トランジスタの電気特性を悪化させる。 【解決手段】半絶縁性ＧａＡｓ基板１上にバッファ層
２、能動層３、オーミックコンタクト層４を順次積層さ
せた電界効果型トランジスタ用エピタキシャルウェハに
おいて、前記基板１と前記バッファ層２との間に絶縁性
エピタキシャル層５を介在させる。その絶縁性は、絶縁
性エピタキシャル層５の成長の際に水分を添加して、キ
ャリア濃度を下げることにより達成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電界効果型トラン
ジスタ用エピタキシャルウェハおよびその製造方法に関
するものである。
ジスタ用エピタキシャルウェハおよびその製造方法に関
するものである。
【０００２】
【従来の技術】化合物半導体ショットキー電界効果トラ
ンジスタ（ＭＥＳＦＥＴ）は、半絶縁性ＧａＡｓ基板上
に、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法
により作成される。
ンジスタ（ＭＥＳＦＥＴ）は、半絶縁性ＧａＡｓ基板上
に、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）法
により作成される。
【０００３】まず、成長基板として、鏡面に仕上げられ
た半絶縁性ＧａＡｓ基板（鏡面ウェハ）を用意し、その
ウェハ表面に硫酸系エッチャントやアンモニア系エッチ
ャントにより１〜２μｍエッチングを施し、基板表面の
不純物を除去する。この半絶縁性ＧａＡｓ基板１上に、
ＭＯＶＰＥ法を用いて、例えば図４に示すように、バッ
ファ層２として高抵抗のアンドープＧａＡｓもしくはア
ンドープＧａＡｓとアンドープＡｌＧａＡｓの多層構造
のエピタキシャル結晶を５００〜１０００nm成長させ、
次いで、能動層３としてｎ型ＧａＡｓ（キャリア濃度１
〜５×１０17cm-3）を１００〜５００nm成長させ、更に
オーミックコンタクト層４としてｎ+ 型ＧａＡｓ（キャ
リア濃度１〜３×１０18cm-3）を２０〜１００nm成長さ
せる。
た半絶縁性ＧａＡｓ基板（鏡面ウェハ）を用意し、その
ウェハ表面に硫酸系エッチャントやアンモニア系エッチ
ャントにより１〜２μｍエッチングを施し、基板表面の
不純物を除去する。この半絶縁性ＧａＡｓ基板１上に、
ＭＯＶＰＥ法を用いて、例えば図４に示すように、バッ
ファ層２として高抵抗のアンドープＧａＡｓもしくはア
ンドープＧａＡｓとアンドープＡｌＧａＡｓの多層構造
のエピタキシャル結晶を５００〜１０００nm成長させ、
次いで、能動層３としてｎ型ＧａＡｓ（キャリア濃度１
〜５×１０17cm-3）を１００〜５００nm成長させ、更に
オーミックコンタクト層４としてｎ+ 型ＧａＡｓ（キャ
リア濃度１〜３×１０18cm-3）を２０〜１００nm成長さ
せる。
【０００４】
【発明が解決しようとする課題】しかしながら、問題点
は、従来技術で述べたエピタキシャル結晶成長方法で作
成されたエピタキシャルウェハの場合、半絶縁性ＧａＡ
ｓ基板１とその上に形成されるエピタキシャル層６との
界面、正確にはバッファ層２との界面に、低抵抗の導電
層が存在することである。このような低抵抗層が形成さ
れる原因は、半絶縁性ＧａＡｓ基板１の表面にもともと
Ｓｉが付着しており、このＳｉがエピタキシャル結晶の
成長中に結晶内に取り込まれ、ｎ型キャリアとなってし
まうためである。
は、従来技術で述べたエピタキシャル結晶成長方法で作
成されたエピタキシャルウェハの場合、半絶縁性ＧａＡ
ｓ基板１とその上に形成されるエピタキシャル層６との
界面、正確にはバッファ層２との界面に、低抵抗の導電
層が存在することである。このような低抵抗層が形成さ
れる原因は、半絶縁性ＧａＡｓ基板１の表面にもともと
Ｓｉが付着しており、このＳｉがエピタキシャル結晶の
成長中に結晶内に取り込まれ、ｎ型キャリアとなってし
まうためである。
【０００５】上記のような低抵抗層の存在するエピタキ
シャルウェハを用いて電界効果トランジスタを作成する
と、エピタキシャル層と成長基板（鏡面ウェハ）との界
面に存在する導電層を通じて、ソース電極とドレイン電
極間にリーク電流が流れ、トランジスタの電気特性を悪
化させる。この成長基板表面のＳｉを除去するため、エ
ピタキシャル結晶成長前に通常は成長基板のエッチング
洗浄を行うが、完全にＳｉを除去することはできない。
シャルウェハを用いて電界効果トランジスタを作成する
と、エピタキシャル層と成長基板（鏡面ウェハ）との界
面に存在する導電層を通じて、ソース電極とドレイン電
極間にリーク電流が流れ、トランジスタの電気特性を悪
化させる。この成長基板表面のＳｉを除去するため、エ
ピタキシャル結晶成長前に通常は成長基板のエッチング
洗浄を行うが、完全にＳｉを除去することはできない。
【０００６】そこで、本発明の目的は、上記課題を解決
し、ソース電極−ドレイン電極間のリーク電流を低滅し
た電界効果トランジスタ用エピタキシャルウェハおよび
その製造方法を提供することにある。
し、ソース電極−ドレイン電極間のリーク電流を低滅し
た電界効果トランジスタ用エピタキシャルウェハおよび
その製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電界効果型トランジスタ用エピタキシャル
ウェハは、半絶縁性ＧａＡｓ基板上にバッファ層、能動
層、オーミックコンタクト層を順次積層させた電界効果
型トランジスタ用エピタキシャルウェハにおいて、前記
基板と前記バッファ層との間に絶縁性エピタキシャル層
を介在させた構成のものである（請求項１）。
め、本発明の電界効果型トランジスタ用エピタキシャル
ウェハは、半絶縁性ＧａＡｓ基板上にバッファ層、能動
層、オーミックコンタクト層を順次積層させた電界効果
型トランジスタ用エピタキシャルウェハにおいて、前記
基板と前記バッファ層との間に絶縁性エピタキシャル層
を介在させた構成のものである（請求項１）。
【０００８】本発明のエピタキシャルウェハにおいて、
前記絶縁性エピタキシャル層は、１層もしくは多層構造
から成ることができる（請求項２）。絶縁性エピタキシ
ャル層は、III −Ｖ族化合物半導体から（請求項３）、
好ましくはＧａＡｓの単層又はＧａＡｓとＡｌx Ｇａ
1-xＡｓ（０＜ｘ＜１）の多層構造から成るのがよい
（請求項４）。
前記絶縁性エピタキシャル層は、１層もしくは多層構造
から成ることができる（請求項２）。絶縁性エピタキシ
ャル層は、III −Ｖ族化合物半導体から（請求項３）、
好ましくはＧａＡｓの単層又はＧａＡｓとＡｌx Ｇａ
1-xＡｓ（０＜ｘ＜１）の多層構造から成るのがよい
（請求項４）。
【０００９】本発明のエピタキシャルウェハは、半絶縁
性ＧａＡｓ基板とその上に電界効果型トランジスタを構
成すべく成長されるエピタキシャル層との間に、絶縁性
エピタキシャル層を挟んだ構成となっているので、この
エピタキシャルウェハを用いて電界効果型トランジスタ
を構成した場合、そのソース電極とドレイン電極間の抵
抗値を高く維持することができる。このため、成長基板
とエピタキシャル層間に低抵抗層が存在していても、そ
の表面低抵抗層を介して電界効果型トランジスタのソー
ス電極とドレイン電極間にリーク電流が流れることを阻
止することができる。
性ＧａＡｓ基板とその上に電界効果型トランジスタを構
成すべく成長されるエピタキシャル層との間に、絶縁性
エピタキシャル層を挟んだ構成となっているので、この
エピタキシャルウェハを用いて電界効果型トランジスタ
を構成した場合、そのソース電極とドレイン電極間の抵
抗値を高く維持することができる。このため、成長基板
とエピタキシャル層間に低抵抗層が存在していても、そ
の表面低抵抗層を介して電界効果型トランジスタのソー
ス電極とドレイン電極間にリーク電流が流れることを阻
止することができる。
【００１０】上記絶縁性エピタキシャル層はそのままバ
ッファ層の一部として用いることも可能である。
ッファ層の一部として用いることも可能である。
【００１１】次に、本発明の製造方法は、半絶縁性Ｇａ
Ａｓ基板上に有機金属気相成長法（ＭＯＶＰＥ法）を用
いて多層のエピタキシャル層を成長させる電界効果型ト
ランジスタ用エピタキシャルウェハの製造方法におい
て、半絶縁性ＧａＡｓ基板上に前記多層のエピタキシャ
ル層を成長させるに先立ち、その最初の層と同じ成長条
件に合わせて、半絶縁性ＧａＡｓ基板上に有機金属気相
成長法（ＭＯＶＰＥ法）を用いてＧａＡｓの単層又はＧ
ａＡｓとＡｌx Ｇａ1-xＡｓ（０＜ｘ＜１）の多層構造
から成る絶縁性エピタキシャル層を成長させるものであ
る（請求項５）。前記絶縁性エピタキシャル層は、有機
金属気相成長法によりＧａＡｓ層又はＡｌx Ｇａ1-xＡ
ｓ層を成長する際に水（水分）を添加することにより作
成することができる（請求項６）。また、絶縁性エピタ
キシャル層の一部にＡｌx Ｇａ1-xＡｓ層を取り扱う場
合は、前記絶縁性エピタキシャル層は、水分を添加しな
がらＡｌx Ｇａ1-xＡｓ層を成長することにより作成す
ると共に、そのＡｌx Ｇａ1-xＡｓ層のアルミニウムの
組成をジシラン（Ｓｉ2 Ｈ6 ）のドーピング量で制御し
て成長することができる（請求項７）。
Ａｓ基板上に有機金属気相成長法（ＭＯＶＰＥ法）を用
いて多層のエピタキシャル層を成長させる電界効果型ト
ランジスタ用エピタキシャルウェハの製造方法におい
て、半絶縁性ＧａＡｓ基板上に前記多層のエピタキシャ
ル層を成長させるに先立ち、その最初の層と同じ成長条
件に合わせて、半絶縁性ＧａＡｓ基板上に有機金属気相
成長法（ＭＯＶＰＥ法）を用いてＧａＡｓの単層又はＧ
ａＡｓとＡｌx Ｇａ1-xＡｓ（０＜ｘ＜１）の多層構造
から成る絶縁性エピタキシャル層を成長させるものであ
る（請求項５）。前記絶縁性エピタキシャル層は、有機
金属気相成長法によりＧａＡｓ層又はＡｌx Ｇａ1-xＡ
ｓ層を成長する際に水（水分）を添加することにより作
成することができる（請求項６）。また、絶縁性エピタ
キシャル層の一部にＡｌx Ｇａ1-xＡｓ層を取り扱う場
合は、前記絶縁性エピタキシャル層は、水分を添加しな
がらＡｌx Ｇａ1-xＡｓ層を成長することにより作成す
ると共に、そのＡｌx Ｇａ1-xＡｓ層のアルミニウムの
組成をジシラン（Ｓｉ2 Ｈ6 ）のドーピング量で制御し
て成長することができる（請求項７）。
【００１２】本発明の製造方法（請求項５〜７）は、電
界効果型トランジスタのバッファ層、能動層、オーミッ
クコンタクト層といった多層のエピタキシャル層を成長
させる場合と同じＭＯＶＰＥ法を用いて、かつ最初の層
例えばバッファ層と同じ成長条件に合わせて、絶縁性エ
ピタキシャル層を成長させるものであるので、両者のエ
ピタキシャル層の成長を連続的に行うことが可能であ
る。電界効果型トランジスタの多層のエピタキシャル層
を成長させるに先立って、絶縁性エピタキシャル層を成
長させることの効果は、上記請求項１〜４に関して述べ
たのと同じであり、ソース電極とドレイン電極間の抵抗
値が高くなるため、成長基板とエピタキシャル層間に低
抵抗層が存在していても、電界効果型トランジスタにお
けるソース電極とドレイン電極間にリーク電流が生じな
くなる点にある。
界効果型トランジスタのバッファ層、能動層、オーミッ
クコンタクト層といった多層のエピタキシャル層を成長
させる場合と同じＭＯＶＰＥ法を用いて、かつ最初の層
例えばバッファ層と同じ成長条件に合わせて、絶縁性エ
ピタキシャル層を成長させるものであるので、両者のエ
ピタキシャル層の成長を連続的に行うことが可能であ
る。電界効果型トランジスタの多層のエピタキシャル層
を成長させるに先立って、絶縁性エピタキシャル層を成
長させることの効果は、上記請求項１〜４に関して述べ
たのと同じであり、ソース電極とドレイン電極間の抵抗
値が高くなるため、成長基板とエピタキシャル層間に低
抵抗層が存在していても、電界効果型トランジスタにお
けるソース電極とドレイン電極間にリーク電流が生じな
くなる点にある。
【００１３】本発明の製造方法のうち、特に請求項６の
ものは、ＧａＡｓ又はＡｌx Ｇａ1-xＡｓ層の成長の際
に水（水分）を添加することにより絶縁性エピタキシャ
ル層を作成する方法であるため、副原料の水素との爆発
の危険性なしに、酸素をＧａＡｓ又はＡｌＧａＡｓ半導
体中に取り込ませ、これによりＧａＡｓ又はＡｌＧａＡ
ｓ半導体中のキャリア濃度を低下させて絶縁層とするこ
とができる。
ものは、ＧａＡｓ又はＡｌx Ｇａ1-xＡｓ層の成長の際
に水（水分）を添加することにより絶縁性エピタキシャ
ル層を作成する方法であるため、副原料の水素との爆発
の危険性なしに、酸素をＧａＡｓ又はＡｌＧａＡｓ半導
体中に取り込ませ、これによりＧａＡｓ又はＡｌＧａＡ
ｓ半導体中のキャリア濃度を低下させて絶縁層とするこ
とができる。
【００１４】また、請求項７の製造方法は、水（水分）
を添加しながらＡｌx Ｇａ1-xＡｓ層を成長することに
より爆発の危険なしに前記絶縁性エピタキシャル層を作
成する上記手法を採る一方で、そのＡｌx Ｇａ1-xＡｓ
層のアルミニウム組成（Ａｌ混晶比：ｘ）をジシラン
（Ｓｉ2 Ｈ6 ）のドーピング量で制御する手法を採用し
ているので、高組成ＡｌＧａＡｓ層の成長条件のまま、
即ちＡｌＧａＡｓの原料供給量を一定としたまま、ジシ
ランのドーピング量を制御して、所望のＡｌ組成にて絶
縁性ＡｌＧａＡｓ層を得ることができる。この発明によ
り、多層構造絶縁性エピタキシャル層の成長の際は、一
つのＡｌＧａＡｓ層の成長条件で成長できることから、
原料の供給量の変更やその変更に伴うインターバルの時
間が大幅に短縮され、スループットが向上する。
を添加しながらＡｌx Ｇａ1-xＡｓ層を成長することに
より爆発の危険なしに前記絶縁性エピタキシャル層を作
成する上記手法を採る一方で、そのＡｌx Ｇａ1-xＡｓ
層のアルミニウム組成（Ａｌ混晶比：ｘ）をジシラン
（Ｓｉ2 Ｈ6 ）のドーピング量で制御する手法を採用し
ているので、高組成ＡｌＧａＡｓ層の成長条件のまま、
即ちＡｌＧａＡｓの原料供給量を一定としたまま、ジシ
ランのドーピング量を制御して、所望のＡｌ組成にて絶
縁性ＡｌＧａＡｓ層を得ることができる。この発明によ
り、多層構造絶縁性エピタキシャル層の成長の際は、一
つのＡｌＧａＡｓ層の成長条件で成長できることから、
原料の供給量の変更やその変更に伴うインターバルの時
間が大幅に短縮され、スループットが向上する。
【００１５】
【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
基づいて説明する。
【００１６】本発明の電界効果型トランジスタ用エピタ
キシャルウェハは、図１に示すように、半絶縁性ＧａＡ
ｓ基板１とその上に形成されるＦＥＴ構造のエピタキシ
ャル層６との間に、絶縁性エピタキシャル層５を挟んだ
構成を有する。通常のＦＥＴ構造をなすエピタキシャル
層６は、アンドープＧａＡｓバッファ層２、Ｓｉドープ
ｎ型ＧａＡｓ能動層３、そしてＳｉドープｎ＋型ＧａＡ
ｓオーミックコンタクト層４を順次積層したものから構
成される。絶縁性エピタキシャル層５はIII −Ｖ族化合
物半導体により形成されており、ここではアンドープＧ
ａＡｓの単層から成る。
キシャルウェハは、図１に示すように、半絶縁性ＧａＡ
ｓ基板１とその上に形成されるＦＥＴ構造のエピタキシ
ャル層６との間に、絶縁性エピタキシャル層５を挟んだ
構成を有する。通常のＦＥＴ構造をなすエピタキシャル
層６は、アンドープＧａＡｓバッファ層２、Ｓｉドープ
ｎ型ＧａＡｓ能動層３、そしてＳｉドープｎ＋型ＧａＡ
ｓオーミックコンタクト層４を順次積層したものから構
成される。絶縁性エピタキシャル層５はIII −Ｖ族化合
物半導体により形成されており、ここではアンドープＧ
ａＡｓの単層から成る。
【００１７】絶縁性エピタキシャル層５は、ＭＯＶＰＥ
法を用いて、次の成長方法で作成する。従来技術で示し
たとおり、半絶縁性ＧａＡｓ基板１上には、バッファ層
２として、高抵抗のアンドープＧａＡｓもしくはアンド
ープＧａＡｓとアンドープＡｌＧａＡｓの多層構造のエ
ピタキシャル結晶を５００〜１０００nm成長させる。こ
のバッファ層２の構成層のうち基板１上に最初に成長す
るバッファ層２の層（アンドープＧａＡｓ）と同じ成長
条件に合わせて、絶縁性エピタキシャル層５のＧａＡｓ
層を成長させる。
法を用いて、次の成長方法で作成する。従来技術で示し
たとおり、半絶縁性ＧａＡｓ基板１上には、バッファ層
２として、高抵抗のアンドープＧａＡｓもしくはアンド
ープＧａＡｓとアンドープＡｌＧａＡｓの多層構造のエ
ピタキシャル結晶を５００〜１０００nm成長させる。こ
のバッファ層２の構成層のうち基板１上に最初に成長す
るバッファ層２の層（アンドープＧａＡｓ）と同じ成長
条件に合わせて、絶縁性エピタキシャル層５のＧａＡｓ
層を成長させる。
【００１８】図２は、上記した絶縁性エピタキシャル層
５を、アンドープＧａＡｓ層５ａとアンドープＡｌx Ｇ
ａ1-xＡｓ（０＜ｘ＜１）層５ｂとで構成した例であ
る。この絶縁性エピタキシャル層５も、成長基板１上に
最初に成長されるバッファ層２の層（アンドープＧａＡ
ｓ）と同じ成長条件に合わせて成長させる。
５を、アンドープＧａＡｓ層５ａとアンドープＡｌx Ｇ
ａ1-xＡｓ（０＜ｘ＜１）層５ｂとで構成した例であ
る。この絶縁性エピタキシャル層５も、成長基板１上に
最初に成長されるバッファ層２の層（アンドープＧａＡ
ｓ）と同じ成長条件に合わせて成長させる。
【００１９】このアンドープＧａＡｓ層５ａとアンドー
プＡｌx Ｇａ1-xＡｓ層５ｂの多層構造から成る絶縁性
エピタキシャル層５を成長する場合、特にアンドープＡ
ｌxＧａ1-xＡｓ層５ｂのアルミニウム組成（Ａｌ混晶
比：ｘ）の変化を必要とする成長を行わせる際には、Ａ
ｌＧａＡｓの原料供給量は一定としたまま、ジシランを
ドーピングすることにより、アルミニウム組成を制御す
る。
プＡｌx Ｇａ1-xＡｓ層５ｂの多層構造から成る絶縁性
エピタキシャル層５を成長する場合、特にアンドープＡ
ｌxＧａ1-xＡｓ層５ｂのアルミニウム組成（Ａｌ混晶
比：ｘ）の変化を必要とする成長を行わせる際には、Ａ
ｌＧａＡｓの原料供給量は一定としたまま、ジシランを
ドーピングすることにより、アルミニウム組成を制御す
る。
【００２０】このジシランによるＡｌＧａＡｓの組成制
御の具体例を図３により説明する。
御の具体例を図３により説明する。
【００２１】図３は、アンドープＡｌx Ｇａ1-xＡｓ層
５ｂを成長させる場合に、ジシランのドーピング量を変
えるとアルミニウム（Ａｌ）組成が変化する関係を示し
ている。この図３の縦軸はアルミニウム組成（％）、ま
た横軸はジシランのドーピング量（×１０-5mole／min
）であり、曲線Ａ〜Ｅはジシランが無添加のときのア
ルミニウム組成が１０％、２０％、３０％、４０％、５
０％である場合を示す。
５ｂを成長させる場合に、ジシランのドーピング量を変
えるとアルミニウム（Ａｌ）組成が変化する関係を示し
ている。この図３の縦軸はアルミニウム組成（％）、ま
た横軸はジシランのドーピング量（×１０-5mole／min
）であり、曲線Ａ〜Ｅはジシランが無添加のときのア
ルミニウム組成が１０％、２０％、３０％、４０％、５
０％である場合を示す。
【００２２】これらの曲線Ａ〜Ｅの全てについて、それ
ぞれ、アンドープＡｌＧａＡｓにジシランをドーピング
して行くと、そのドーピング量に応じてアンドープＡｌ
x Ｇａ1-xＡｓ層５ｂのアルミニウム組成が低下して行
くという関係があることが分かる。例えば、曲線Ｂはア
ンドープの状態でアルミニウム組成が２０％（Ａｌ混晶
比ｘ＝０．２）のものであるが、ジシランのドーピング
量を１０×１０-5mole／min にするとＡｌ組成が１５％
（ｘ＝０．１５）に低下し、５０×１０-5mole／min に
するとＡｌ組成が１０％（ｘ＝０．１０）に低下する。
ぞれ、アンドープＡｌＧａＡｓにジシランをドーピング
して行くと、そのドーピング量に応じてアンドープＡｌ
x Ｇａ1-xＡｓ層５ｂのアルミニウム組成が低下して行
くという関係があることが分かる。例えば、曲線Ｂはア
ンドープの状態でアルミニウム組成が２０％（Ａｌ混晶
比ｘ＝０．２）のものであるが、ジシランのドーピング
量を１０×１０-5mole／min にするとＡｌ組成が１５％
（ｘ＝０．１５）に低下し、５０×１０-5mole／min に
するとＡｌ組成が１０％（ｘ＝０．１０）に低下する。
【００２３】そこで、この関係を利用して、アンドープ
Ａｌx Ｇａ1-xＡｓ層５ｂを成長する場合、特にアルミ
ニウム組成の変化を必要とする成長の際は、ＡｌＧａＡ
ｓの原料供給量を一定としたまま、ジシランをドーピン
グすることにより、アンドープＡｌx Ｇａ1-xＡｓ層５
ｂのアルミニウム組成を制御する。
Ａｌx Ｇａ1-xＡｓ層５ｂを成長する場合、特にアルミ
ニウム組成の変化を必要とする成長の際は、ＡｌＧａＡ
ｓの原料供給量を一定としたまま、ジシランをドーピン
グすることにより、アンドープＡｌx Ｇａ1-xＡｓ層５
ｂのアルミニウム組成を制御する。
【００２４】このようにすることにより、多層構造の絶
縁性エピタキシャル層５の成長の際は、一つのＡｌＧａ
Ａｓ層の成長条件で成長できることから、原料の供給量
の変更やその変更に伴うインターバルの時間が大幅に短
縮され、スループットが向上する。
縁性エピタキシャル層５の成長の際は、一つのＡｌＧａ
Ａｓ層の成長条件で成長できることから、原料の供給量
の変更やその変更に伴うインターバルの時間が大幅に短
縮され、スループットが向上する。
【００２５】なお、Ａｌx Ｇａ1-xＡｓ層５ｂの成長プ
ロセスにおいては、化合物半導体結晶中のＡｌの強い反
応性のために水分の酸素のみが結晶中に取り込まれる。
しかし、Ａｌx Ｇａ1-xＡｓ層５ｂ中のＡｌ組成の好ま
しい値としては、Ａｌ混晶比ｘが小さいと酸素の取り込
み率が小さいので抵抗率を上げ難く、またｘが大きいと
結晶が酸化されやすく不安定であることから０．１≦ｘ
≦０．８の範囲とするのが妥当である。
ロセスにおいては、化合物半導体結晶中のＡｌの強い反
応性のために水分の酸素のみが結晶中に取り込まれる。
しかし、Ａｌx Ｇａ1-xＡｓ層５ｂ中のＡｌ組成の好ま
しい値としては、Ａｌ混晶比ｘが小さいと酸素の取り込
み率が小さいので抵抗率を上げ難く、またｘが大きいと
結晶が酸化されやすく不安定であることから０．１≦ｘ
≦０．８の範囲とするのが妥当である。
【００２６】（実施例１）半絶縁性ＧａＡｓ基板１とし
て、［０１１］方向に２°傾斜した（１００）面を有す
る半絶縁性ＧａＡｓ鏡面ウェハを用意した。この２°ｏ
ｆｆ（１００）半絶縁性ＧａＡｓ鏡面ウェハ表面にＭＯ
ＶＰＥ法を用いて、まず水（水分）である水蒸気を微量
添加しながらアンドープＧａＡｓを成長し、キャリア濃
度の低い高抵抗のＧａＡｓから成る絶縁性エピタキシャ
ル層５を作成した。その後、さらにその上に、ごく簡単
なＦＥＴ構造のエピタキシャル層６として、アンドープ
ＧａＡｓバッファ層２を５００nm、Ｓｉドープｎ型Ｇａ
Ａｓ（キャリア濃度１．７×１０17cm-3）能動層３を２
００nm、そしてＳｉドープｎ＋型ＧａＡｓ（キャリア濃
度３×１０18cm-3）オーミックコンタクト層４を５０nm
の厚さで、順次成長し積層して電界効果型トランジスタ
用エピタキシャルウェハ（図１）を得た。
て、［０１１］方向に２°傾斜した（１００）面を有す
る半絶縁性ＧａＡｓ鏡面ウェハを用意した。この２°ｏ
ｆｆ（１００）半絶縁性ＧａＡｓ鏡面ウェハ表面にＭＯ
ＶＰＥ法を用いて、まず水（水分）である水蒸気を微量
添加しながらアンドープＧａＡｓを成長し、キャリア濃
度の低い高抵抗のＧａＡｓから成る絶縁性エピタキシャ
ル層５を作成した。その後、さらにその上に、ごく簡単
なＦＥＴ構造のエピタキシャル層６として、アンドープ
ＧａＡｓバッファ層２を５００nm、Ｓｉドープｎ型Ｇａ
Ａｓ（キャリア濃度１．７×１０17cm-3）能動層３を２
００nm、そしてＳｉドープｎ＋型ＧａＡｓ（キャリア濃
度３×１０18cm-3）オーミックコンタクト層４を５０nm
の厚さで、順次成長し積層して電界効果型トランジスタ
用エピタキシャルウェハ（図１）を得た。
【００２７】次に、得られた電界効果型トランジスタ用
エピタキシャルウェハのエピタキシャル層６の表面に、
ソース電極、ゲート電極、ドレイン電極を付けた。この
ＦＥＴについて、ゲート電極にピンチオフ電圧を印加
し、このときのソース−ドレイン間のリーク電流を調べ
た。比較試料として、絶縁性エピタキシャル層５を挿入
しない従来型のＦＥＴのリーク電流と表面状態も調べ
た。その結果、絶縁性エピタキシャル層５を挿入したＦ
ＥＴのリーク電流は、１５〜１６μＡと従来型のＦＥＴ
の２００μＡに比較して非常に小さく、良好な電気特性
が得られた。
エピタキシャルウェハのエピタキシャル層６の表面に、
ソース電極、ゲート電極、ドレイン電極を付けた。この
ＦＥＴについて、ゲート電極にピンチオフ電圧を印加
し、このときのソース−ドレイン間のリーク電流を調べ
た。比較試料として、絶縁性エピタキシャル層５を挿入
しない従来型のＦＥＴのリーク電流と表面状態も調べ
た。その結果、絶縁性エピタキシャル層５を挿入したＦ
ＥＴのリーク電流は、１５〜１６μＡと従来型のＦＥＴ
の２００μＡに比較して非常に小さく、良好な電気特性
が得られた。
【００２８】（実施例２）アンドープＧａＡｓ層５ａと
アンドープＡｌＧａＡｓ層５ｂとから成る絶縁性エピタ
キシャル層５を持つ図２の電界効果型トランジスタ用エ
ピタキシャルウェハを作成した。
アンドープＡｌＧａＡｓ層５ｂとから成る絶縁性エピタ
キシャル層５を持つ図２の電界効果型トランジスタ用エ
ピタキシャルウェハを作成した。
【００２９】まずアンドープＧａＡｓ層５ａを、上記実
施例１と同じ条件で成長した。このアンドープＧａＡｓ
層５ａに続いて、アンドープＡｌＧａＡｓ層５ｂを成長
した。このアンドープＡｌＧａＡｓ層５ｂは、バッファ
層２の構成層のうち基板１上に最初に成長するバッファ
層２の層（アンドープＧａＡｓ）と同じ成長条件に合わ
せて成長させた。また、Ａｌx Ｇａ1-xＡｓ層５ｂの成
長の際に水（水分）である水蒸気を添加しながら作成
し、そのＡｌＧａＡｓの原料供給量は一定のまま、Ａｌ
ＧａＡｓのＡｌ組成をジシランのドーピング量により制
御し、Ａｌ混晶比がｘ＝０．３〜０．２５であるアンド
ープＡｌx Ｇａ1-xＡｓ層５ｂを成長した。
施例１と同じ条件で成長した。このアンドープＧａＡｓ
層５ａに続いて、アンドープＡｌＧａＡｓ層５ｂを成長
した。このアンドープＡｌＧａＡｓ層５ｂは、バッファ
層２の構成層のうち基板１上に最初に成長するバッファ
層２の層（アンドープＧａＡｓ）と同じ成長条件に合わ
せて成長させた。また、Ａｌx Ｇａ1-xＡｓ層５ｂの成
長の際に水（水分）である水蒸気を添加しながら作成
し、そのＡｌＧａＡｓの原料供給量は一定のまま、Ａｌ
ＧａＡｓのＡｌ組成をジシランのドーピング量により制
御し、Ａｌ混晶比がｘ＝０．３〜０．２５であるアンド
ープＡｌx Ｇａ1-xＡｓ層５ｂを成長した。
【００３０】得られた電界効果型トランジスタ用エピタ
キシャルウェハのエピタキシャル層６の表面に、ソース
電極、ゲート電極、ドレイン電極を付けたＦＥＴについ
て、ゲート電極にピンチオフ電圧を印加し、このときの
ソース−ドレイン間のリーク電流を調べた。その結果、
絶縁性エピタキシャル層５を挿入したＦＥＴのリーク電
流は、１５〜１６μＡと従来型のＦＥＴの２００μＡに
比較して非常に小さく、良好な電気特性が得られた。
キシャルウェハのエピタキシャル層６の表面に、ソース
電極、ゲート電極、ドレイン電極を付けたＦＥＴについ
て、ゲート電極にピンチオフ電圧を印加し、このときの
ソース−ドレイン間のリーク電流を調べた。その結果、
絶縁性エピタキシャル層５を挿入したＦＥＴのリーク電
流は、１５〜１６μＡと従来型のＦＥＴの２００μＡに
比較して非常に小さく、良好な電気特性が得られた。
【００３１】（変形例）上記絶縁性エピタキシャル層５
はそのままバッファ層の一部として用いる事も可能であ
る。
はそのままバッファ層の一部として用いる事も可能であ
る。
【００３２】
【発明の効果】以上説明したように本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００３３】（１）請求項１〜４に記載の電界効果型ト
ランジスタ用エピタキシャルウェハによれば、半絶縁性
ＧａＡｓ基板とその上に電界効果型トランジスタを構成
すべく成長されるエピタキシャル層との間に、絶縁性エ
ピタキシャル層を挟んだ構成となっているので、このエ
ピタキシャルウェハを用いて電界効果型トランジスタを
構成した場合、そのソース電極とドレイン電極間の抵抗
値を高く維持することができる。このため、成長基板と
エピタキシャル層間に低抵抗層が存在していても、その
表面低抵抗層を介して電界効果型トランジスタのソース
電極とドレイン電極間にリーク電流が流れることを阻止
することができる。
ランジスタ用エピタキシャルウェハによれば、半絶縁性
ＧａＡｓ基板とその上に電界効果型トランジスタを構成
すべく成長されるエピタキシャル層との間に、絶縁性エ
ピタキシャル層を挟んだ構成となっているので、このエ
ピタキシャルウェハを用いて電界効果型トランジスタを
構成した場合、そのソース電極とドレイン電極間の抵抗
値を高く維持することができる。このため、成長基板と
エピタキシャル層間に低抵抗層が存在していても、その
表面低抵抗層を介して電界効果型トランジスタのソース
電極とドレイン電極間にリーク電流が流れることを阻止
することができる。
【００３４】よって、本発明のエピタキシャルウェハを
用いることにより、ソース−ドレイン間のリーク電流を
大幅に低減することができ、優れた特性をもつ電界効果
トランジスタを高い素子歩留で作成することができる。
用いることにより、ソース−ドレイン間のリーク電流を
大幅に低減することができ、優れた特性をもつ電界効果
トランジスタを高い素子歩留で作成することができる。
【００３５】（２）請求項１〜４に記載の電界効果型ト
ランジスタ用エピタキシャルウェハによれば、電界効果
型トランジスタの多層のエピタキシャル層を成長させる
場合と同じＭＯＶＰＥ法を用いて、かつ最初の層と同じ
成長条件に合わせて、絶縁性エピタキシャル層を成長さ
せるので、両者のエピタキシャル層の成長を連続的に行
うことが可能である。電界効果型トランジスタの多層の
エピタキシャル層を成長させるに先立って、絶縁性エピ
タキシャル層を成長させるため、ソース電極とドレイン
電極間の抵抗値が高くなることから、成長基板とエピタ
キシャル層間に低抵抗層が存在していても、電界効果型
トランジスタにおけるソース電極とドレイン電極間にリ
ーク電流が生じなくなる。従って、本発明の製造方法に
よれば、ソースードレイン間のリーク電流を大幅に低減
した、優れた特性をもつ電界効果トランジスタを高い素
子歩留で作成することができる。
ランジスタ用エピタキシャルウェハによれば、電界効果
型トランジスタの多層のエピタキシャル層を成長させる
場合と同じＭＯＶＰＥ法を用いて、かつ最初の層と同じ
成長条件に合わせて、絶縁性エピタキシャル層を成長さ
せるので、両者のエピタキシャル層の成長を連続的に行
うことが可能である。電界効果型トランジスタの多層の
エピタキシャル層を成長させるに先立って、絶縁性エピ
タキシャル層を成長させるため、ソース電極とドレイン
電極間の抵抗値が高くなることから、成長基板とエピタ
キシャル層間に低抵抗層が存在していても、電界効果型
トランジスタにおけるソース電極とドレイン電極間にリ
ーク電流が生じなくなる。従って、本発明の製造方法に
よれば、ソースードレイン間のリーク電流を大幅に低減
した、優れた特性をもつ電界効果トランジスタを高い素
子歩留で作成することができる。
【００３６】（３）請求項５〜７に記載の製造方法によ
れば、電界効果型トランジスタの多層のエピタキシャル
層を成長させる場合と同じＭＯＶＰＥ法を用いて、かつ
その最初の層と同じ成長条件に合わせて、絶縁性エピタ
キシャル層を成長させるので、両者のエピタキシャル層
の成長を連続的に行うことが可能である。また、電界効
果型トランジスタの多層のエピタキシャル層を成長させ
るに先立って、絶縁性エピタキシャル層を成長させるた
め、ソース電極とドレイン電極間の抵抗値が高くなるこ
とから、成長基板とエピタキシャル層間に低抵抗層が存
在していても、電界効果型トランジスタにおけるソース
電極とドレイン電極間にリーク電流が生じない。
れば、電界効果型トランジスタの多層のエピタキシャル
層を成長させる場合と同じＭＯＶＰＥ法を用いて、かつ
その最初の層と同じ成長条件に合わせて、絶縁性エピタ
キシャル層を成長させるので、両者のエピタキシャル層
の成長を連続的に行うことが可能である。また、電界効
果型トランジスタの多層のエピタキシャル層を成長させ
るに先立って、絶縁性エピタキシャル層を成長させるた
め、ソース電極とドレイン電極間の抵抗値が高くなるこ
とから、成長基板とエピタキシャル層間に低抵抗層が存
在していても、電界効果型トランジスタにおけるソース
電極とドレイン電極間にリーク電流が生じない。
【００３７】（４）請求項６の製造方法によれば、Ｇａ
Ａｓ又はＡｌx Ｇａ1-xＡｓ層の成長の際に水分を添加
することにより絶縁性エピタキシャル層を作成するた
め、副原料の水素との爆発の危険性なしに、酸素をＧａ
Ａｓ又はＡｌＧａＡｓ半導体中に取り込ませ、これによ
りＧａＡｓ又はＡｌＧａＡｓ半導体中のキャリア濃度を
低下させて絶縁層とすることができる。
Ａｓ又はＡｌx Ｇａ1-xＡｓ層の成長の際に水分を添加
することにより絶縁性エピタキシャル層を作成するた
め、副原料の水素との爆発の危険性なしに、酸素をＧａ
Ａｓ又はＡｌＧａＡｓ半導体中に取り込ませ、これによ
りＧａＡｓ又はＡｌＧａＡｓ半導体中のキャリア濃度を
低下させて絶縁層とすることができる。
【００３８】（５）請求項７の製造方法によれば、水分
を添加しながらＡｌx Ｇａ1-xＡｓ層を成長することに
より爆発の危険なしに前記絶縁性エピタキシャル層を作
成する一方で、そのＡｌx Ｇａ1-xＡｓ層のアルミニウ
ム組成をジシランのドーピング量で制御しているので、
高組成ＡｌＧａＡｓ層の成長条件のまま、即ちＡｌＧａ
Ａｓの原料供給量を一定としたまま、ジシランのドーピ
ング量を制御して、所望のＡｌ組成の絶縁性Ａｌx Ｇａ
1-xＡｓ層を得ることができる。従って、多層構造絶縁
性エピタキシャル層の成長の際、一つのＡｌＧａＡｓ層
の成長条件で成長できることから、原料の供給量の変更
やその変更に伴うインターバルの時間が大幅に短縮さ
れ、スループットが向上する。
を添加しながらＡｌx Ｇａ1-xＡｓ層を成長することに
より爆発の危険なしに前記絶縁性エピタキシャル層を作
成する一方で、そのＡｌx Ｇａ1-xＡｓ層のアルミニウ
ム組成をジシランのドーピング量で制御しているので、
高組成ＡｌＧａＡｓ層の成長条件のまま、即ちＡｌＧａ
Ａｓの原料供給量を一定としたまま、ジシランのドーピ
ング量を制御して、所望のＡｌ組成の絶縁性Ａｌx Ｇａ
1-xＡｓ層を得ることができる。従って、多層構造絶縁
性エピタキシャル層の成長の際、一つのＡｌＧａＡｓ層
の成長条件で成長できることから、原料の供給量の変更
やその変更に伴うインターバルの時間が大幅に短縮さ
れ、スループットが向上する。
【図１】本発明の実施形態に係るＦＥＴ用エピタキシャ
ルウェハの構造を示す断面図である。
ルウェハの構造を示す断面図である。
【図２】本発明の他の実施形態に係るＦＥＴ用エピタキ
シャルウェハの構造を示す断面図である。
シャルウェハの構造を示す断面図である。
【図３】アンドープＡｌＧａＡｓにおけるジシランのド
ーピング量とＡｌ組成の関係を示した図である。
ーピング量とＡｌ組成の関係を示した図である。
【図４】従来のＦＥＴ用エピタキシャルウェハの構造を
示す断面図である。
示す断面図である。
１ 半絶縁性ＧａＡｓ基板 ２ バッファ層 ３ 能動層 ４ オーミックコンタクト層 ５ 絶縁性エピタキシャル層 ５ａ アンドープＧａＡｓ層 ５ｂ アンドープＡｌＧａＡｓ層 ６ エピタキシャル層
Claims (7)
- 【請求項１】半絶縁性ＧａＡｓ基板上にバッファ層、能
動層、オーミックコンタクト層を順次積層させた電界効
果型トランジスタ用エピタキシャルウェハにおいて、前
記基板と前記バッファ層との間に絶縁性エピタキシャル
層を介在させたことを特徴とする電界効果型トランジス
タ用エピタキシャルウェハ。 - 【請求項２】請求項１記載の電界効果型トランジスタ用
エピタキシャルウェハにおいて、前記絶縁性エピタキシ
ャル層が１層もしくは多層構造から成ることを特徴とす
る電界効果型トランジスタ用エピタキシャルウェハ。 - 【請求項３】請求項１記載の電界効果型トランジスタ用
エピタキシャルウェハにおいて、前記絶縁性エピタキシ
ャル層が、III −Ｖ族化合物半導体から成ることを特徴
とする電界効果型トランジスタ用エピタキシャルウェ
ハ。 - 【請求項４】請求項１記載の電界効果型トランジスタ用
エピタキシャルウェハにおいて、前記絶縁性エピタキシ
ャル層が、ＧａＡｓの単層又はＧａＡｓとＡｌx Ｇａ
1-xＡｓ（０＜ｘ＜１）の多層構造から成ることを特徴
とする電界効果型トランジスタ用エピタキシャルウェ
ハ。 - 【請求項５】半絶縁性ＧａＡｓ基板上に有機金属気相成
長法を用いて多層のエピタキシャル層を成長させる電界
効果型トランジスタ用エピタキシャルウェハの製造方法
において、半絶縁性ＧａＡｓ基板上に前記多層のエピタ
キシャル層を成長させるに先立ち、その最初の層と同じ
成長条件に合わせて、半絶縁性ＧａＡｓ基板上に有機金
属気相成長法を用いてＧａＡｓの単層又はＧａＡｓとＡ
ｌx Ｇａ1-xＡｓ（０＜ｘ＜１）の多層構造から成る絶
縁性エピタキシャル層を成長させることを特徴とする電
界効果型トランジスタ用エピタキシャルウェハの製造方
法。 - 【請求項６】請求項５記載の電界効果型トランジスタ用
エピタキシャルウェハの製造方法において、前記絶縁性
エピタキシャル層は、有機金属気相成長法によりＧａＡ
ｓ層又はＡｌx Ｇａ1-xＡｓ層を成長する際に水分を添
加することにより作成することを特徴とする電界効果型
トランジスタ用エピタキシャルウェハの製造方法。 - 【請求項７】請求項５記載の電界効果型トランジスタ用
エピタキシャルウェハの製造方法において、前記絶縁性
エピタキシャル層は、水分を添加しながらＡｌx Ｇａ
1-xＡｓ層を成長することにより作成すると共に、その
Ａｌx Ｇａ1-xＡｓ層のアルミニウムの組成をジシラン
のドーピング量で制御して成長することを特徴とする電
界効果型トランジスタ用エピタキシャルウェハの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401598A JP3963043B2 (ja) | 1998-06-03 | 1998-06-03 | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401598A JP3963043B2 (ja) | 1998-06-03 | 1998-06-03 | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11345775A true JPH11345775A (ja) | 1999-12-14 |
| JP3963043B2 JP3963043B2 (ja) | 2007-08-22 |
Family
ID=15575054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15401598A Expired - Fee Related JP3963043B2 (ja) | 1998-06-03 | 1998-06-03 | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3963043B2 (ja) |
-
1998
- 1998-06-03 JP JP15401598A patent/JP3963043B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3963043B2 (ja) | 2007-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10236178B2 (en) | Gallium nitride nanowire based electronics | |
| US7485512B2 (en) | Method of manufacturing an adaptive AIGaN buffer layer | |
| US7550784B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
| KR100707324B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
| KR101618910B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 반도체 기판, 및 반도체 기판의 제조 방법 | |
| KR20110005775A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JPWO2005015642A1 (ja) | 半導体装置及びその製造方法 | |
| CN101960605A (zh) | 半导体基板、半导体装置、及半导体装置的制造方法 | |
| EP0064829B1 (en) | High electron mobility semiconductor device and process for producing the same | |
| JP2006278857A (ja) | 半導体積層構造、半導体素子及び当該半導体素子を用いた装置 | |
| US5319223A (en) | High electron mobility transistor | |
| US7781801B2 (en) | Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes | |
| JP2007103727A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| US20220393025A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2021243603A1 (zh) | 半导体结构及其制作方法 | |
| JP6784201B2 (ja) | Ｍｉｓ型半導体装置とその製造方法 | |
| JPH11345812A (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| JPS6344774A (ja) | 化合物半導体装置 | |
| KR100351812B1 (ko) | 질화갈륨 화합물 반도체 소자 및 그 제조방법 | |
| JP2844853B2 (ja) | 半導体装置の製造方法 | |
| JP2013135056A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH10242167A (ja) | 電界効果型トランジスタ用エピタキシャルウェハ及びその製造方法並びに電界効果型トランジスタ | |
| JPH06326131A (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050520 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20050520 |
|
| A977 | Report on retrieval |
Effective date: 20070112 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070501 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |