JPH11344533A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH11344533A JPH11344533A JP10151778A JP15177898A JPH11344533A JP H11344533 A JPH11344533 A JP H11344533A JP 10151778 A JP10151778 A JP 10151778A JP 15177898 A JP15177898 A JP 15177898A JP H11344533 A JPH11344533 A JP H11344533A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit power
- unit
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】複数のユニット電源の電源立上げシーケンスの
制御において、一層好ましい電源立上げ制御が可能な半
導体試験装置を提供する。 【解決手段】複数の直流電源装置を有し、第１、第２、
第３の順序で順次複数のユニット電源の立上げのシーケ
ンス制御を行う半導体試験装置の電源装置において、第
１のユニット電源が第２のユニット電源より先に直流電
圧を負荷装置へ供給すべきであるものとしたとき、第１
のユニット電源が出力する直流電圧が所定電圧以上に達
したことを検出して第２のユニット電源の直流電圧を出
力するシーケンス制御手段を備える半導体試験装置。
制御において、一層好ましい電源立上げ制御が可能な半
導体試験装置を提供する。 【解決手段】複数の直流電源装置を有し、第１、第２、
第３の順序で順次複数のユニット電源の立上げのシーケ
ンス制御を行う半導体試験装置の電源装置において、第
１のユニット電源が第２のユニット電源より先に直流電
圧を負荷装置へ供給すべきであるものとしたとき、第１
のユニット電源が出力する直流電圧が所定電圧以上に達
したことを検出して第２のユニット電源の直流電圧を出
力するシーケンス制御手段を備える半導体試験装置。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体試験装置
において、複数の直流電源装置の立上げのシーケンス制
御を備える半導体試験装置に関する。
において、複数の直流電源装置の立上げのシーケンス制
御を備える半導体試験装置に関する。
【０００２】
【従来の技術】半導体試験装置にはシステムの各部へ複
数種類の直流電圧を供給する直流電源装置（ユニット電
源）を備えている。ユニット電源全体では数キロワット
にも及ぶ大電力である。ユニット電源が出力する直流電
圧の種類としては、機種によっても変わるが、例えば＋
５Ｖ（ＶＣＣ）、−５．２Ｖ（ＶＥＥ）、−２Ｖ、＋２
４Ｖ、＋１５Ｖ、＋１０Ｖ、−８Ｖ、−１２Ｖ、その他
がある。また、半導体試験装置は機種やシステム構成、
オプション装着によりユニット電源の負荷電流の条件が
変化する。
数種類の直流電圧を供給する直流電源装置（ユニット電
源）を備えている。ユニット電源全体では数キロワット
にも及ぶ大電力である。ユニット電源が出力する直流電
圧の種類としては、機種によっても変わるが、例えば＋
５Ｖ（ＶＣＣ）、−５．２Ｖ（ＶＥＥ）、−２Ｖ、＋２
４Ｖ、＋１５Ｖ、＋１０Ｖ、−８Ｖ、−１２Ｖ、その他
がある。また、半導体試験装置は機種やシステム構成、
オプション装着によりユニット電源の負荷電流の条件が
変化する。
【０００３】上記複数のユニット電源を使用するシステ
ム内の回路では、もし、ランダムな直流電圧の供給がさ
れると特定の高価なＩＣ等の回路部品にストレスが加わ
るものがある。特に超高速動作・高性能が求められてい
るデバイスを使用する半導体試験装置においては一般の
ＩＣ程の裕度がない為、正常でない電源の供給を長時間
受けるとストレスを受けるものがある。この繰返しのス
トレスに伴って、部品劣化を来す為、好ましくない。そ
のため、半導体試験装置にはＡＣコントロールユニット
を備えて、複数のユニット電源をグループ毎にまとめ
て、所定の電源投入シーケンスで直流電圧を出力する制
御構成となっている。この制御手段としては、第１に、
商用電源のＡＣ２００Ｖを直接開閉してシーケンス制御
する制御手法と、第２に、ユニット電源の出力制御端子
を利用し、これを制御してシーケンス制御する制御手法
がある。
ム内の回路では、もし、ランダムな直流電圧の供給がさ
れると特定の高価なＩＣ等の回路部品にストレスが加わ
るものがある。特に超高速動作・高性能が求められてい
るデバイスを使用する半導体試験装置においては一般の
ＩＣ程の裕度がない為、正常でない電源の供給を長時間
受けるとストレスを受けるものがある。この繰返しのス
トレスに伴って、部品劣化を来す為、好ましくない。そ
のため、半導体試験装置にはＡＣコントロールユニット
を備えて、複数のユニット電源をグループ毎にまとめ
て、所定の電源投入シーケンスで直流電圧を出力する制
御構成となっている。この制御手段としては、第１に、
商用電源のＡＣ２００Ｖを直接開閉してシーケンス制御
する制御手法と、第２に、ユニット電源の出力制御端子
を利用し、これを制御してシーケンス制御する制御手法
がある。
【０００４】従来技術について図５の複数のユニット電
源による直流供給に係る要部構成図と、図６の電源供給
のタイムチャートを参照して以下に説明する。尚、半導
体試験装置は公知であり技術的に良く知られている為、
システム全体の構成説明は省略する。
源による直流供給に係る要部構成図と、図６の電源供給
のタイムチャートを参照して以下に説明する。尚、半導
体試験装置は公知であり技術的に良く知られている為、
システム全体の構成説明は省略する。
【０００５】図５の要部構成は、ＡＣコントロールユニ
ット７０と、ＡＣ／ＤＣ整流部７５と、ユニット電源Ｐ
Ｓ１、ＰＳ２〜ＰＳｎで成る。この構成例は、ユニット
電源はＤＣ／ＤＣ型のスイッチング電源とし、これが備
える出力制御端子を用いて電源投入のシーケンス制御す
る一例である。
ット７０と、ＡＣ／ＤＣ整流部７５と、ユニット電源Ｐ
Ｓ１、ＰＳ２〜ＰＳｎで成る。この構成例は、ユニット
電源はＤＣ／ＤＣ型のスイッチング電源とし、これが備
える出力制御端子を用いて電源投入のシーケンス制御す
る一例である。
【０００６】ＡＣ／ＤＣ整流部７５は、ＡＣコントロー
ルユニット７０からの商用電源ＡＣ２００Ｖを受け、こ
れを整流した直流の高電圧を各ユニット電源ＰＳ１〜Ｐ
Ｓｎへ供給する。尚、ユニット電源ＰＳ１〜ＰＳｎがＡ
Ｃ電源入力型のユニット電源の場合は不要であることは
言うまでもない。
ルユニット７０からの商用電源ＡＣ２００Ｖを受け、こ
れを整流した直流の高電圧を各ユニット電源ＰＳ１〜Ｐ
Ｓｎへ供給する。尚、ユニット電源ＰＳ１〜ＰＳｎがＡ
Ｃ電源入力型のユニット電源の場合は不要であることは
言うまでもない。
【０００７】ユニット電源ＰＳ１〜ＰＳｎは、高電圧例
えば２７０Ｖの直流電源を受けるＤＣ／ＤＣ型のスイッ
チング電源装置であり、グループ単位毎にまとめられて
所定シーケンスで出力端から電圧出力する。グループ数
ｎとしては、機種やシステム構成により異なるが、例え
ばｎ＝３〜６グループに別れてシーケンス制御される。
えば２７０Ｖの直流電源を受けるＤＣ／ＤＣ型のスイッ
チング電源装置であり、グループ単位毎にまとめられて
所定シーケンスで出力端から電圧出力する。グループ数
ｎとしては、機種やシステム構成により異なるが、例え
ばｎ＝３〜６グループに別れてシーケンス制御される。
【０００８】ユニット電源ＰＳ１は、グループ単位毎に
まとめられたＡＣコントロールユニット７０からの出力
制御信号８１を受けて、各グループ単位に同一タイミン
グで直流電圧Ｖ１を出力する。この単位グループ内に
は、例えば同一出力電圧のユニット電源が並列接続され
ていたり、異なる出力電圧のユニット電源があったり、
負荷装置近くにユニット電源を分散配置したりしてい
る。これらのユニット電源には、直流出力の制御入力端
ｃｎｔを備えているものとする。
まとめられたＡＣコントロールユニット７０からの出力
制御信号８１を受けて、各グループ単位に同一タイミン
グで直流電圧Ｖ１を出力する。この単位グループ内に
は、例えば同一出力電圧のユニット電源が並列接続され
ていたり、異なる出力電圧のユニット電源があったり、
負荷装置近くにユニット電源を分散配置したりしてい
る。これらのユニット電源には、直流出力の制御入力端
ｃｎｔを備えているものとする。
【０００９】他のグループのユニット電源ＰＳ２〜ＰＳ
ｎも上記同様であり、ＡＣコントロールユニット７０か
らの対応する出力制御信号８２〜８ｎを受けて、各グル
ープ単位に同一タイミングで出力する。尚、この図では
グループ単位毎のユニット電源を各々１つのユニット電
源ＰＳ１〜ＰＳｎとした略図で表現している。
ｎも上記同様であり、ＡＣコントロールユニット７０か
らの対応する出力制御信号８２〜８ｎを受けて、各グル
ープ単位に同一タイミングで出力する。尚、この図では
グループ単位毎のユニット電源を各々１つのユニット電
源ＰＳ１〜ＰＳｎとした略図で表現している。
【００１０】ＡＣコントロールユニット７０は、商用電
源を受けて、電源スイッチのＯＮ／ＯＦＦ制御により、
各所へ分配される商用電源の供給を開閉制御するもので
ある。この装置内にはユニット電源ＰＳ１〜ＰＳｎを制
御するシーケンス制御部８０を備えている。
源を受けて、電源スイッチのＯＮ／ＯＦＦ制御により、
各所へ分配される商用電源の供給を開閉制御するもので
ある。この装置内にはユニット電源ＰＳ１〜ＰＳｎを制
御するシーケンス制御部８０を備えている。
【００１１】シーケンス制御部８０は、グループ単位毎
にユニット電源が出力する直流電圧の出力タイミング
を、タイマー方式によって所定シーケンスで制御する出
力制御手段である。即ち、図６のユニット電源ＰＳ１と
ユニット電源ＰＳ２とにおける電源投入のタイムチャー
ト例に示すように、電源供給シーケンスは、最初に、ユ
ニット電源ＰＳ１がシーケンス制御部８０からの出力制
御信号８１（図６Ａ参照）を受けて直流電圧を出力（図
６Ｃ参照）する。その所定タイマー時間、例えばＴ１＝
０．５秒後にユニット電源ＰＳ２はシーケンス制御部８
０から出力制御信号８２（図６Ｂ参照）を受けて直流電
圧を出力（図６Ｄ参照）する。尚、電源遮断シーケンス
では、ユニット電源ＰＳ１〜ＰＳｎ全てを一括同時に直
流出力をＯＦＦ、あるいは上記シーケンスとは逆順で直
流出力をＯＦＦする。
にユニット電源が出力する直流電圧の出力タイミング
を、タイマー方式によって所定シーケンスで制御する出
力制御手段である。即ち、図６のユニット電源ＰＳ１と
ユニット電源ＰＳ２とにおける電源投入のタイムチャー
ト例に示すように、電源供給シーケンスは、最初に、ユ
ニット電源ＰＳ１がシーケンス制御部８０からの出力制
御信号８１（図６Ａ参照）を受けて直流電圧を出力（図
６Ｃ参照）する。その所定タイマー時間、例えばＴ１＝
０．５秒後にユニット電源ＰＳ２はシーケンス制御部８
０から出力制御信号８２（図６Ｂ参照）を受けて直流電
圧を出力（図６Ｄ参照）する。尚、電源遮断シーケンス
では、ユニット電源ＰＳ１〜ＰＳｎ全てを一括同時に直
流出力をＯＦＦ、あるいは上記シーケンスとは逆順で直
流出力をＯＦＦする。
【００１２】尚、本ＡＣコントロールユニット７０に
は、上記の他に緊急遮断手段も同時に備えていて、シス
テム筐体の過熱検出手段、煙検出器、パワーフェイル、
緊急停止スイッチやその他の緊急遮断信号等を受けて、
ユニット電源ＰＳ１〜ＰＳｎ、その他の出力を遮断す
る。
は、上記の他に緊急遮断手段も同時に備えていて、シス
テム筐体の過熱検出手段、煙検出器、パワーフェイル、
緊急停止スイッチやその他の緊急遮断信号等を受けて、
ユニット電源ＰＳ１〜ＰＳｎ、その他の出力を遮断す
る。
【００１３】
【発明が解決しようとする課題】上述説明したように従
来技術においては、シーケンス制御部８０がタイマー方
式によって所定シーケンスで制御する出力制御手段とな
っている。ところで、ユニット電源ＰＳ１〜ＰＳｎの何
れかが、何らかの理由により直流電圧が出力停止して、
正常に電源が出力できなくなる場合や、特定のユニット
電源が過負荷に伴い出力ＯＦＦとなる場合においても後
段のユニット電源は出力され続けてしまう。この為長い
時間、特定の高価なＩＣ等にストレスを与えてしまう不
具合を生じてしまい、この点で実用上の難点がある。こ
のような不具合は、極力なくすることが求められてい
る。そこで、本発明が解決しようとする課題は、複数の
ユニット電源の電源立上げシーケンスの制御において、
一層好ましい電源立上げ制御が可能な半導体試験装置を
提供することである。
来技術においては、シーケンス制御部８０がタイマー方
式によって所定シーケンスで制御する出力制御手段とな
っている。ところで、ユニット電源ＰＳ１〜ＰＳｎの何
れかが、何らかの理由により直流電圧が出力停止して、
正常に電源が出力できなくなる場合や、特定のユニット
電源が過負荷に伴い出力ＯＦＦとなる場合においても後
段のユニット電源は出力され続けてしまう。この為長い
時間、特定の高価なＩＣ等にストレスを与えてしまう不
具合を生じてしまい、この点で実用上の難点がある。こ
のような不具合は、極力なくすることが求められてい
る。そこで、本発明が解決しようとする課題は、複数の
ユニット電源の電源立上げシーケンスの制御において、
一層好ましい電源立上げ制御が可能な半導体試験装置を
提供することである。
【００１４】
【課題を解決するための手段】第１に、上記課題を解決
するために、本発明の構成では、複数の直流電源装置
（ユニット電源）を有し、第１、第２、第３の順序で順
次当該複数のユニット電源ＰＳ１〜ＰＳｎの立上げのシ
ーケンス制御を行う半導体試験装置の電源装置におい
て、第１のユニット電源ＰＳ１が第２のユニット電源Ｐ
Ｓ２より先に直流電圧を負荷装置へ供給すべきであるも
のとしたとき、第１のユニット電源ＰＳ１が出力する直
流電圧Ｖ１が所定電圧以上に達したことを検出（例えば
出力電圧検出手段２０で検出）した後、前記検出信号
（例えば出力制御信号３１）により第２のユニット電源
ＰＳ２の直流電圧Ｖ２を出力するシーケンス制御手段を
備えることを特徴とする半導体試験装置の電源投入シー
ケンス制御装置である。上記発明によれば、複数のユニ
ット電源ＰＳ１〜ＰＳｎの電源立上げシーケンスの制御
において、一層好ましい電源立上げのシーケンス制御が
可能な半導体試験装置が実現できる。
するために、本発明の構成では、複数の直流電源装置
（ユニット電源）を有し、第１、第２、第３の順序で順
次当該複数のユニット電源ＰＳ１〜ＰＳｎの立上げのシ
ーケンス制御を行う半導体試験装置の電源装置におい
て、第１のユニット電源ＰＳ１が第２のユニット電源Ｐ
Ｓ２より先に直流電圧を負荷装置へ供給すべきであるも
のとしたとき、第１のユニット電源ＰＳ１が出力する直
流電圧Ｖ１が所定電圧以上に達したことを検出（例えば
出力電圧検出手段２０で検出）した後、前記検出信号
（例えば出力制御信号３１）により第２のユニット電源
ＰＳ２の直流電圧Ｖ２を出力するシーケンス制御手段を
備えることを特徴とする半導体試験装置の電源投入シー
ケンス制御装置である。上記発明によれば、複数のユニ
ット電源ＰＳ１〜ＰＳｎの電源立上げシーケンスの制御
において、一層好ましい電源立上げのシーケンス制御が
可能な半導体試験装置が実現できる。
【００１５】第４図は、本発明に係る解決手段を示して
いる。また、第１のユニット電源ＰＳ１が複数台のユニ
ット電源ＰＳ１ａ、ＰＳ１ｂ、ＰＳ１ｃで構成されてい
るとき、個々のユニット電源ＰＳ１ａ、ＰＳ１ｂ、ＰＳ
１ｃ毎に所定電圧以上であることを検出する出力電圧検
出手段２０ａ、２０ｂ、２０ｃを各々備え、前記各出力
電圧検出手段２０ａ、２０ｂ、２０ｃからの各々の出力
制御信号３１ａ、３１ｂ、３１ｃを論理積して、全ての
電圧が所定電圧以上のときに、当該第２のユニット電源
ＰＳ２の直流出力を可能とする出力制御信号３１を供給
する制御手段を備えることを特徴とする上述半導体試験
装置の電源投入シーケンス制御装置がある。
いる。また、第１のユニット電源ＰＳ１が複数台のユニ
ット電源ＰＳ１ａ、ＰＳ１ｂ、ＰＳ１ｃで構成されてい
るとき、個々のユニット電源ＰＳ１ａ、ＰＳ１ｂ、ＰＳ
１ｃ毎に所定電圧以上であることを検出する出力電圧検
出手段２０ａ、２０ｂ、２０ｃを各々備え、前記各出力
電圧検出手段２０ａ、２０ｂ、２０ｃからの各々の出力
制御信号３１ａ、３１ｂ、３１ｃを論理積して、全ての
電圧が所定電圧以上のときに、当該第２のユニット電源
ＰＳ２の直流出力を可能とする出力制御信号３１を供給
する制御手段を備えることを特徴とする上述半導体試験
装置の電源投入シーケンス制御装置がある。
【００１６】第７図は、本発明に係る解決手段を示して
いる。第２に、上記課題を解決するために、本発明の構
成では、複数の直流電源装置（ユニット電源）を有し、
第１、第２、第３の順序で順次当該複数のユニット電源
ＰＳ１〜ＰＳｎの立上げシーケンス制御を行い、第１の
ユニット電源ＰＳ１の出力を制御する出力制御信号８１
をＡＣコントロールユニット７０が供給する構成の半導
体試験装置の電源装置において、各ユニット電源ＰＳ２
〜ＰＳｎへの出力制御入力として、前段のユニット電源
ＰＳ１〜ＰＳｎ-1の出力電圧検出手段２０からの出力制
御信号３１〜３ｎ-1と、ＡＣコントロールユニット７０
からの出力制御信号８１とを論理積して当該ユニット電
源ＰＳ２〜ＰＳｎの出力制御入力端ｃｎｔへ供給してＯ
ＦＦ時に一括して同時に遮断することを特徴とする上述
半導体試験装置の電源投入シーケンス制御装置がある。
いる。第２に、上記課題を解決するために、本発明の構
成では、複数の直流電源装置（ユニット電源）を有し、
第１、第２、第３の順序で順次当該複数のユニット電源
ＰＳ１〜ＰＳｎの立上げシーケンス制御を行い、第１の
ユニット電源ＰＳ１の出力を制御する出力制御信号８１
をＡＣコントロールユニット７０が供給する構成の半導
体試験装置の電源装置において、各ユニット電源ＰＳ２
〜ＰＳｎへの出力制御入力として、前段のユニット電源
ＰＳ１〜ＰＳｎ-1の出力電圧検出手段２０からの出力制
御信号３１〜３ｎ-1と、ＡＣコントロールユニット７０
からの出力制御信号８１とを論理積して当該ユニット電
源ＰＳ２〜ＰＳｎの出力制御入力端ｃｎｔへ供給してＯ
ＦＦ時に一括して同時に遮断することを特徴とする上述
半導体試験装置の電源投入シーケンス制御装置がある。
【００１７】また、ユニット電源ＰＳ１の入力電源は直
流入力型のＤＣ／ＤＣ型スイッチング電源、あるいは交
流入力型のＡＣ／ＤＣ型スイッチング電源であることを
特徴とする上述半導体試験装置の電源投入シーケンス制
御装置がある。
流入力型のＤＣ／ＤＣ型スイッチング電源、あるいは交
流入力型のＡＣ／ＤＣ型スイッチング電源であることを
特徴とする上述半導体試験装置の電源投入シーケンス制
御装置がある。
【００１８】また、複数の直流電源装置（ユニット電
源）を有し、第１、第２、第３の順序で順次当該複数の
ユニット電源ＰＳ１〜ＰＳｎの立上げのシーケンス制御
を行う半導体試験装置の電源装置において、前段のユニ
ット電源、例えばユニット電源ＰＳ１が出力する直流電
圧Ｖ１が所定電圧以上に達したことを検出（例えば出力
電圧検出手段２０で検出）して、当該ユニット電源ＰＳ
２の出力を制御する制御手段を、少なくとも複数のユニ
ット電源間の１個所に備えることを特徴とする上述半導
体試験装置の電源投入シーケンス制御装置がある。
源）を有し、第１、第２、第３の順序で順次当該複数の
ユニット電源ＰＳ１〜ＰＳｎの立上げのシーケンス制御
を行う半導体試験装置の電源装置において、前段のユニ
ット電源、例えばユニット電源ＰＳ１が出力する直流電
圧Ｖ１が所定電圧以上に達したことを検出（例えば出力
電圧検出手段２０で検出）して、当該ユニット電源ＰＳ
２の出力を制御する制御手段を、少なくとも複数のユニ
ット電源間の１個所に備えることを特徴とする上述半導
体試験装置の電源投入シーケンス制御装置がある。
【００１９】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。
例と共に図面を参照して詳細に説明する。
【００２０】本発明について、図１の複数のユニット電
源による直流供給に係る要部構成図と、図２の出力電圧
検出手段の一例と、図３のユニット電源の直流電圧供給
のタイムチャートとを参照して以下に説明する。尚、従
来構成に対応する要素は同一符号を付す。
源による直流供給に係る要部構成図と、図２の出力電圧
検出手段の一例と、図３のユニット電源の直流電圧供給
のタイムチャートとを参照して以下に説明する。尚、従
来構成に対応する要素は同一符号を付す。
【００２１】図１の要部構成は、ＡＣコントロールユニ
ット７０と、ＡＣ／ＤＣ整流部７５と、ユニット電源Ｐ
Ｓ１、ＰＳ２〜ＰＳｎと、複数の出力電圧検出手段２０
とで成る。この構成で、追加されている出力電圧検出手
段２０と、削除されているシーケンス制御部８０の出力
制御信号８２〜８ｎを除き他は従来構成と同様である。
ット７０と、ＡＣ／ＤＣ整流部７５と、ユニット電源Ｐ
Ｓ１、ＰＳ２〜ＰＳｎと、複数の出力電圧検出手段２０
とで成る。この構成で、追加されている出力電圧検出手
段２０と、削除されているシーケンス制御部８０の出力
制御信号８２〜８ｎを除き他は従来構成と同様である。
【００２２】出力電圧検出手段２０は、前段のユニット
電源の出力端と、当該ユニット電源の出力制御入力端ｃ
ｎｔ間に備えられて、前段のユニット電源の出力電圧が
所定電圧以上に上昇したこと、例えば所定出力電圧の６
０％以上を検出した出力制御信号３１を当該出力制御入
力端ｃｎｔへ供給するものである。この結果、図１にお
いて、ユニット電源ＰＳ２の出力電圧Ｖ２は前段のユニ
ット電源ＰＳ１の出力電圧Ｖ１が立ち上がった直後に出
力電圧Ｖ２が立ち上がることとなる。同様にして最後の
ユニット電源ＰＳｎまで順次立ち上がることとなる。
電源の出力端と、当該ユニット電源の出力制御入力端ｃ
ｎｔ間に備えられて、前段のユニット電源の出力電圧が
所定電圧以上に上昇したこと、例えば所定出力電圧の６
０％以上を検出した出力制御信号３１を当該出力制御入
力端ｃｎｔへ供給するものである。この結果、図１にお
いて、ユニット電源ＰＳ２の出力電圧Ｖ２は前段のユニ
ット電源ＰＳ１の出力電圧Ｖ１が立ち上がった直後に出
力電圧Ｖ２が立ち上がることとなる。同様にして最後の
ユニット電源ＰＳｎまで順次立ち上がることとなる。
【００２３】図３にユニット電源ＰＳ１とユニット電源
ＰＳ２とにおける電源投入のタイムチャート例を示す。
即ち、ユニット電源ＰＳ１はシーケンス制御部８０から
出力制御信号８１（図３Ａ参照）を受けて、直流電圧Ｖ
１を出力（図３Ｂ参照）する。出力電圧検出手段２０は
直流電圧Ｖ１が所定電圧に上昇したのを検出した出力制
御信号３１（図３Ｃ参照）をユニット電源ＰＳ２の制御
入力端へ供給する。これを受けて、ユニット電源ＰＳ２
は直流電圧Ｖ２を出力（図３Ｄ参照）する。以後、順
次、同様にして最後のユニット電源ＰＳｎまで短時間Ｔ
２で立ち上がる。この結果、従来のような不確定要素が
無くなり、確実なる電源投入シーケンスで動作できる利
点が得られる。
ＰＳ２とにおける電源投入のタイムチャート例を示す。
即ち、ユニット電源ＰＳ１はシーケンス制御部８０から
出力制御信号８１（図３Ａ参照）を受けて、直流電圧Ｖ
１を出力（図３Ｂ参照）する。出力電圧検出手段２０は
直流電圧Ｖ１が所定電圧に上昇したのを検出した出力制
御信号３１（図３Ｃ参照）をユニット電源ＰＳ２の制御
入力端へ供給する。これを受けて、ユニット電源ＰＳ２
は直流電圧Ｖ２を出力（図３Ｄ参照）する。以後、順
次、同様にして最後のユニット電源ＰＳｎまで短時間Ｔ
２で立ち上がる。この結果、従来のような不確定要素が
無くなり、確実なる電源投入シーケンスで動作できる利
点が得られる。
【００２４】上記出力電圧検出手段２０の具体回路例を
図２に示す。図２（ａ）の回路例では抵抗Ｒ１、Ｒ２の
値により、例えば入力電圧ｉｎ１の６０％でトランジス
タＴＲ１がＯＮするようにする。このトランジスタの出
力信号ｏｕｔ３が出力制御信号３１となる。また図２
（ｂ）の回路例では入出力間の絶縁が要求される場合の
例でありフォトカプラＰＣ３で絶縁された出力信号ｏｕ
ｔ３、ｏｕｔ４が出力制御信号３１として出力される。
図２に示す。図２（ａ）の回路例では抵抗Ｒ１、Ｒ２の
値により、例えば入力電圧ｉｎ１の６０％でトランジス
タＴＲ１がＯＮするようにする。このトランジスタの出
力信号ｏｕｔ３が出力制御信号３１となる。また図２
（ｂ）の回路例では入出力間の絶縁が要求される場合の
例でありフォトカプラＰＣ３で絶縁された出力信号ｏｕ
ｔ３、ｏｕｔ４が出力制御信号３１として出力される。
【００２５】上述発明構成によれば、前段のユニット電
源の出力電圧を直接検出する手段を備える構成としたこ
とにより、確実なるユニット電源の電源投入シーケンス
制御が実現される利点が得られる。この結果、好ましい
電源制御となる大きな利点が得られる。従って、長い時
間、特定のＩＣ回路等にストレスを与えてしまう不具合
を解消できる大きな利点が得られる。
源の出力電圧を直接検出する手段を備える構成としたこ
とにより、確実なるユニット電源の電源投入シーケンス
制御が実現される利点が得られる。この結果、好ましい
電源制御となる大きな利点が得られる。従って、長い時
間、特定のＩＣ回路等にストレスを与えてしまう不具合
を解消できる大きな利点が得られる。
【００２６】尚、本発明の構成は、上述実施の形態に限
るものではない。即ち、例えば第１に、前段と当該ユニ
ット電源において、図４の他の構成例に示すように、前
段に複数のユニット電源ＰＳ１ａ、ＰＳ１ｂ、ＰＳ１ｃ
が有る場合、対応する出力電圧検出手段２０ａ、２０
ｂ、２０ｃを備えて各々の出力電圧を検出し、検出した
出力制御信号３１ａ、３１ｂ、３１ｃを論理積手段２５
を備えて受け、論理積した出力制御信号３１を当該ユニ
ット電源ＰＳ２の制御入力端ｃｎｔへ供給する。この結
果、各出力電圧の全てが検出されたときにのみ、当該ユ
ニット電源ＰＳ２の直流電圧が出力される。
るものではない。即ち、例えば第１に、前段と当該ユニ
ット電源において、図４の他の構成例に示すように、前
段に複数のユニット電源ＰＳ１ａ、ＰＳ１ｂ、ＰＳ１ｃ
が有る場合、対応する出力電圧検出手段２０ａ、２０
ｂ、２０ｃを備えて各々の出力電圧を検出し、検出した
出力制御信号３１ａ、３１ｂ、３１ｃを論理積手段２５
を備えて受け、論理積した出力制御信号３１を当該ユニ
ット電源ＰＳ２の制御入力端ｃｎｔへ供給する。この結
果、各出力電圧の全てが検出されたときにのみ、当該ユ
ニット電源ＰＳ２の直流電圧が出力される。
【００２７】また、第２に、図７に示すように、論理積
手段２６を備えて、シーケンス制御部８０からの出力制
御信号８１を前記論理積手段２６へ入力する構成とし、
出力制御信号８１からのＯＦＦ信号を受けて、全てのユ
ニット電源の出力電圧を同時にＯＦＦ制御するように構
成しても良い。
手段２６を備えて、シーケンス制御部８０からの出力制
御信号８１を前記論理積手段２６へ入力する構成とし、
出力制御信号８１からのＯＦＦ信号を受けて、全てのユ
ニット電源の出力電圧を同時にＯＦＦ制御するように構
成しても良い。
【００２８】また、所望により、ｎグループ単位毎の複
数のユニット電源ＰＳ１〜ＰＳｎにおける、少なくとも
１個所の前段と当該ユニット電源において、前段のユニ
ット電源、例えばユニット電源ＰＳ１が出力する直流電
圧Ｖ１が所定電圧以上に達したことを出力電圧検出手段
２０を備えて検出し、当該ユニット電源ＰＳ２の出力を
制御する制御手段を、従来の構成の一部分に備える構成
として適用しても良い。
数のユニット電源ＰＳ１〜ＰＳｎにおける、少なくとも
１個所の前段と当該ユニット電源において、前段のユニ
ット電源、例えばユニット電源ＰＳ１が出力する直流電
圧Ｖ１が所定電圧以上に達したことを出力電圧検出手段
２０を備えて検出し、当該ユニット電源ＰＳ２の出力を
制御する制御手段を、従来の構成の一部分に備える構成
として適用しても良い。
【００２９】また、第３に、ユニット電源ＰＳ１〜ＰＳ
ｎとしては、図１に示すように、ＡＣ／ＤＣ整流部７５
を備えて直流入力型のＤＣ／ＤＣ型スイッチング電源と
した具体例で説明していたが、前記ＡＣ／ＤＣ整流部７
５を削除して交流入力型のＡＣ／ＤＣ型スイッチング電
源としても良く、同様にして実施できることは明らかで
ある。
ｎとしては、図１に示すように、ＡＣ／ＤＣ整流部７５
を備えて直流入力型のＤＣ／ＤＣ型スイッチング電源と
した具体例で説明していたが、前記ＡＣ／ＤＣ整流部７
５を削除して交流入力型のＡＣ／ＤＣ型スイッチング電
源としても良く、同様にして実施できることは明らかで
ある。
【００３０】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述説明したように本発明に
よれば、前段のユニット電源の出力電圧を直接検出する
手段を備える構成としたことにより、確実なるユニット
電源の電源投入シーケンス制御が実現される利点が得ら
れる。即ち、前段のユニット電源における実際の出力電
圧Ｖ１、Ｖ２、…、Ｖｎ-1を各々検出しているので、何
らかの理由により前段にある何れかのユニット電源にお
いて出力電圧が出力されないような事態があったとして
も、それを当該出力電圧検出手段２０が検出できるの
で、直ちに後段の全てのユニット電源の出力電圧がＯＦ
Ｆ状態に制御される結果、好ましい電源制御となる大き
な利点が得られる。従って、長い時間、特定のＩＣ回路
等にストレスを与えてしまう不具合を解消できる大きな
利点が得られる。従って本発明の技術的効果は大であ
り、産業上の経済効果も大である。
記載される効果を奏する。上述説明したように本発明に
よれば、前段のユニット電源の出力電圧を直接検出する
手段を備える構成としたことにより、確実なるユニット
電源の電源投入シーケンス制御が実現される利点が得ら
れる。即ち、前段のユニット電源における実際の出力電
圧Ｖ１、Ｖ２、…、Ｖｎ-1を各々検出しているので、何
らかの理由により前段にある何れかのユニット電源にお
いて出力電圧が出力されないような事態があったとして
も、それを当該出力電圧検出手段２０が検出できるの
で、直ちに後段の全てのユニット電源の出力電圧がＯＦ
Ｆ状態に制御される結果、好ましい電源制御となる大き
な利点が得られる。従って、長い時間、特定のＩＣ回路
等にストレスを与えてしまう不具合を解消できる大きな
利点が得られる。従って本発明の技術的効果は大であ
り、産業上の経済効果も大である。
【図１】本発明に係る、複数のユニット電源による直流
供給に係る要部構成図である。
供給に係る要部構成図である。
【図２】本発明の、出力電圧検出手段の一例である。
【図３】図１構成による、ユニット電源のＤＣ電圧供給
のタイムチャートである。
のタイムチャートである。
【図４】本発明に係る、複数のユニット電源による直流
供給に係る他の構成図である。
供給に係る他の構成図である。
【図５】従来の、複数のユニット電源による直流供給に
係る要部構成図である。
係る要部構成図である。
【図６】従来の、ユニット電源のＤＣ電圧供給のタイム
チャートである。
チャートである。
【図７】本発明に係る、複数のユニット電源による直流
供給に係る他の構成図である。
供給に係る他の構成図である。
ＰＳ１，ＰＳ１ａ，ＰＳ１ｂ，ＰＳ１ｃ，ＰＳ２〜ＰＳ
ｎ ユニット電源 ２０，２０ａ，２０ｂ，２０ｃ 出力電圧検出手段 ２５，２６ 論理積手段 ７０ ＡＣコントロールユニット ７５ ＡＣ／ＤＣ整流部 ８０ シーケンス制御部
ｎ ユニット電源 ２０，２０ａ，２０ｂ，２０ｃ 出力電圧検出手段 ２５，２６ 論理積手段 ７０ ＡＣコントロールユニット ７５ ＡＣ／ＤＣ整流部 ８０ シーケンス制御部
Claims (5)
- 【請求項１】 複数の直流電源装置（ユニット電源）を
有し、第１、第２、第３の順序で順次当該複数のユニッ
ト電源の立上げのシーケンス制御を行う半導体試験装置
の電源装置において、 該第１のユニット電源が該第２のユニット電源より先に
直流電圧を負荷装置へ供給すべきであるものとしたと
き、該第１のユニット電源が出力する直流電圧が所定電
圧以上に達したことを検出して該第２のユニット電源の
直流電圧を出力するシーケンス制御手段を備えることを
特徴とする半導体試験装置。 - 【請求項２】 第１のユニット電源が複数台のユニット
電源で構成されているとき、個々のユニット電源毎に所
定電圧以上であることを検出する出力電圧検出手段を各
々備え、前記各出力電圧検出手段からの各々の出力制御
信号を論理積して、全ての電圧が所定電圧以上のとき
に、当該第２のユニット電源の直流出力を可能とする制
御手段を備えることを特徴とする請求項１記載の半導体
試験装置。 - 【請求項３】 複数の直流電源装置（ユニット電源）を
有し、第１、第２、第３の順序で順次当該複数のユニッ
ト電源の立上げシーケンス制御を行い、該第１のユニッ
ト電源の出力を制御する出力制御信号をＡＣコントロー
ルユニットが供給する構成の半導体試験装置の電源装置
において、 各ユニット電源への出力制御入力として、前段のユニッ
ト電源の出力電圧検出手段からの出力制御信号と、ＡＣ
コントロールユニットからの出力制御信号とを論理積し
て当該ユニット電源の出力制御入力端へ供給することを
特徴とする請求項１、又は２記載の半導体試験装置。 - 【請求項４】 ユニット電源の入力電源は直流入力型の
ＤＣ／ＤＣ型スイッチング電源、あるいは交流入力型の
ＡＣ／ＤＣ型スイッチング電源であることを特徴とする
請求項１、又は２記載の半導体試験装置。 - 【請求項５】 複数の直流電源装置（ユニット電源）を
有し、第１、第２、第３の順序で順次当該複数のユニッ
ト電源の立上げのシーケンス制御を行う半導体試験装置
の電源装置において、前段のユニット電源が出力する直
流電圧が所定電圧以上に達したことを検出して、当該ユ
ニット電源の出力を制御する制御手段を、少なくとも複
数のユニット電源間の１個所に備えることを特徴とする
請求項１、又は２記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10151778A JPH11344533A (ja) | 1998-06-01 | 1998-06-01 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10151778A JPH11344533A (ja) | 1998-06-01 | 1998-06-01 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11344533A true JPH11344533A (ja) | 1999-12-14 |
Family
ID=15526101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10151778A Withdrawn JPH11344533A (ja) | 1998-06-01 | 1998-06-01 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11344533A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646222B2 (en) | 2005-03-17 | 2010-01-12 | Kabushiki Kaisha Toshiba | Semiconductor device for generating power on reset signal |
-
1998
- 1998-06-01 JP JP10151778A patent/JPH11344533A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646222B2 (en) | 2005-03-17 | 2010-01-12 | Kabushiki Kaisha Toshiba | Semiconductor device for generating power on reset signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5511161A (en) | Method and apparatus to reset a microcomputer by resetting the power supply | |
| RU2214667C2 (ru) | Способ контроля успешного включения пункта автоматического включения резерва в кольцевой сети | |
| US7501716B2 (en) | Power supply apparatus | |
| JPH11344533A (ja) | 半導体試験装置 | |
| JP2007129875A (ja) | 突入電流防止回路 | |
| JPH09127193A (ja) | リレー制御回路 | |
| JPH11136860A (ja) | 順次投入電源装置 | |
| JPH09238429A (ja) | 二次電池電源装置 | |
| JP2003169476A (ja) | 電源供給アダプタを接続可能な電子機器 | |
| JPH08223792A (ja) | 欠陥電圧補償用電源装置 | |
| JP4423468B2 (ja) | 電源起動回路、起動停止順序制御装置、および起動停止順序制御方法 | |
| US5656871A (en) | Circuit arrangement for an uninterrupted power supply | |
| JP3170583B2 (ja) | 半導体集積回路試験方法及び装置 | |
| JPH0646522A (ja) | 遮断器用操作制御回路の常時監視装置 | |
| JPS5938824A (ja) | 電源制御方式 | |
| JP2822972B2 (ja) | 半導体装置の試験装置 | |
| JP2000152636A (ja) | インバ―タの故障診断方法 | |
| JP3226079B2 (ja) | 信号発生回路 | |
| KR100187503B1 (ko) | 시간 순서 제어 회로 | |
| JP2003318271A (ja) | 半導体集積回路 | |
| JP2001053232A (ja) | 半導体集積回路及びそのテスト方法 | |
| JP2001333574A (ja) | 電源保護回路 | |
| JPH0336927A (ja) | 交流給電回路 | |
| JPS6241540Y2 (ja) | ||
| JPH04304513A (ja) | コンピュータ周辺機器，ならびにそのための電源システムおよびその動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061114 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070201 |