JPH11341021A

JPH11341021A - 電子機器、データ通信システム及びコンピュータ読み取り可能な記憶媒体

Info

Publication number: JPH11341021A
Application number: JP14428598A
Authority: JP
Inventors: Masahiro Takayanagi; 昌弘高柳
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-05-26
Filing date: 1998-05-26
Publication date: 1999-12-10

Abstract

(57)【要約】【課題】特定のデータの転送中は不用意にバスリセッ
トがかからないようにする。【解決手段】ＩＥＥＥ１３９４バス２１１が特定のデ
ータ転送中のある時点でケーブルＡのバイアス電圧を抵
抗２０１で検出し、検出した電圧をスイッチ２０４でコ
ンデンサ２０５に取り込み、基準値として記憶してお
く。データ転送中は上記検出されたバイアス電圧と基準
値とを比較器２０６で比較し、その比較出力を平滑した
後、スイッチ２０９、抵抗２１０を介してケーブルＡに
帰還することにより、そのバイアス電圧を所定の大きさ
に保持し、バスリセットがかからないようにする。転送
終了後はスイッチ２０９をＯＦＦして、必要に応じてバ
スリセットがかかるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＥＥＥ１３９４
バス等の制御信号とデータを混在させて通信することが
可能なデータ通信バス等のバイアス電圧を制御するため
の電子機器、この電子機器を用いたデータ通信システム
及びそれらに用いられるコンピュ−タ読み取り可能な記
憶媒体に関するものである。

【０００２】

【従来の技術】制御信号とデータを混在させて通信する
ことが可能なデータ通信バスとしてのＩＥＥＥ１３９４
バスにおいては、バスに対するケーブルの挿抜や電源の
ＯＮ／ＯＦＦにより、信号線のバイアス電圧が規定以上
変化したときに、バスリセットを行うようにしている。
バスリセットは、データ転送が行われていないときはす
ぐに行われ、データ転送中は送信中のパケット内のデー
タ転送が終了後に行われる。尚、データ転送は、そのデ
ータがパケットより大きい場合は、複数のパケットに分
けて送られる。

【０００３】

【発明が解決しようとする課題】しかしながら、データ
転送中のバスリセットはパケットの終了時に行われるた
め、リセット時間を許容できないリアルタイム性の高い
データを複数のパケットに分割して転送している最中に
バスリセットが発生した場合には、必要とされるリアル
タイム性を維持できないという問題があった。

【０００４】本発明は、上記の問題を解決するために成
されたもので、リアルタイム性の高いデータを転送して
いるときは、不必要にバスリセットが発生しないように
することを目的とする。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明による電子機器においては、バスのバイア
ス電圧を検出する検出手段と、所定のタイミングで検出
されたバイアス電圧を記憶する記憶手段と、上記記憶さ
れた電圧と上記検出されたバイアス電圧とを比較する比
較手段と、上記比較結果に応じて上記バスのバイアス電
圧を所定に制御する制御手段とを設けている。

【０００６】また、本発明によるデータ通信システムに
おいては、バス上にコンピュータと１つ以上の機器とが
接続されてなるデータ通信システムにおいて、特定の機
器又はコンピュータ間でデータ転送が行われるとき、上
記バスのバイアス電圧を所定の大きさに制御するバスバ
イアス制御手段を設けている。

【０００７】また、本発明による記憶媒体においては、
バスのバイアス電圧を検出する検出手順と、所定のタイ
ミングで検出されたバイアス電圧を記憶する記憶手順
と、上記記憶された電圧と上記検出されたバイアス電圧
とを比較する比較手順と、上記比較結果に応じて上記バ
スのバイアス電圧を所定の大きさに制御する制御手順と
を実行するためのプログラムを記憶している。

【０００８】また、本発明による他の記憶媒体において
は、バス上にコンピュータと１つ以上の機器とが接続さ
れてなるデータ通信システムにおいて、特定の機器又は
コンピュータ間でデータ転送が行われるとき、上記バス
のバイアス電圧を所定の大きさに制御するバスバイアス
制御手順を実行するためのプログラムを記憶している。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。本実施の形態は、ＩＥＥＥ１
３９４バスにおけるバスリセットは、バスに対するケー
ブルの挿抜や電源のＯＮ／ＯＦＦにより、信号線のバイ
アス電圧が規定以上変化したときに行われるというＩＥ
ＥＥ１３９４仕様を利用するものである。即ち、バスの
バイアス電圧を監視し、外部からバイアス電圧を一定の
レベルに制御する本発明によるバスバイアス制御手段を
システムに設けたものである。

【００１０】このバスバイアス制御手段は、リセット時
間を許容できないリアルタイム性の高いデータの転送中
は、ケーブルの挿抜や電源のＯＮ／ＯＦＦが発生して
も、バイアス電圧をそれまでのレベルに維持し、データ
の転送が終了したら、バイアス電圧の制御を解除して、
システムに通常のバスリセットを行わせるように動作す
るものである。即ち、バスリセットをデータ転送が終了
するまで延期するように動作するものである。

【００１１】図１は、本発明によるデータ通信システム
の実施の形態を示すブロック図である。図１において、
１１はＩＥＥＥ１３９４バスに接続されたコンピュー
タ、１２はプリンタ、１３はデジタルビデオ、１５はス
キャナ、１４は本発明によるバスバイアス制御を行う電
子機器としてのバスリセット延期装置である。

【００１２】図２は上記バスリセット延期装置１４の第
１の実施の形態を示す。図２において、２１１がＩＥＥ
Ｅ１３９４バスである。このＩＥＥＥ１３９４バス２１
１は、データ用のケーブルＡ（Ｄａｔａ）と制御信号用
のケーブルＢ（Ｓｔｒｏｂｅ）とから成る。上記ケーブ
ルＡのバイアス電圧が、システム上のケーブルの挿抜や
電源のＯＮ／ＯＦＦにより変化する。本装置１４は、こ
のケーブルＡに接続されている。２０１はバイアス電圧
を検出するための抵抗、２０２は平均化されたバイアス
電圧をバッファするアナログバッファ、２０３は検出さ
れたバイアス電圧の交流成分を除去して平滑（ＤＣ化）
するＬＰＦである。

【００１３】２０４は上記平滑された電圧を基準バイア
ス値として取り込むためのスイッチ、２０５は上記取り
込まれた基準バイアス値を記憶するコンデンサ、２０６
は上記基準バイアス値とＬＰＦ２０３からの検出電圧と
を比較し、比較出力としてパルスを出力する比較器、２
０７は上記パルスを平滑して滑らかなフィードバック電
圧に変換するＬＰＦ、２０８は上記平滑された電圧をバ
ッファするアナログバッファ、２０９は本装置をバスに
対して働かせるための２連のバイアス保持スイッチ、２
１０は上記フィードバックされた補正バイアス電圧を適
当なインピーダンスでケーブルＡに与える抵抗である。

【００１４】２１２はバスリセット制御部であり、本装
置を働かせる対象となるデータを設定し、この設定され
たデータの転送が開始されたら、上記各スイッチ２０
４、２０９を制御するものである。

【００１５】次に動作について説明する。まず、バスリ
セット延期装置１４の動作について説明する。バスリセ
ット制御部２１２は、本装置を働かせる対象となる機器
のノード番号等を記憶し、設定されたデータの転送が開
始されたら、バスのバイアス電圧を制御する。バスリセ
ットは、ケーブルＡの２本の信号線の平均バイアス電圧
の変化が、ツリー構造が構築されたときのレベルから規
定範囲を越えたときに発生するようになされている。従
って本装置は、システム上のケーブルの挿抜や機器の電
源のＯＮ／ＯＦＦがあった場合に、バイアス電圧の平均
レベルが変化しないように、外部から補正電圧を加える
ことにより、上記ツリー構造が構築された時点のレベル
を保つような制御を行う。

【００１６】まず、データ転送中の通常の状態におい
て、ケーブルＡの２本の信号線に接続された抵抗２０１
が、この２本の信号線のバイアス電圧の平均値を検出し
て、アナログバッファ２０２に入力する。この検出電圧
はＬＰＦ２０３で平滑された後、スイッチ２０４のＯＮ
により取り込まれてコンデンサ２０５にチャージされ、
スイッチ２０４のＯＦＦにより記憶される。この記憶さ
れた電圧は基準バイアス値として用いられ、バイアス保
持機能が動作しているときに、比較器２０６でＬＰＦ２
０３からの検出電圧と比較される。

【００１７】比較器２０６は、ケーブルＡのバイアス電
圧レベルとなり得るレベルを大きく挟み込むような２つ
の電圧をＨレベル、Ｌレベルとして出力する。ケーブル
Ａのバイアス電圧が上記基準バイアス値より低いとき
は、Ｈレベルを出力してケーブルＡのバイアス電圧を上
げるように動作する。また逆に、ケーブルＡのバイアス
電圧が上記基準バイアス値より高いときは、Ｌレベルを
出力してケーブルＡのバイアス電圧を下げるように動作
する。

【００１８】上記Ｈ又はＬレベルの比較出力はＬＰＦで
平滑された後、アナログバッファ２０８、スイッチ２０
９及び抵抗２１０を介してケーブルＡにフィードバック
され、そのバイアス電圧を補正することにより、ケーブ
ルＡのバイアス電圧を以前のレベルに保つように制御す
る。

【００１９】次に、上記のようなバスリセット延期装置
１４を有する図１のデータ通信システムの動作について
図３のフローチャートを用いて説明する。図１は各機器
がＩＥＥＥ１３９４バスで接続されたシステムを示す。
このシステムでは、コンピュータ１１からプリンタ１２
に対して、印刷を行うためのデータをＩＥＥＥ１３９４
バス経由で転送したり、スキャナ１５で読み取った画像
をコンピュータ１１に転送して編集するというようなデ
ータのやり取りが行われる。

【００２０】例えば、コンピュータ１１からプリンタ１
２へのデータ転送にリアルタイム性が必要とされ、転送
中にバスリセット等により転送が中断すると印刷に支障
を来す場合に、バスリセット延期装置１４に対して、コ
ンピュータ１１からプリンタ１２へのデータの転送は中
断しないという設定をする（図３のステップＳ３１）。
この設定は、バスリセット延期装置１４の制御対象とし
てのデータ転送の送受信機器のノード番号をＩＥＥＥ１
３９４バス経由でバスリセット制御部２１２内に設定す
ることで行う。例えば、コンピュータ１１とプリンタ１
２のノード番号が１と２であれば、１から２へのデータ
転送に対してバスリセット延期装置１４を働かせると設
定する。

【００２１】次にバスリセット延期装置１４は、設定さ
れたデータ転送であるか否かを判断する（Ｓ３２）。こ
の判断は、実際のデータ転送が行われる前に行われるア
ービトレーション時に発行されるＩＥＥＥ１３９４バス
に接続された機器のノード番号等を含んだ６４ビットア
ドレスを監視することによって行われる。

【００２２】上記のような設定がなされた状態におい
て、今、スキャナ１５からコンピュータ１１にデータを
転送しており、この転送中にデジタルビデオ１３の電源
が切られたとする。スキャナ１５からのデータ転送につ
いてはバスリセット延期装置１４に設定されていないの
で、上記Ｓ３２のＮｏのループを回ることになり、従っ
てスイッチ２０９はＯＮとならず、バイアス電圧制御は
行われない。これは要するに、従来の規格通りの動作で
あるので、スキャナ１５からのデータはパケットの切れ
目で転送が中断され、バスリセット後にデータ転送が再
開されることになる。データ転送中にバスリセットによ
る中断が許容できる場合は、これで問題はない。

【００２３】次に、コンピュータ１１からプリンタ１２
へのデータ転送が行われると、これはバスリセット延期
装置１４に設定されたデータ転送であるから、バスリセ
ット延期装置１４が働くことになる。まず、スイッチ２
０４をＯＮ−ＯＦＦしてケーブルＡのバイアス電圧を基
準バイアス電圧としてコンデンサ２０５に記憶しておく
（Ｓ３３）。次に、スイッチ２０９をＯＮにして回路の
動作を開始し（Ｓ３４）、設定されたデータ転送が終了
するまでバイアス電圧制御を行う（Ｓ３５）。

【００２４】以上によれば、設定されたデータ転送中に
ケーブルの挿抜や機器の電源のＯＮ／ＯＦＦがあった場
合でも、バイアス電圧制御が行われているので、上記設
定されたデータ転送（この例では、コンピュータ１１か
らプリンタ１２へのデータ転送）が終了するまでバイア
ス電圧は以前のレベルに保持され、バスリセットは起こ
らない。そして、データ転送が終了すればバイアス電圧
制御がＯＦＦするので（Ｓ３６）、その後ケーブルの挿
抜等によりバスリセットが行われ、何もなければ、その
ままシステムはバスリセットを起こさずに動作を続け
る。

【００２５】尚、抵抗２０１は、ケーブルＡ上の信号へ
のこの抵抗２０１による影響を極力抑えるためには、抵
抗値の高いものが望ましいが、アナログバッファ２０２
への入力信号がノイズ等の外乱の影響を受けにくくする
ためには、抵抗値は低い方が望ましい。これらのバラン
スを考慮して数ＫΩが適当と考えられる。しかし、上記
のバランスを抵抗２０１のみで取りにくい場合は、図４
のように構成してもよい。

【００２６】図４はバスリセット延期装置１４の第２の
実施の形態を示すもので、図１と等価な部分には同一番
号を付してある。図４において、２１３はケーブルＡか
ら電圧を取り出すアナログバッファ、２１４は２本のケ
ーブルＡの電圧の平均を得るための２個の抵抗である。

【００２７】上記構成によれば、入力インピーダンスの
高いアナログバッファ２１３を用いて２本のケーブルＡ
の信号を１本づつ別々にバッファリングした後、抵抗２
１４でバイアス電圧の平均値を作ることにより、この回
路をケーブルＡに接続することによる影響を軽減するよ
うにしている。

【００２８】図５はバスリセット延期装置１４の第３の
実施の形態を示す。図１、図２と等価な部分には同一番
号を付してある。図５において、２１５はＬＰＦ２０３
からの電圧をデジタルのデータに変換するＡ／Ｄ変換
器、２１６は上記Ａ／Ｄ変換されたデータを前記基準バ
イアス値として記憶するラッチ、２１７は上記記憶され
た基準バイアス値をアナログ電圧に変換して比較器２０
６に与えるＤ／Ａ変換器である。

【００２９】前述した第１、第２の実施の形態では、基
準バイアス値をアナログ電圧としてコンデンサ２０５に
記憶するので、外乱ノイズや電荷のリーク等によって基
準バイアス値が変化することがあるが、本実施の形態で
は、基準バイアス値をデジタル値として記憶するので、
安定した基準バイアス値が得られ、バイアス電圧制御を
さらに精度よく行うことができる。

【００３０】尚、図１の各機器から成るデータ通信シス
テムは、、ＣＰＵ、メモリ等を含むコンピュータ１１に
より制御されるが、その場合、上記メモリは本発明によ
る記憶媒体を構成する。この記憶媒体には、図３のフロ
ーチャートについて前述した動作を制御するための処理
手順を実行するためのプログラムが記憶される。

【００３１】また、この記憶媒体としては、ＲＯＭ、Ｒ
ＡＭ等の半導体メモリ、光ディスク、光磁気ディスク、
磁気媒体等を用いてよく、これらをＣＤ−ＲＯＭ、フロ
ッピィディスク、磁気媒体、磁気カード、不揮発性メモ
リカード等に構成して用いてよい。

【００３２】従って、この記憶媒体を図１、図２、図
４、図５に示したシステムや装置以外の他のシステムや
装置で用い、そのシステムあるいはコンピュータがこの
記憶媒体に格納されたプログラムコードを読み出し、実
行することによっても、前述した各実施の形態と同等の
機能を実現できると共に、同等の効果を得ることがで
き、本発明の目的を達成することができる。

【００３３】また、コンピュータ上で稼働しているＯＳ
等が処理の一部又は全部を行う場合、あるいは、記憶媒
体から読み出されたプログラムコードが、コンピュータ
に挿入された拡張機能ボードやコンピュータに接続され
た拡張機能ユニットに備わるメモリに書き込まれた後、
そのプログラムコードの指示に基づいて、上記拡張機能
ボードや拡張機能ユニットに備わるＣＰＵ等が処理の一
部又は全部を行う場合にも、各実施の形態と同等の機能
を実現できると共に、同等の効果を得ることができ、本
発明の目的を達成することができる。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
データ転送中はバスのバイアス電圧を所定の大きさに制
御するようにしたことにより、特にバスリセットを許容
できないリアルタイム性の高いデータ転送を行う場合
に、不用意にバスリセットが行われることをなくすこと
ができ、データ転送を支障なく行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態によるデータ通信システム
の構成を示すブロック図である。

【図２】バスリセット延期装置の第１の実施の形態を示
す構成図である。

【図３】バイアス制御の処理を示すフローチャートであ
る。

【図４】バスリセット延期装置の第２の実施の形態を示
す構成図である。

【図５】バスリセット延期装置の第３の実施の形態を示
す構成図である。

【符号の説明】

１１コンピュータ１２プリンタ１３デジタルビデオ１４バスリセット延期装置１５スキャナ２０１、２０９、２１０、２１４抵抗２０２アナログバッファ２０３、２０７ＬＰＦ２０４、２０８、２１３アナログバッファ２１１ＩＥＥＥ１３９４バス２１５Ａ／Ｄ変換器２１６ラッチ２１７Ｄ／Ａ変換器

Claims

【特許請求の範囲】

【請求項１】データ転送中のバスのバイアス電圧を検
出する検出手段と、所定のタイミングで検出されたバイアス電圧を記憶する
記憶手段と、上記記憶された電圧と上記検出されたバイアス電圧とを
比較する比較手段と、上記比較結果に応じて上記バスのバイアス電圧を所定に
制御する制御手段とを備えた電子機器。
【請求項２】上記制御手段は、上記データ転送の終了
後は上記制御を解除して、上記バイアス電圧が上記所定
の大きさから変化したときバスリセットを行うことを特
徴とする請求項１記載の電子機器。
【請求項３】上記記憶手段は、上記基準値を記憶する
コンデンサを有することを特徴とする請求項１記載の電
子機器。
【請求項４】上記記憶手段は、上記検出されたバイア
ス電圧をデジタルデータに変換するＡ／Ｄ変換手段と、
上記デジタルデータをラッチするラッチ手段と、上記ラ
ッチされたデジタルデータをアナログ電圧に変換するＤ
／Ａ変換手段とを有することを特徴とする請求項１記載
の電子機器。
【請求項５】バス上にコンピュータと１つ以上の機器
とが接続されてなるデータ通信システムにおいて、特定の機器又はコンピュータ間でデータ転送が行われる
とき、上記バスのバイアス電圧を所定の大きさに制御す
るバスバイアス制御手段を備えたことを特徴とするデー
タ通信システム。
【請求項６】上記バスバイアス制御手段は、上記デー
タ転送の終了後は上記制御を解除して、上記バイアス電
圧が上記所定の大きさから変化したときバスリセットを
行うことを特徴とする請求項５記載のデータ通信システ
ム。
【請求項７】上記バスバイアス制御手段は、上記バス
のバイアス電圧を検出する検出手段と、所定のタイミン
グで検出されたバイアス電圧を記憶する記憶手段と、上
記記憶された電圧と上記検出されたバイアス電圧とを比
較する比較手段と、上記比較結果に応じて上記バスのバ
イアス電圧を所定に制御する制御手段とを備えたことを
特徴とする請求項５記載のデータ通信システム。
【請求項８】上記記憶手段は、上記電圧を記憶するコ
ンデンサを有することを特徴とする請求項５記載のデー
タ通信システム。
【請求項９】上記記憶手段は、上記検出されたバイア
ス電圧をデジタルデータに変換するＡ／Ｄ変換手段と、
上記デジタルデータをラッチするラッチ手段と、上記ラ
ッチされたデジタルデータをアナログ電圧に変換するＤ
／Ａ変換手段とを有することを特徴とする請求項５記載
のデータ通信システム。
【請求項１０】上記特定の機器又はコンピュータを設
定する設定手段を設けたことを特徴とする請求項５記載
のデータ通信システム。
【請求項１１】データ転送中のバスのバイアス電圧を
検出する検出手順と、所定のタイミングで検出されたバイアス電圧を記憶する
記憶手順と、上記記憶された電圧と上記検出されたバイアス電圧とを
比較する比較手順と、上記比較結果に応じて上記バスのバイアス電圧を所定に
制御する制御手順とを実行するためのプログラムを記載
したコンピュ−タ読み取り可能な記憶媒体。
【請求項１２】上記制御手順は、上記データ転送の終
了後は上記制御を解除して、上記バイアス電圧が上記所
定の大きさから変化したときバスリセットを行うことを
特徴とする請求項１１記載のコンピュ−タ読み取り可能
な記憶媒体。
【請求項１３】上記記憶手順は、上記電圧をコンデン
サに記憶させることを特徴とする請求項１１記載のコン
ピュ−タ読み取り可能な記憶媒体。
【請求項１４】上記記憶手順は、上記検出されたバイ
アス電圧をデジタルデータに変換するＡ／Ｄ変換手順
と、上記デジタルデータをラッチするラッチ手順と、上
記ラッチされたデジタルデータをアナログ電圧に変換す
るＤ／Ａ変換手順とを有することを特徴とする請求項１
１記載のコンピュ−タ読み取り可能な記憶媒体。
【請求項１５】バス上にコンピュータと１つ以上の機
器とが接続されてなるデータ通信システムにおいて、特
定の機器又はコンピュータ間でデータ転送が行われると
き、上記バスのバイアス電圧を所定の大きさに制御する
バスバイアス制御手順を実行するためのプログラムを記
載したコンピュ−タ読み取り可能な記憶媒体。
【請求項１６】上記バスバイアス制御手順は、上記デ
ータ転送の終了後、上記バイアス電圧が上記所定の大き
さから変化したときバスリセットを行うことを特徴とす
る請求項１５記載のコンピュ−タ読み取り可能な記憶媒
体。
【請求項１７】バスバイアス制御手順は、上記バスの
バイアス電圧を検出する検出手順と、所定のタイミング
で検出されたバイアス電圧を記憶する記憶手順と、上記
記憶された電圧と上記検出されたバイアス電圧とを比較
する比較手順と、上記比較結果に応じて上記バスのバイ
アス電圧を所定に制御する制御手順とを有することを特
徴とする請求項１５記載のコンピュ−タ読み取り可能な
記憶媒体。
【請求項１８】上記記憶手順は、上記電圧をコンデン
サに記憶させることを特徴とする請求項１５記載のコン
ピュ−タ読み取り可能な記憶媒体。
【請求項１９】上記記憶手順は、上記検出されたバイ
アス電圧をデジタルデータに変換するＡ／Ｄ変換手順
と、上記デジタルデータをラッチするラッチ手順と、上
記ラッチされたデジタルデータをアナログ電圧に変換す
るＤ／Ａ変換手順とを有することを特徴とする請求項１
５記載のコンピュ−タ読み取り可能な記憶媒体。
【請求項２０】上記特定の機器又はコンピュータを設
定する設定手順を設けたことを特徴とする請求項１５記
載のコンピュ−タ読み取り可能な記憶媒体。